JPH06180632A - アレイ型記憶装置およびそのアクセス方法 - Google Patents
アレイ型記憶装置およびそのアクセス方法Info
- Publication number
- JPH06180632A JPH06180632A JP4331398A JP33139892A JPH06180632A JP H06180632 A JPH06180632 A JP H06180632A JP 4331398 A JP4331398 A JP 4331398A JP 33139892 A JP33139892 A JP 33139892A JP H06180632 A JPH06180632 A JP H06180632A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- interface
- parity
- actuator
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】アレイ型記憶装置において、パリティ記憶装置
の複数パリティブロックへの同時独立アクセスを可能と
することでライト性能を改善する。 【構成】記憶装置１，アクチュエータ管理部９，インタ
フェース５，インタフェース制御部６，パリティの生成
単位であるパリティグループ１２により構成し、パリテ
ィ記憶装置１−Ｐが有するアクチュエータの数を、デー
タ記憶装置１−１から１−４のそれぞれが有するアクチ
ュエータの数よりも多くする。
の複数パリティブロックへの同時独立アクセスを可能と
することでライト性能を改善する。 【構成】記憶装置１，アクチュエータ管理部９，インタ
フェース５，インタフェース制御部６，パリティの生成
単位であるパリティグループ１２により構成し、パリテ
ィ記憶装置１−Ｐが有するアクチュエータの数を、デー
タ記憶装置１−１から１−４のそれぞれが有するアクチ
ュエータの数よりも多くする。
Description
【０００１】
【産業上の利用分野】本発明は、入出力性能を改善した
アレイ型記憶装置と、そのアクセス方法に関する。
アレイ型記憶装置と、そのアクセス方法に関する。
【０００２】
【従来の技術】安価で信頼性の高いディスク記憶装置の
構成方法として同種の小型ディスク装置をアレイ状に配
置して並列に動作させるディスクアレイがある。ディス
クアレイでは、信頼性を高めるため、通常、パリティデ
ィスクを含んで構成される。このようなディスクアレイ
については、ア ケース フォー リダンダント アレ
イズ オブ インエクスペンシブ ディスク（レイ
ド），プロシーディングスオブ ザ １９８８ エーシ
ーエム シグモド コンフ オン ザ マネージメント
オブ データ，１９８８（A Case for Redundant Arr
ays of InexpensiveDisks(RAID)，Proceedings of the
1988 ACM SIGMOD Conf. on the Managementof Data，１
９８８）に記載されている。
構成方法として同種の小型ディスク装置をアレイ状に配
置して並列に動作させるディスクアレイがある。ディス
クアレイでは、信頼性を高めるため、通常、パリティデ
ィスクを含んで構成される。このようなディスクアレイ
については、ア ケース フォー リダンダント アレ
イズ オブ インエクスペンシブ ディスク（レイ
ド），プロシーディングスオブ ザ １９８８ エーシ
ーエム シグモド コンフ オン ザ マネージメント
オブ データ，１９８８（A Case for Redundant Arr
ays of InexpensiveDisks(RAID)，Proceedings of the
1988 ACM SIGMOD Conf. on the Managementof Data，１
９８８）に記載されている。
【０００３】図６に、ディスクアレイ装置の従来構成
を、図７，図８にデータ配置例を示す。図６に示した構
成では、独立に動作可能な１個のアクチュエータを備
え、データ、およびエラー訂正を行うためのパリティを
記憶する記憶装置１，データの分割，合成及びパリティ
の生成を行うアレイコントローラ７，記憶装置１とアレ
イコントローラ７を接続するインタフェース５、および
インタフェース制御部６を備え、同一のインタフェース
５とインタフェース制御部６を共用するインタフェース
グループ１１，パリティ生成単位であるパリティグルー
プ１２により構成されている。データは、上位装置との
データ転送ブロック単位にパリティグループ１２内の記
憶装置１−１から１−４に分配され、同一パリティグル
ープに属する記憶装置１−１から１−４に格納されるデ
ータからパリティが生成される。
を、図７，図８にデータ配置例を示す。図６に示した構
成では、独立に動作可能な１個のアクチュエータを備
え、データ、およびエラー訂正を行うためのパリティを
記憶する記憶装置１，データの分割，合成及びパリティ
の生成を行うアレイコントローラ７，記憶装置１とアレ
イコントローラ７を接続するインタフェース５、および
インタフェース制御部６を備え、同一のインタフェース
５とインタフェース制御部６を共用するインタフェース
グループ１１，パリティ生成単位であるパリティグルー
プ１２により構成されている。データは、上位装置との
データ転送ブロック単位にパリティグループ１２内の記
憶装置１−１から１−４に分配され、同一パリティグル
ープに属する記憶装置１−１から１−４に格納されるデ
ータからパリティが生成される。
【０００４】図７に示した各記憶装置へのデータ配置例
では、パリティを同一の記憶装置１−５に格納してい
る。この場合には、ライト動作を行うごとに発生するパ
リティの更新のために、記憶装置１−５を含むインタフ
ェースグループ１１にアクセスが集中し、インタフェー
スグループがボトルネックとなりライト性能が低下する
という問題がある。
では、パリティを同一の記憶装置１−５に格納してい
る。この場合には、ライト動作を行うごとに発生するパ
リティの更新のために、記憶装置１−５を含むインタフ
ェースグループ１１にアクセスが集中し、インタフェー
スグループがボトルネックとなりライト性能が低下する
という問題がある。
【０００５】これを解決するために，従来は図８に示す
ように、パリティをパリティグループ１２内の各記憶装
置１−１，１−２，１−３，１−４および１−５に分散
して配置し、ソフト的手段によってパリティ更新におけ
るパリティ記憶装置を含むインタフェースグループへの
アクセス集中を緩和することによりライトアクセス時に
発生する性能低下の防止を実現すると同時に、空き状態
のインタフェースグループを利用した複数のライト動作
を可能にしていた。
ように、パリティをパリティグループ１２内の各記憶装
置１−１，１−２，１−３，１−４および１−５に分散
して配置し、ソフト的手段によってパリティ更新におけ
るパリティ記憶装置を含むインタフェースグループへの
アクセス集中を緩和することによりライトアクセス時に
発生する性能低下の防止を実現すると同時に、空き状態
のインタフェースグループを利用した複数のライト動作
を可能にしていた。
【０００６】
【発明が解決しようとする課題】以上に説明した従来の
アレイ型記憶装置におけるパリティ配置方法及びそのア
クセス方法では、制御が複雑になることから、その制御
手段も複雑，大規模となり、コストが増大するという問
題がある。また、同一データ記憶装置に対して同時に複
数のデータをライトすることはできない。
アレイ型記憶装置におけるパリティ配置方法及びそのア
クセス方法では、制御が複雑になることから、その制御
手段も複雑，大規模となり、コストが増大するという問
題がある。また、同一データ記憶装置に対して同時に複
数のデータをライトすることはできない。
【０００７】
【課題を解決するための手段】パリティグループ内でパ
リティは分散せずにパリティ記憶装置上に配置し、パリ
ティ記憶装置の同時かつ独立に動作可能なアクチュエー
タの数をデータ記憶装置のアクチュエータの数より多く
備えるようにし、アクチュエータの動作状況を示すフラ
グを設けることで、アクチュエータの動作状況の識別、
および記録媒体のアクセスに用いるアクチュエータの決
定を行うことができるアクチュエータ管理部を備えるよ
うにした。
リティは分散せずにパリティ記憶装置上に配置し、パリ
ティ記憶装置の同時かつ独立に動作可能なアクチュエー
タの数をデータ記憶装置のアクチュエータの数より多く
備えるようにし、アクチュエータの動作状況を示すフラ
グを設けることで、アクチュエータの動作状況の識別、
および記録媒体のアクセスに用いるアクチュエータの決
定を行うことができるアクチュエータ管理部を備えるよ
うにした。
【０００８】また、インタフェースグループは、記憶装
置内のアクチュエータの数と同数のインタフェースと同
数のインタフェース制御部から形成した。
置内のアクチュエータの数と同数のインタフェースと同
数のインタフェース制御部から形成した。
【０００９】さらに、インタフェースグループの別の形
態として、記憶装置内に、インタフェースとアクチュエ
ータとの接続を切り替えるアクチュエータ切り替え部を
備えることにより、記憶装置内のアクチュエータの数よ
り少ない数のインタフェースと該インタフェースに等し
い数のインタフェース制御部とからインタフェースグル
ープを形成するようにした。
態として、記憶装置内に、インタフェースとアクチュエ
ータとの接続を切り替えるアクチュエータ切り替え部を
備えることにより、記憶装置内のアクチュエータの数よ
り少ない数のインタフェースと該インタフェースに等し
い数のインタフェース制御部とからインタフェースグル
ープを形成するようにした。
【００１０】
【作用】同一記憶装置内の複数のブロックを同時かつ独
立にアクセス可能となるので、同一パリティグループ内
において、パリティグループ内の全てのデータ記憶装置
が有するアクチュエータの総数と、パリティ記憶装置が
有するアクチュエータの数とで少ないほうの数と同数の
ブロックを同時にライトすることが可能となる。また、
データ記憶装置が複数のアクチュエータを備えている場
合には、同一データ記憶装置に対して同時に複数のデー
タブロックのリードまたはライトまたはその両方が可能
となる。
立にアクセス可能となるので、同一パリティグループ内
において、パリティグループ内の全てのデータ記憶装置
が有するアクチュエータの総数と、パリティ記憶装置が
有するアクチュエータの数とで少ないほうの数と同数の
ブロックを同時にライトすることが可能となる。また、
データ記憶装置が複数のアクチュエータを備えている場
合には、同一データ記憶装置に対して同時に複数のデー
タブロックのリードまたはライトまたはその両方が可能
となる。
【００１１】記憶装置内のアクチュエータ動作状況を把
握し、どのアクチュエータを用いるかをあらかじめ選択
することが可能となるので、効率の良いアクセスが可能
となる。
握し、どのアクチュエータを用いるかをあらかじめ選択
することが可能となるので、効率の良いアクセスが可能
となる。
【００１２】コストよりも入出力性能を重視する場合に
は、記憶装置内のアクチュエータの数と同数のインタフ
ェースを備えているので、インタフェースがボトルネッ
クとなり性能が低下するという問題が解消される。
は、記憶装置内のアクチュエータの数と同数のインタフ
ェースを備えているので、インタフェースがボトルネッ
クとなり性能が低下するという問題が解消される。
【００１３】入出力性能よりもコストを重視する場合に
は、インタフェースとインタフェース制御部の数は要求
入出力性能を満たした最適な数を選択可能となるので、
低コスト化を実現することが可能となる。
は、インタフェースとインタフェース制御部の数は要求
入出力性能を満たした最適な数を選択可能となるので、
低コスト化を実現することが可能となる。
【００１４】
【実施例】図１は本発明に係るアレイ型記憶装置の一実
施例を示すブロック図である。本装置はデータのみを記
憶するデータ記憶装置１−１，１−２，１−３，１−
４、同時かつ独立に動作可能な２個のアクチュエータ２
ａ，２ｂを有し、パリティのみを記憶するパリティ記憶
装置１−Ｐ、２個の該アクチュエータ２ａ，２ｂに接続
されるインタフェース５ａ，５ｂ、インタフェースをそ
れぞれ制御する２個のインタフェース制御部６ａ，６
ｂ、各記憶装置内のアクチュエータの動作状況を示すフ
ラグにより使用するアクチュエータを決定するアクチュ
エータ管理部９，アレイコントローラ７を備える。アレ
イ型記憶装置は同一のインタフェース５または５ａ、５
ｂとインタフェース制御部６または６ａ，６ｂを共用す
るインタフェースグループ１１と、データに対するパリ
ティの生成単位であるパリティグループ１２により形成
され、各パリティグループ１２中には、同一のインタフ
ェースグループ１１に属する記憶装置１が複数存在しな
いよう、互いに直交して配置する。
施例を示すブロック図である。本装置はデータのみを記
憶するデータ記憶装置１−１，１−２，１−３，１−
４、同時かつ独立に動作可能な２個のアクチュエータ２
ａ，２ｂを有し、パリティのみを記憶するパリティ記憶
装置１−Ｐ、２個の該アクチュエータ２ａ，２ｂに接続
されるインタフェース５ａ，５ｂ、インタフェースをそ
れぞれ制御する２個のインタフェース制御部６ａ，６
ｂ、各記憶装置内のアクチュエータの動作状況を示すフ
ラグにより使用するアクチュエータを決定するアクチュ
エータ管理部９，アレイコントローラ７を備える。アレ
イ型記憶装置は同一のインタフェース５または５ａ、５
ｂとインタフェース制御部６または６ａ，６ｂを共用す
るインタフェースグループ１１と、データに対するパリ
ティの生成単位であるパリティグループ１２により形成
され、各パリティグループ１２中には、同一のインタフ
ェースグループ１１に属する記憶装置１が複数存在しな
いよう、互いに直交して配置する。
【００１５】本実施例では、各データ記憶装置に１個の
アクチュエータ，パリティ記憶装置に同時に独立して動
作できる２個のアクチュエータ，アクチュエータに接続
されるインタフェースとインタフェース制御部を２系統
設け、アクチュエータの動作状況をアクチュエータ管理
部で管理するところに特徴がある。
アクチュエータ，パリティ記憶装置に同時に独立して動
作できる２個のアクチュエータ，アクチュエータに接続
されるインタフェースとインタフェース制御部を２系統
設け、アクチュエータの動作状況をアクチュエータ管理
部で管理するところに特徴がある。
【００１６】アレイコントローラ７と記憶装置１間のデ
ータ転送はインタフェース５または５ａ，５ｂを通して
行われる。データは上位装置とのデータ転送ブロック単
位毎にパリティグループ１２内のデータ記憶装置１−１
から１−４に分配する。
ータ転送はインタフェース５または５ａ，５ｂを通して
行われる。データは上位装置とのデータ転送ブロック単
位毎にパリティグループ１２内のデータ記憶装置１−１
から１−４に分配する。
【００１７】図２は本実施例に係わるアレイ型記憶装置
の一パリティグループ内の各記憶装置におけるデータ配
置とアクセス状況を示す配置図である。本実施例では、
パリティはパリティ記憶装置１−Ｐに格納され、同時か
つ独立に動作可能な２個のアクチュエータ２ａ，２ｂに
よりアクセスされ、データは、データ記憶装置１−１，
１−２，１−３，１−４に格納され１個のアクチュエー
タ２によりアクセスされるため，同時に独立な２個のラ
イト動作を行うことが可能であるところに特徴がある。
の一パリティグループ内の各記憶装置におけるデータ配
置とアクセス状況を示す配置図である。本実施例では、
パリティはパリティ記憶装置１−Ｐに格納され、同時か
つ独立に動作可能な２個のアクチュエータ２ａ，２ｂに
よりアクセスされ、データは、データ記憶装置１−１，
１−２，１−３，１−４に格納され１個のアクチュエー
タ２によりアクセスされるため，同時に独立な２個のラ
イト動作を行うことが可能であるところに特徴がある。
【００１８】ライト動作を行う場合、パリティグループ
１２内の１個のデータブロックとデータブロックに対応
するパリティブロックをアクセスするため、データブロ
ックの格納されたデータ記憶装置とパリティブロックの
格納されたパリティ記憶装置のアクチュエータは、各々
１個ずつ使用される。この場合、パリティグループ１２
内のパリティ記憶装置には使用されない残りの１個のア
クチュエータがあるので、使用していないアクチュエー
タを有する他のデータ記憶装置内の別のデータブロック
に対してライト動作を行うことが可能である。すなわ
ち、本実施例の場合、同時に２個のライト動作を行うこ
とが可能であり、例えば、図２に示すように、データ記
憶装置１−１内のデータブロック＃１とデータブロック
＃１に対応するパリティブロック＃Ｐ１をアクチュエー
タ２ａでアクセスすると同時に、データ記憶装置１−２
内のデータブロック＃１０とデータブロックに対応する
パリティブロック＃Ｐ３をアクチュエータ２ｂを用いて
アクセスすることが可能である。
１２内の１個のデータブロックとデータブロックに対応
するパリティブロックをアクセスするため、データブロ
ックの格納されたデータ記憶装置とパリティブロックの
格納されたパリティ記憶装置のアクチュエータは、各々
１個ずつ使用される。この場合、パリティグループ１２
内のパリティ記憶装置には使用されない残りの１個のア
クチュエータがあるので、使用していないアクチュエー
タを有する他のデータ記憶装置内の別のデータブロック
に対してライト動作を行うことが可能である。すなわ
ち、本実施例の場合、同時に２個のライト動作を行うこ
とが可能であり、例えば、図２に示すように、データ記
憶装置１−１内のデータブロック＃１とデータブロック
＃１に対応するパリティブロック＃Ｐ１をアクチュエー
タ２ａでアクセスすると同時に、データ記憶装置１−２
内のデータブロック＃１０とデータブロックに対応する
パリティブロック＃Ｐ３をアクチュエータ２ｂを用いて
アクセスすることが可能である。
【００１９】リード動作を行う場合には、パリティ記憶
装置１−Ｐをアクセスする必要はないので、パリティグ
ループ内の全てのデータ記憶装置１−１，１−２，１−
３，１−４を同時にアクセス可能である。
装置１−Ｐをアクセスする必要はないので、パリティグ
ループ内の全てのデータ記憶装置１−１，１−２，１−
３，１−４を同時にアクセス可能である。
【００２０】本実施例の場合には、パリティグループの
数を１、インタフェースグループの数を５とし、各イン
タフェースグループに対しては一個の記憶装置が接続さ
れ一個のパリティグループにより構成されているが、一
個のインタフェースに対して複数の記憶装置を接続し複
数のパリティグループにより構成することも可能であ
る。
数を１、インタフェースグループの数を５とし、各イン
タフェースグループに対しては一個の記憶装置が接続さ
れ一個のパリティグループにより構成されているが、一
個のインタフェースに対して複数の記憶装置を接続し複
数のパリティグループにより構成することも可能であ
る。
【００２１】図３はライト動作の流れを示すフローチャ
ートである。データライト動作が発生した場合には、ホ
ストから転送されたライトデータをアレイコントローラ
で書込みブロック単位に分割した後（ステップ２１）、
パリティグループ毎に該分割されたデータと現在のパリ
ティから新しいパリティを生成する(ステップ２２)。つ
ぎに、アクチュエータ管理部において、データとパリテ
ィを格納する記憶装置に空いているアクチュエータがあ
るかを判定し（ステップ２３）、空いているアクチュエ
ータがある場合にはアクチュエータの選択を行い（ステ
ップ２５）、空いているアクチュエータがない場合には
アクチュエータが空き状態になるまで待ちとなる（ステ
ップ２４）。さらに、インタフェースを介してデータ，
パリティの更新を行う（ステップ２６）。
ートである。データライト動作が発生した場合には、ホ
ストから転送されたライトデータをアレイコントローラ
で書込みブロック単位に分割した後（ステップ２１）、
パリティグループ毎に該分割されたデータと現在のパリ
ティから新しいパリティを生成する(ステップ２２)。つ
ぎに、アクチュエータ管理部において、データとパリテ
ィを格納する記憶装置に空いているアクチュエータがあ
るかを判定し（ステップ２３）、空いているアクチュエ
ータがある場合にはアクチュエータの選択を行い（ステ
ップ２５）、空いているアクチュエータがない場合には
アクチュエータが空き状態になるまで待ちとなる（ステ
ップ２４）。さらに、インタフェースを介してデータ，
パリティの更新を行う（ステップ２６）。
【００２２】図４は全ての記憶装置について複数のアク
チュエータを備えた場合の一実施例である。本実施例で
は、パリティ記憶装置１−Ｐは、同時かつ独立に動作可
能な４個のアクチュエータ２ａ，２ｂ，２ｃ，２ｄを有
し、データ記憶装置１−１，１−２，１−３，１−４
は、それぞれ２個の同時かつ独立に動作可能なアクチュ
エータ２ａ，２ｂを有している。すなわち、全ての記憶
装置が同時かつ独立に動作可能な複数のアクチュエータ
を備え、さらにパリティ記憶装置１−Ｐのアクチュエー
タの数をデータ記憶装置１−１，１−２，１−３，１−
４のアクチュエータの数より多く備えたところに特徴が
ある。
チュエータを備えた場合の一実施例である。本実施例で
は、パリティ記憶装置１−Ｐは、同時かつ独立に動作可
能な４個のアクチュエータ２ａ，２ｂ，２ｃ，２ｄを有
し、データ記憶装置１−１，１−２，１−３，１−４
は、それぞれ２個の同時かつ独立に動作可能なアクチュ
エータ２ａ，２ｂを有している。すなわち、全ての記憶
装置が同時かつ独立に動作可能な複数のアクチュエータ
を備え、さらにパリティ記憶装置１−Ｐのアクチュエー
タの数をデータ記憶装置１−１，１−２，１−３，１−
４のアクチュエータの数より多く備えたところに特徴が
ある。
【００２３】また、全ての記憶装置に同時かつ独立に動
作可能な複数のアクチュエータが備えられているため、
一系統のアクチュエータに障害が発生し動作不可能とな
った場合でも、他のアクチュエータを用いることにより
データのアクセスが可能である。
作可能な複数のアクチュエータが備えられているため、
一系統のアクチュエータに障害が発生し動作不可能とな
った場合でも、他のアクチュエータを用いることにより
データのアクセスが可能である。
【００２４】図５はインタフェースグループを記憶装
置，記憶装置に接続される記憶装置内のアクチュエータ
の数より少ない数のインタフェース，インタフェースに
等しい数のインタフェース制御部から形成し、記憶装置
内にアクチュエータ切り替え部を備えた場合の一実施例
である。
置，記憶装置に接続される記憶装置内のアクチュエータ
の数より少ない数のインタフェース，インタフェースに
等しい数のインタフェース制御部から形成し、記憶装置
内にアクチュエータ切り替え部を備えた場合の一実施例
である。
【００２５】本実施例では、パリティ記憶装置１−Ｐ内
に同時かつ独立に動作可能な２系統のアクチュエータ２
ａ、２ｂと、アクチュエータ切り替え部１０を備え、パ
リティ記憶装置１−Ｐとアクチュエータ管理部９との間
は、アクチュエータの数より少ない１系統のインタフェ
ース５およびインタフェース制御部６より構成されてい
るところに特徴がある。
に同時かつ独立に動作可能な２系統のアクチュエータ２
ａ、２ｂと、アクチュエータ切り替え部１０を備え、パ
リティ記憶装置１−Ｐとアクチュエータ管理部９との間
は、アクチュエータの数より少ない１系統のインタフェ
ース５およびインタフェース制御部６より構成されてい
るところに特徴がある。
【００２６】アクチュエータ切り替え部１０はアクチュ
エータ管理部９により制御され、アクチュエータ２ａ，
２ｂをそれぞれ同時かつ独立に制御するアクチュエータ
駆動部１３ａ，１３ｂとインタフェース５との接続を行
う。
エータ管理部９により制御され、アクチュエータ２ａ，
２ｂをそれぞれ同時かつ独立に制御するアクチュエータ
駆動部１３ａ，１３ｂとインタフェース５との接続を行
う。
【００２７】
【発明の効果】本発明によれば，パリティ記憶装置のア
クチュエータの数をデータ記憶装置のアクチュエータの
数より多く備えているため，パリティブロックを同一パ
リティグループ内の記憶装置に分散して配置した場合に
比べ、簡単な制御により、パリティ記憶装置が接続され
たインタフェースグループへのライトアクセス集中に起
因するライト性能低下を防止することができ、また、記
憶装置内のアクチュエータの１系統に障害が発生した場
合にも他のアクチュエータによるアクセスが可能である
ので、耐障害性が増す。
クチュエータの数をデータ記憶装置のアクチュエータの
数より多く備えているため，パリティブロックを同一パ
リティグループ内の記憶装置に分散して配置した場合に
比べ、簡単な制御により、パリティ記憶装置が接続され
たインタフェースグループへのライトアクセス集中に起
因するライト性能低下を防止することができ、また、記
憶装置内のアクチュエータの１系統に障害が発生した場
合にも他のアクチュエータによるアクセスが可能である
ので、耐障害性が増す。
【００２８】さらに、データ記憶装置についても複数の
アクチュエータを備えた場合には、同一の記憶装置内の
複数のデータに対してリード動作またはライト動作また
はその両方を同時に行うことが可能となる。
アクチュエータを備えた場合には、同一の記憶装置内の
複数のデータに対してリード動作またはライト動作また
はその両方を同時に行うことが可能となる。
【図１】本発明に係る記憶装置の一構成例を示すブロッ
ク図。
ク図。
【図２】本発明に係る記憶装置のパリティの一配置例を
示すブロック図。
示すブロック図。
【図３】本発明に係る記憶装置のアクセス方法の一実施
例を示すフローチャート。
例を示すフローチャート。
【図４】本発明に係る記憶装置のアクチュエータの一配
置例を示すブロック図。
置例を示すブロック図。
【図５】本発明に係る記憶装置の一構成例を示すブロッ
ク図。
ク図。
【図６】ディスクアレイにおける構成の従来方式を示す
ブロック図。
ブロック図。
【図７】ディスクアレイにおけるパリティの配置の従来
方式を示すブロック図。
方式を示すブロック図。
【図８】ディスクアレイにおけるパリティの配置の従来
方式を示すブロック図。
方式を示すブロック図。
１−１，１−２，１−３，１−４，４−５…データ記憶
装置、１−Ｐ…パリティ記憶装置、２，２ａ，２ｂ，２
ｃ，２ｄ…アクチュエータ、３…記録媒体、５，５ａ，
５ｂ…インタフェース、６，６ａ，６ｂ…インタフェー
ス制御部、７…アレイコントローラ、８…上位コンピュ
−タ、９…アクチュエータ管理部、１１…インタフェー
スグループ、１２…パリティグループ。
装置、１−Ｐ…パリティ記憶装置、２，２ａ，２ｂ，２
ｃ，２ｄ…アクチュエータ、３…記録媒体、５，５ａ，
５ｂ…インタフェース、６，６ａ，６ｂ…インタフェー
ス制御部、７…アレイコントローラ、８…上位コンピュ
−タ、９…アクチュエータ管理部、１１…インタフェー
スグループ、１２…パリティグループ。
Claims (5)
- 【請求項１】データを格納するための複数個のデータ記
憶装置と、前記データから生成したパリティを格納する
ためのパリティ記憶装置と、前記データ記憶装置又は前
記パリティ記憶装置が接続されるインタフェースと、前
記インタフェースを制御するためのインタフェース制御
部と、複数の前記インタフェース制御部が接続されるア
レイコントローラを有して成り、同一インタフェースに
接続される記憶装置と前記インタフェースと前記インタ
フェースを制御するインタフェース制御部とで１個のイ
ンタフェースグループを形成し、データを格納するデー
タ記憶装置と、前記データ記憶装置に格納されるデータ
から生成されるパリティを格納する前記パリティ記憶装
置とで１個のパリティグループを形成するアレイ型記憶
装置において、前記パリティ記憶装置が有する同時かつ
独立に動作可能なアクチュエータの数を、前記データ記
憶装置が有する同時かつ独立に動作可能なアクチュエー
タの数に比べて多くしたことを特徴とするアレイ型記憶
装置。 - 【請求項２】請求項１において、前記アクチュエータの
動作状況を示すフラグを有し、前記フラグを調べること
により、同時かつ独立に動作可能な前記アクチュエータ
を識別し、その結果から記録媒体のアクセスに用いる前
記アクチュエータの決定を行うアクチュエータ管理部を
備えたアレイ型記憶装置。 - 【請求項３】請求項１または２において、同一インタフ
ェースに接続される記憶装置と、前記インタフェースと
前記インタフェースを制御するインタフェース制御部と
で形成されるインタフェースグループを、該記憶装置内
の同時かつ独立に動作可能なアクチュエータの数と同数
のインタフェース、および同数のインタフェース制御部
とから形成したアレイ型記憶装置。 - 【請求項４】請求項１または２において、前記記憶装置
内に、前記インタフェースと前記アクチュエータとの接
続を切り替えるアクチュエータ切り替え部を備えること
により、同一インタフェースに接続される同時かつ独立
に動作可能な複数のアクチュエータを備えた記憶装置
と、前記インタフェースと、前記インタフェースを制御
するインタフェース制御部とで形成されるインタフェー
スグループは、前記記憶装置内の前記アクチュエータの
数より少ない数のインタフェースと前記インタフェース
に等しい数の前記インタフェース制御部とから形成した
アレイ型記憶装置。 - 【請求項５】請求項３または４に記載のアレイ型記憶装
置において、パリティグループ内のデータ記憶装置とパ
リティ記憶装置に対するデータと、データから生成され
るパリティのライト動作方法において、アクチュエータ
管理部に該記憶装置のアクチュエータの動作状況を示す
フラグを設けることにより、前記データ記憶装置と前記
パリティ記憶装置それぞれに空いているアクチュエータ
があるかどうかを判定し、前記データ記憶装置と前記パ
リティ記憶装置の双方に空いているアクチュエータがあ
る場合には、前記データおよび前記パリティのライト動
作を行うことを特徴とするアレイ型記憶装置のアクセス
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4331398A JPH06180632A (ja) | 1992-12-11 | 1992-12-11 | アレイ型記憶装置およびそのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4331398A JPH06180632A (ja) | 1992-12-11 | 1992-12-11 | アレイ型記憶装置およびそのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06180632A true JPH06180632A (ja) | 1994-06-28 |
Family
ID=18243254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4331398A Pending JPH06180632A (ja) | 1992-12-11 | 1992-12-11 | アレイ型記憶装置およびそのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06180632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015347A (ja) * | 2008-07-03 | 2010-01-21 | Fujitsu Ltd | ディスクアレイ装置及びその制御装置並びに制御方法 |
-
1992
- 1992-12-11 JP JP4331398A patent/JPH06180632A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010015347A (ja) * | 2008-07-03 | 2010-01-21 | Fujitsu Ltd | ディスクアレイ装置及びその制御装置並びに制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154853A (en) | Method and apparatus for dynamic sparing in a RAID storage system | |
| JP2777301B2 (ja) | 記録装置 | |
| KR100275900B1 (ko) | 알에이아이디 서브시스템에 있어서 분할패러티 예비 디스크 구현방법 | |
| JP3237736B2 (ja) | データ記憶装置のマトリックス構造 | |
| JP3078972B2 (ja) | ディスクアレイ装置 | |
| US6654831B1 (en) | Using multiple controllers together to create data spans | |
| JP3732869B2 (ja) | 外部記憶装置 | |
| US6009481A (en) | Mass storage system using internal system-level mirroring | |
| US7330932B2 (en) | Disk array with spare logic drive created from space physical drives | |
| US20040250019A1 (en) | Storage system, controller, control method and program product therefor | |
| US8386837B2 (en) | Storage control device, storage control method and storage control program | |
| JP2000010738A (ja) | ディスクアレイシステム、同システムに適用される記憶容量拡張方法および記録媒体 | |
| CN102164165B (zh) | 一种网络存储系统的管理方法及装置 | |
| JPH10198526A (ja) | Ｒａｉｄ装置及びそのアクセス制御方法 | |
| JP4307777B2 (ja) | データ処理方法、データ処理システムおよびプログラム | |
| JPH07261945A (ja) | ディスクアレイ装置およびディスクアレイの区分け方法 | |
| JP2000347812A (ja) | 情報処理装置およびディスクアレイ装置 | |
| JPH06180632A (ja) | アレイ型記憶装置およびそのアクセス方法 | |
| JP2003084923A (ja) | クラスタ型ディスクアレイ装置の構成方法 | |
| JP3236166B2 (ja) | キャッシュ制御方法および情報処理装置 | |
| JPH08328758A (ja) | ディスクアレイ装置 | |
| JP4708669B2 (ja) | パス冗長化装置及び方法 | |
| JPH1074129A (ja) | ディスクアレイ装置 | |
| JP7419456B2 (ja) | 記憶システム及びその制御方法 | |
| JP2001022526A (ja) | 外部記憶装置およびその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 14 |