JP4708669B2 - パス冗長化装置及び方法 - Google Patents
パス冗長化装置及び方法 Download PDFInfo
- Publication number
- JP4708669B2 JP4708669B2 JP2002327920A JP2002327920A JP4708669B2 JP 4708669 B2 JP4708669 B2 JP 4708669B2 JP 2002327920 A JP2002327920 A JP 2002327920A JP 2002327920 A JP2002327920 A JP 2002327920A JP 4708669 B2 JP4708669 B2 JP 4708669B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- controllers
- data transfer
- cache memory
- path redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の属する技術分野】
本発明は、ディスクアレイ装置などに用いられ、データ入出力のパスを切り替えるパス冗長化装置及び方法に関する。
【0002】
【従来の技術】
例えば下記特許文献1に開示されたディスクアレイ装置では、多数の論理ディスクに対するデータの記録及び再生をキャッシュメモリを有する二つのコントローラで制御するとともに、論理ディスクにデータを書き込む際に二つのコントローラのキャッシュメモリにそれぞれ同じ当該データを書き込んでいる。これにより、コントローラの一方に障害(又は故障、以下同じ。)が発生しても、他方のコントローラのキャッシュメモリにデータが保持されているので、論理ディスクに当該データを書き込むことができる。
【0003】
このようなディスクアレイ装置に接続されるホストコンピュータには、ディスクアレイ装置に至る接続経路障害の回避手段としてパス冗長化ドライバが具備されている。パス冗長化ドライバは、I/O(入出力)アクセスパスの構成要素(コントローラ等)において障害が発生した場合においても、ホストコンピュータ上で動作するアプリケーション・プログラムの運用に影響を与えないために、代替パスを用いてリトライ処理を行う。また、パス冗長化ドライバには、特定のパスにI/Oが集中することのないように、I/Oを複数のパスに発行する機能を併せ持つものもある。
【特許文献1】
特開2001−318766号公報
【0004】
【発明が解決しようとする課題】
しかしながら、このような従来技術すなわち各コントローラ毎に独立したキャッシュメモリを持つアーキテクチャを採用したディスクアレイ装置では、次のような問題があった。
【0005】
▲1▼.パス冗長化ドライバにて複数のパスにI/Oを分散して発行する場合、各コントローラに接続されたホストコンピュータからのライトデータは、相互にもう一方のコントローラ上のキャッシュメモリへ二重に書き込まれる。一方のコントローラが故障した場合に、キャッシュメモリ上に存在するディスクへの未書き込みデータが消失することを防ぐためである。しかし、この二重書き込み同士の競合が発生した場合、ホストコンピュータへの正常終了の応答遅延が発生するため、パス冗長化ドライバによる負荷分散機能が逆に性能低下を招いてしまう。
【0006】
▲2▼.リードデータ転送I/Oとライトデータ転送I/Oとが同一のコントローラに対して発行されることは、キャッシュメモリの制御を複雑にするため、キャッシュメモリの性能を最大限に活用することが難しくなる。その結果、ホストコンピュータに対するレスポンス低下を招いてしまう。
【0007】
【発明の目的】
そこで、本発明の目的は、ホストコンピュータに対する応答性能を向上できるパス冗長化装置及び方法を提供することにある。
【0008】
【課題を解決するための手段】
【0009】
本発明に係るパス冗長化装置は、キャッシュメモリを有する複数のコントローラがそれぞれ多数の記録媒体に対するデータの記録及び再生を制御するとともに、複数のコントローラのうちの少なくとも二つのコントローラのどちらか一方が記録媒体にデータを書き込む際に当該二つのコントローラの有するそれぞれのキャッシュメモリに同じ当該データを書き込む記録装置に用いられる。そして、本発明に係るパス冗長化装置は、二つのコントローラのうち一方をリードデータ転送専用のパスに振り分け他方をライトデータ転送専用のパスに振り分ける機能を備えたことを特徴とする(請求項1)。
【0010】
各コントローラ毎にリードデータ転送のパスとライトデータ転送のパスとを振り分けることにより、ライトデータ転送は特定のコントローラのみが実行することになる。その結果、ライトデータのキャッシュメモリへの二重書き込みにおいて、競合がなくなる。また、各キャッシュメモリの制御をリードデータ転送専用又はライトデータ転送専用に特化できるので、キャッシュメモリの性能が最大限に発揮される。
【0011】
また、記録媒体は論理ディスクであり、記録装置はディスクアレイ装置である、としてもよい(請求項2)。
【0012】
本発明に係るパス冗長化方法(請求項3〜4)は、本発明に係るパス冗長化装置に用いられるものであり、それぞれ請求項1〜2に対応する。
【0013】
換言すると、本発明は、I/Oリクエストのデータ転送方向別にI/O発行パスを制御することにより、I/Oレスポンスを向上させるI/Oパス冗長化システムを提供するものである。
【0014】
【発明の実施の形態】
図1は本発明に係るパス冗長化装置の一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【0015】
本発明に係るパス冗長化装置としてのパス冗長化ドライバ4は、論理ディスク70〜72に対するデータの記録及び再生をキャッシュメモリ15,25を有するコントローラ10,20で制御するとともに、論理ディスク70〜72にデータを書き込む際にキャッシュメモリ15,25にそれぞれ同じ当該データを書き込むディスクアレイ装置9に用いられ、各コントローラ10,20毎にリードデータ転送とライトデータ転送とのパスを振り分ける機能を備えている。
【0016】
各コントローラ10,20毎にリードデータ転送のパスとライトデータ転送のパスとを振り分けることにより、ライトデータ転送は特定のコントローラ10(又は20)のみが実行することになる。その結果、ライトデータのキャッシュメモリ15,25への二重書き込みにおける競合がなくなる。また、各キャッシュメモリ15,25の制御をリードデータ転送専用又はライトデータ転送専用に特化できるので、キャッシュメモリ15,25の性能が最大限に発揮される。更に詳しく説明する。
【0017】
ホストコンピュータ1のHBA(Host Bus Adapter)6,7は、それぞれホストインタフェースケーブル50,51を介してディスクアレイ装置9のコントローラ10,20に接続されている。ホストコンピュータ1は、ディスクアレイ装置9が制御する論理ディスク70〜72に対するI/Oを実行する。下位ドライバ5は、HBA6,7を制御することによりI/O処理を行う。
【0018】
パス冗長化ドライバ4は、次のように動作する。上位ドライバ3から受け取ったI/Oを、下位ドライバ5に引き渡す。また、ディスクアレイ装置9が制御する論理ディスク70〜72に対するI/Oの実行結果を、HBA6,7を介して下位ドライバ5から受け取り、正常終了又は異常終了を判断する。異常終了の原因がパスの構成要素(HBA6,7、ホストインタフェースケーブル50,51、コントローラ10,20等)における障害であると判断した場合は、代替パスを用いて、異常終了したI/Oのリトライ処理を行う。
【0019】
ホストインタフェース制御回路11,21は、それぞれホストインタフェースケーブル50,51を介してHBA6,7に接続され、ホストコンピュータ1から要求される入出力I/Oに対する制御を行う。
【0020】
データ転送制御回路12,22は、それぞれ内部バス30,40を介してホストインタフェース制御回路11,21、MPU14,24、キャッシュメモリ15,25、HDDインタフェース制御回路13,23、及びライトデータミラーリング制御回路16,26に接続され、各コントローラ10,20内のデータ転送を制御する。
【0021】
HDDインタフェース制御回路13,23は、ディスクインタフェース60を介して論理ディスク70〜72に接続されている。そのため、コントローラ10,20のいずれからも、各論理ディスク70〜72に対する入出力制御を行うことができる。
【0022】
MPU14,24は、それぞれ内部バス30,40を介してコントローラ10,20内の各制御回路及びキャッシュメモリ15,25を制御する。
【0023】
キャッシュメモリ15,25は、ホストコンピュータ1からの入出力要求に対するレスポンス性能向上のために使用されるメモリである。
【0024】
ライトデータミラーリング制御回路16,26は、一方のキャッシュメモリ15(又は25)上のみに存在する論理ディスク70〜72への未書き込みデータを、ミラーリングデータ転送インタフェース31を介して他方のキャッシュメモリ25(又は15)上へミラーリング(すなわちコピー制御)を行う。
【0025】
論理ディスク70〜72は、それぞれ複数の単体ディスクから構成されている。
【0026】
次に、ホストコンピュータ1及びディスクアレイ装置9の動作について説明する。
【0027】
ホストコンピュータ1上で動作するアプリケーション・プログラム8からディスクアレイ装置9に書き込まれるデータ(ライトデータ転送I/O)は、アプリケーション・プログラム8、ファイルシステム2、上位ドライバ3、パス冗長化ドライバ4、下位ドライバ5、HBA6、ホストインタフェースケーブル50を介してコントローラ10に至り、指定された論理ディスク70〜72に書き込まれる。
【0028】
ホストコンピュータ1上で動作するアプリケーション・プログラム8によってディスクアレイ装置9から読み出されるデータ(リードデータ転送I/O)は、指定された論理ディスク70〜72から、コントローラ10、ホストインタフェースケーブル50を介してHBA6に至り、下位ドライバ5、パス冗長化ドライバ4、上位ドライバ3、ファイルシステム2を経てアプリケーション・プログラム8に至る。
【0029】
また、ホストコンピュータ1による各I/Oの実行結果については、HBA6、下位ドライバ5、パス冗長化ドライバ4、上位ドライバ3、ファイルシステム2及びアプリケーション・プログラム8の各レイヤによって判断が行われ、必要に応じて何らかの処置が行われる。
【0030】
ここで、パス冗長化ドライバ4は、下位ドライバ5から受け取ったI/Oの実行結果について正常終了又は異常終了の判断を行い、異常終了の原因がパスの構成要素(HBA6,7、ホストインタフェースケーブル50,51、コントローラ10,20等)における障害と判断した場合は、代替パスを用いて、異常終了したI/Oのリトライ処理を行う。
【0031】
また、パス冗長化ドライバ4は、一方のI/Oパス(例えば、ホストインタフェースケーブル50経由)のみにI/Oが集中することのないよう、複数のI/Oパスを有効に活用し、I/Oの負荷分散(ホストインタフェースケーブル50,51経由)を行う機能を有する。
【0032】
次に、キャッシュメモリ15,25について説明する。
【0033】
ディスクアレイ装置9内のコントローラ10,20に障害が発生していない場合、ホストコンピュータ1からのライトデータは、例えばホストインタフェースケーブル50を介して、ディスクアレイ装置9のコントローラ10内のキャッシュメモリ15に一時的に蓄積される。しかし、一般的にキャッシュメモリ15には揮発性メモリが用いられているため、論理ディスク70〜72の然るべき論理ディスクに書き込まれるまでの間に、コントローラ10に障害が発生すると、キャッシュメモリ15上に一時的に蓄積されたデータは消失してしまう。
【0034】
これを回避するために、ディスクアレイ装置9では、各コントローラ10,20毎に独立したキャッシュメモリ15,25を持つアーキテクチャを採用している。つまり、ホストコンピュータ1からのライトデータは、一方のコントローラ10(又は20)が故障した場合にキャッシュメモリ15(又は25)上に存在するディスクへの未書き込みデータの消失を防ぐため、相互にもう一方のコントローラ20(又は10)上のキャッシュメモリ25(又は15)へ二重に書き込まれる。これらは、ミラーリングデータ転送インタフェース31を介して互いに接続されたライトデータミラーリング制御回路16,26によって行われる。
【0035】
ここで、従来技術では、パス冗長化ドライバ4によるI/Oの負荷分散機能によって、ホストインタフェースケーブル50,51経由でライトデータ(ライトデータ転送I/O)が各コントローラ10,20に対して発行された場合に、次のような問題が発生する。ライトデータは、各コントローラ10(又は20)上のキャッシュメモリ15(又は25)に蓄積された後、ライトデータミラーリング制御回路16,26を介してもう一方のコントローラ20(又は10)上のキャッシュメモリ25(又は15)上に反映される。しかし、反映処理は同時に行えないため、いずれか一方のコントローラ10(又は20)からの反映処理が終了するまでの間、他方のコントローラ20(又は10)による反映処理は待たされることになる。そのため、いずれか一方のホストインタフェースケーブル51(又は50)経由で発行されたライトデータ(ライトデータ転送I/O)に対するホストコンピュータ1への正常終了応答が遅れることとなる。
【0036】
また、リード(リードデータ転送I/O)とライト(ライトデータ転送I/O)が同一のコントローラ10(又は20)に対して発行されることは、キャッシュメモリ15,25の制御を複雑にするので、キャッシュメモリ性能を最大限に活用することが難しくなり、結果としてホストコンピュータ1への応答が遅れることとなる。
【0037】
図2は、図1におけるパス冗長化ドライバの動作の一例を示すフローチャートである。以下、図1及び図2に基づき説明する。
【0038】
図2は、上位ドライバ3から受け取とったI/Oリクエストのデータ転送方向の判断を行い、リード方向のデータ転送を伴うリクエストとライト方向のデータ転送を伴うリクエストとを異なるパスへ振り分ける指定をするための処理過程の一部を示している。これらの処理はパス冗長化ドライバ4により実施される。すなわち、図2は、パス冗長化ドライバ4により実施され、パス冗長化ドライバ4によるリードデータ転送I/O及びライトデータ転送I/Oに関する処理過程の一部を示したフローである。以下、前述したホストコンピュータ1に対する応答遅延について、これを解決するための方法を図1及び2を用いて説明する。
【0039】
まず、リード方向のデータ転送を伴うI/Oリクエストとライト方向のデータ転送を伴うI/Oリクエストとの各々に対して発行するパスを振り分けるための設定情報を読み込む(ステップS201)。ここで、設定情報とは、データ転送方向に基づいてI/Oリクエストを発行するパスを振り分けるための情報であり、次の二種類がある。1.上位ドライバ3から受け取ったI/Oリクエストがリード方向のデータ転送を伴う場合であって、HBA6及びホストインタフェースケーブル50を介してコントローラ10へ至るパス。2.I/Oリクエストがライト方向のデータ転送を伴う場合であって、HBA7及びホストインタフェースケーブル51を介してコントローラ20へ至るパス。これらの設定情報は、外部から定義ファイルとして与えられる。
【0040】
続いて、上位ドライバ3からI/Oリクエストを受け取り(ステップS202)、そのI/Oリクエストがリード方向のデータ転送を伴うものであるかライト方向のデータ転送を伴うものであるかを判断する(ステップS203)。リード方向のデータ転送を伴う場合は、ステップS201での設定情報に従い、HBA6及びホストインタフェースケーブル50を介してコントローラ10へI/Oが発行されるようにI/Oリクエストのパス設定を行う(ステップS204)。同様に、ライト方向のデータ転送を伴う場合は、ステップS201での設定情報に従い、HBA7及びホストインタフェースケーブル51を介してコントローラ20へI/Oが発行されるようにI/Oリクエストのパス設定を行う(ステップS205)。
【0041】
続いて、ステップS204又はステップS205にてパス設定されたI/Oリクエストを下位ドライバ5へ発行する(ステップS206)。下位ドライバ5は、ステップS204又はステップS205にて指定されたパス(HBA6又はHBA7)へI/Oリクエストを発行する。
【0042】
以上により、ディスクアレイ装置9へ発行されるI/Oのデータ転送方向(リード方向/ライト方向)の制御を実現する。
【0043】
なお、本発明は、言うまでもなく、上記実施形態に限定されない。例えば、次のようにしてもよい。
【0044】
a.図2のステップS201における設定情報は、固定的なものとしたが、そのような制限はなく、任意の時点及び任意の手段で変更可能である。b.図2のステップS201における設定情報は、外部から定義ファイルで与えられるものとしたが、その制限はなく、フロッピーディスク、ROMなどの媒体から与えられるものとしてもよいし、パス冗長化ドライバ4自身によるI/Oパターンの分析結果などにより能動的にフィードバックされるものでもよい。c.図1では、二つのHBA6,7を搭載するホストコンピュータ1を構成例としてあげたが、HBAの枚数は、OSの種類、下位ドライバ5、又はホストコンピュータ1のハードウェアによって制限されるものであり、何枚でもよい。d.図1では、二つのコントローラ10,20を搭載するディスクアレイ装置9を構成例としてあげたが、コントローラ数、及びインタフェースケーブルを介して各コントローラとホストコンピュータ等を接続するためのポート数に、制限はない。e.図1では、HBA6,7とコントローラ10,20とをそれぞれインタフェースケーブルで直接接続したものを構成例としてあげたが、途中に、ハブ又はスイッチ等が介在してもかまわない。f.図1では、論理ディスク70〜72はディスクアレイ装置9内に構成されるものを例としてあげたが、ディスクアレイ装置9に接続されたJBOD(Just Bunch of Disks)等の外部のディスクで構成してもよい。g.図1のホストコンピュータ1に接続されるディスクアレイ装置9の数に制限はない。h.図1のディスクアレイ装置9に接続されるホストコンピュータ1の数に制限はない。i.図1のディスクアレイ装置9内に構成される論理ディスク70〜72の数に制限はないj.本発明では、ディスクアレイ装置9を例にしたが、ディスクアレイ装置のみに限定されるものではない。
【0045】
【発明の効果】
本発明に係るパス冗長化装置及び方法によれば、各コントローラ毎にリードデータ転送のパスとライトデータ転送のパスとを振り分けることにより、ライトデータ転送が特定のコントローラで実行されるので、ライトデータのキャッシュメモリへの二重書き込みにおける競合をなくすことができる。また、各キャッシュメモリの制御をリードデータ転送専用又はライトデータ転送専用に特化できるので、キャッシュメモリの性能を最大限に発揮することができる。これにより、ホストコンピュータに対する応答性能を向上できる。
【0046】
換言すると、本発明によれば、ディスクアレイ装置の任意のコントローラ毎にリードデータ転送I/Oとライトデータ転送I/Oを振り分けることにより、次の二つの効果を奏する。第一の効果は、ライトデータのキャッシュメモリへの二重書き込みにおける競合がなくなるので、ホストコンピュータへの正常終了の応答遅延を回避することが可能となる。第二の効果は、キャッシュメモリの制御をリードデータ転送I/O専用又はライトデータ転送I/O専用に特化したチューニングを施すことが可能となるので、キャッシュメモリ性能を最大限に活用することにより、ホストコンピュータへの応答性能を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明に係るパス冗長化装置の一実施形態を示すブロック図である。
【図2】図1におけるパス冗長化ドライバの動作の一例を示すフローチャートである。
【符号の説明】
1 ホストコンピュータ
4 パス冗長化ドライバ(パス冗長化装置)
9 ディスクアレイ装置
10,20 コントローラ
15,25 キャッシュメモリ
70〜72 論理ディスク
Claims (4)
- キャッシュメモリを有する複数のコントローラがそれぞれ多数の記録媒体に対するデータの記録及び再生を制御するとともに、前記複数のコントローラのうちの少なくとも二つのコントローラのどちらか一方が前記記録媒体にデータを書き込む際に当該二つのコントローラの有するそれぞれの前記キャッシュメモリに同じ当該データを書き込む記録装置に用いられ、
前記二つのコントローラのうち一方をリードデータ転送専用のパスに振り分け他方をライトデータ転送専用のパスに振り分ける機能を備えた、ことを特徴とするパス冗長化装置。 - 前記記録媒体は論理ディスクであり、前記記録装置はディスクアレイ装置である、
請求項1記載のパス冗長化装置。 - キャッシュメモリを有する複数のコントローラがそれぞれ多数の記録媒体に対するデータの記録及び再生を制御するとともに、前記複数のコントローラのうちの少なくとも二つのコントローラのどちらか一方が前記記録媒体にデータを書き込む際に当該二つのコントローラの有するそれぞれの前記キャッシュメモリに同じ当該データを書き込む記録装置に用いられ、
前記記憶装置に接続されたホストコンピュータ内に設けられたパス冗長化装置が、パスを振り分けるための設定情報を読み込み、この設定情報に従って前記二つのコントローラのうち一方をリードデータ転送専用のパスに振り分け他方をライトデータ転送専用のパスに振り分ける、
ことを特徴とするパス冗長化方法。 - 前記記録媒体は論理ディスクであり、前記記録装置はディスクアレイ装置である、
請求項3記載のパス冗長化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002327920A JP4708669B2 (ja) | 2002-11-12 | 2002-11-12 | パス冗長化装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002327920A JP4708669B2 (ja) | 2002-11-12 | 2002-11-12 | パス冗長化装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004164171A JP2004164171A (ja) | 2004-06-10 |
JP4708669B2 true JP4708669B2 (ja) | 2011-06-22 |
Family
ID=32806369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002327920A Expired - Fee Related JP4708669B2 (ja) | 2002-11-12 | 2002-11-12 | パス冗長化装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4708669B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010070727A1 (ja) * | 2008-12-16 | 2010-06-24 | 富士通株式会社 | 仮想テープ装置、仮想テープデータ複写プログラム及び方法 |
JP2010205208A (ja) * | 2009-03-06 | 2010-09-16 | Nec Corp | ホストコンピュータ、マルチパスシステム、パス割当方法およびプログラム |
JP2010205207A (ja) * | 2009-03-06 | 2010-09-16 | Nec Corp | ホストコンピュータ、マルチパスシステム、パス割当方法およびプログラム |
JP5182162B2 (ja) * | 2009-03-10 | 2013-04-10 | 日本電気株式会社 | 計算機システム及びi/o制御方法 |
-
2002
- 2002-11-12 JP JP2002327920A patent/JP4708669B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004164171A (ja) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6122685A (en) | System for improving the performance of a disk storage device by reconfiguring a logical volume of data in response to the type of operations being performed | |
US7562249B2 (en) | RAID system, RAID controller and rebuilt/copy back processing method thereof | |
US7631218B2 (en) | RAID system and Rebuild/Copy back processing method thereof | |
US7730257B2 (en) | Method and computer program product to increase I/O write performance in a redundant array | |
US7127557B2 (en) | RAID apparatus and logical device expansion method thereof | |
US6961818B1 (en) | Method, system and computer program product for managing data in a mirrored cache using an access balancing technique | |
US6928514B2 (en) | Method and apparatus for teaming storage controllers | |
US7130961B2 (en) | Disk controller and method of controlling the cache | |
US6604171B1 (en) | Managing a cache memory | |
US7698374B2 (en) | Storage system with data redundancy between storage volumes | |
US20040250019A1 (en) | Storage system, controller, control method and program product therefor | |
WO2011010352A1 (en) | Storage apparatus and its data transfer method | |
US5958078A (en) | Storage unit and storage unit subsystem | |
JPH09146842A (ja) | 記憶サブシステム | |
JPH08335144A (ja) | 外部記憶装置 | |
JP2008004120A (ja) | ダイレクトアクセスストレージシステム | |
JP2001290746A (ja) | I/o要求に優先順位を与える方法 | |
WO2011132222A1 (en) | Storage system and ownership control method for storage system | |
JP2010049502A (ja) | ストレージサブシステム、及びこれを有するストレージシステム | |
WO2011132223A1 (en) | Storage system and ownership control method for storage system | |
JP2005196490A (ja) | データ多重化のためのシステム及び方法 | |
JPH07281840A (ja) | 2重化ディスク記録装置 | |
US6851023B2 (en) | Method and system for configuring RAID subsystems with block I/O commands and block I/O path | |
US7752340B1 (en) | Atomic command retry in a data storage system | |
JP2003006135A (ja) | 入出力制御装置及び入出力制御方法並びに情報記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081224 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090126 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
LAPS | Cancellation because of no payment of annual fees |