JPH05250301A - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JPH05250301A
JPH05250301A JP4903992A JP4903992A JPH05250301A JP H05250301 A JPH05250301 A JP H05250301A JP 4903992 A JP4903992 A JP 4903992A JP 4903992 A JP4903992 A JP 4903992A JP H05250301 A JPH05250301 A JP H05250301A
Authority
JP
Japan
Prior art keywords
input
data buffer
transfer
prefetch data
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4903992A
Other languages
English (en)
Other versions
JP2752834B2 (ja
Inventor
Masahiko Shiroichi
昌彦 城市
Makoto Okajima
眞 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP4903992A priority Critical patent/JP2752834B2/ja
Publication of JPH05250301A publication Critical patent/JPH05250301A/ja
Application granted granted Critical
Publication of JP2752834B2 publication Critical patent/JP2752834B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】入出力装置の転送性能に応じて先取りデータバ
ッファの使用領域を設定することにより、転送性能の高
い入出力装置と低い入出力装置との動作を効率良く行
う。 【構成】チャネル制御回路301は、中央処理装置10
0からデータ転送毎に入出力装置500,・・・504
の転送性能を受信して、転送性能に応じて先取りデータ
バッファ302の使用領域を確保する。データ転送制御
回路304と先取りデータバッファ制御回路303と
は、使用領域に応じてデータ転送を行う。エラー検出回
路308は、先取りデータバッファ302の障害を検出
し、障害領域の使用を禁止する。 【効果】先取りデータバッファの使用量を可変にするこ
とにより、チャネル装置の転送性能を意識することな
く、転送性能の高い入出力装置と低い入出力装置とを接
続できる。また、先取りデータバッファの一部に障害が
生じても、チャネル装置の使用が不可能になる事態が防
止できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ転送装置に関
し、特に、転送データに対する先取りデータバッファを
有するデータ転送装置に関する。
【0002】
【従来の技術】従来のデータ転送装置は、一つのチャネ
ル装置当りの大きさが固定の先取りデータバッファを備
えており、チャネル装置配下に接続されている入出力装
置の性能に関係なく、一定の大きさの先取りデータバッ
ファを使用している。また、チャネル装置の先取りデー
タバッファに障害が生じると、そのチャネル装置は使用
できなくなっている。
【0003】
【発明が解決しようとする課題】上述した従来のデータ
転送装置は、一つのチャネル装置当りの先取りデータバ
ッファの大きさが固定のために、チャネル装置配下に転
送性能の異なる入出力装置を接続した場合に、高い性能
の入出力装置の転送に必要な先取りデータバッファを用
意しているので、低い転送性能の入出力装置に接続され
ている先取りデータバッファに無駄が生じてしまうとい
う問題点を有している。又、近年の入出力装置は、益々
高速化が進み、転送性能の高い入出力装置と、低い入出
力装置との組合せが避けられない現状なので、先取りデ
ータバッファの無駄も増大しているという問題点があ
る。さらに、チャネル装置の先取りデータバッファに障
害が生じると、そのチャネル装置は、使用不可能となっ
てしまうという問題点もある。
【0004】
【課題を解決するための手段】本発明のデータ転送装置
は、主記憶装置と中央処理装置とに接続され、複数のチ
ャネル装置を制御し、前記主記憶装置と前記チャネル装
置に接続される入出力装置との間のデータ転送を行うデ
ータ転送装置において、複数の前記チャネル装置に共用
の先取りデータバッファを設けて前記中央処理装置から
データ転送毎に前記入出力装置の転送性能を受信する第
一の手段と、前記先取りデータバッファの使用状況を管
理して前記第一の手段により受信した前記入出力装置の
転送性能に応じて前記チャネル装置の前記先取りデータ
バッファの使用領域を確保する第二の手段と、前記第二
の手段により確保した前記先取りデータバッファの使用
領域に応じたメモリアクセスを行って前記主記憶装置お
よび前記入出力装置の間のデータ転送制御を行う第三の
手段と、前記先取りデータバッファの障害を検出する第
四の手段と、前記第四の手段により検出した前記先取り
データバッファの障害領域に対して前記第二の手段によ
る前記先取りデータバッファの使用領域の確保を抑止す
る第五の手段とを備えて構成されている。
【0005】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図1は、本発明のデータ転送装置である
チャネル制御装置の配下にチャネル装置を五つ接続した
一実施例を示すブロック図である。図1に示すように、
100は中央処理装置、200は主記憶装置、300は
チャネル制御装置、400,401,・・・404はチ
ャネル装置、500,501,・・・504は入出力装
置、301はチャネル制御回路、302は先取りデータ
バッファ、303は先取りデータバッファ制御回路、3
04はデータ転送制御回路、305はバッファ使用状況
表示フラグ群、306はバッファ入力レジスタ、307
はバッファ出力レジスタ、308はエラー検出回路であ
る。
【0006】そして、中央処理装置100は、演算処理
を行う装置で入出力処理を行うときにチャネル制御装置
300に対し、入出力命令1を発行する。この時に、入
出力命令1の中にデータ転送を行う入出力装置500,
・・・504の転送性能を含んでいる。主記憶装置20
0は、中央処理装置100とチャネル制御装置300と
に接続されており、チャネル装置400,・・・404
を介して、中央処理装置100の必要とする入出力装置
500,・・・504のデータの読みだしおよび書き込
みを行う記憶装置で、チャネル制御装置300から発行
される一回のメモリリクエスト3に対して1ワードのメ
モリリプライデータ4を送出する。
【0007】また、チャネル制御装置300は、中央処
理装置100の発行する入出力命令1に従ってチャネル
装置400,・・・404を制御して、主記憶装置20
0と入出力装置500,・・・504との間のデータ転
送を行う装置である。一方、チャネル装置400,・・
・404は、入出力装置500,・・・504とのイン
タフェースを制御し、チャネル制御装置300から受信
した転送出力データ7を入出力装置500,・・・50
4へ転送する装置である。また、チャネル制御回路30
1は、中央処理装置100より受信した入出力命令1を
解読して処理する回路で、中央処理装置100から送ら
れた入出力命令1に表示されている入出力装置500,
・・・504の転送性能に応じた先取りデータバッファ
302の領域を確保し、データ転送制御回路304とチ
ャネル装置400,・・・404にデータ転送の指示を
与える回路である。
【0008】そして、先取りデータバッファ302は、
転送に先立って主記憶装置200から読みだした転送デ
ータを格納するバッファで、先取りデータバッファ制御
回路303から指定されたアドレスへの書き込みと読み
出しとを行うバッファである。また、先取りデータバッ
ファ制御回路303は、バッファ使用状況表示フラグ群
305を参照して転送する入出力装置500,・・・5
04に割り当てられた先取りデータバッファ302の使
用できる領域に応じて、書き込みアドレス16および読
み出しアドレス15を生成するとともに、データ転送制
御回路304に対してメモリアクセスの回数を制限して
先取りデータバッファ302のデータ量を制御する回路
で、入出力装置500,・・・504に割り当てられた
先取りデータバッファ302の使用領域が一杯になる
と、リクエスト抑止信号13を出力する。
【0009】そして、先取りデータバッファ制御回路3
03は、メモリリクエスト3を行った順にそのメモリリ
クエスト3のチャネル装置番号を記憶しておき、データ
入力レジスタ306にメモリリプライデータ4を受信す
る度に先取りデータバッファ302の書き込みアドレス
16を出力し、チャネル装置400,・・・404に転
送出力データ7を出力するときには、先取りデータバッ
ファ302の読み出しアドレス15と転送するチャネル
装置番号11とを送出する。また、データ転送制御回路
304は、チャネル制御回路301のデータ転送指示8
に従って、主記憶装置200をアクセスする回路で、先
取りデータバッファ制御回路303からチャネル毎のリ
クエスト抑止信号13が出力されるまで、各チャネル装
置400,・・・404毎のメモリリクエスト3を送出
し続け、メモリリクエスト3を1回送出する毎にチャネ
ル装置400,・・・404毎のリクエスト送出信号1
4を先取りデータバッファ制御回路303へ送信する。
【0010】次に、バッファ管理フラグ群305は、先
取りデータバッファ302の単位領域当りに1つのフラ
グを割り当てており、チャネル装置番号と使用中ビット
とで構成され、対応する先取りデータバッファ302の
単位領域がチャネル制御装置300に接続されるチャネ
ル装置400,・・・404のデータ転送に使用中の時
には、そのチャネル装置400,・・・404の番号と
使用中ビット“1”とが設定され、使用中でない時に
は、使用中ビット“0”が設定されるフラグで、セット
およびリセットは、チャネル制御回路301が行い、常
時、先取りデータバッファ302の使用状況を表示して
いる。
【0011】そして、データ入力レジスタ306は、主
記憶装置200からのメモリリプライデータ4を受信
し、先取りデータバッファ302に書き込むためのレジ
スタである。データ出力レジスタ307は、先取りデー
タバッファ302から読み出したデータを先取りデータ
バッファ制御回路303から出力されたチャネル装置番
号11で指定されたチャネル装置400,・・・404
へ送出するためのレジスタである。また、エラー検出回
路308は、先取りデータバッファ302から読み出し
たデータの障害を検出する回路で、障害が無い場合には
動作しないが、障害を検出すると読み出しアドレス15
から先取りデータバッファ302の障害発生領域を判定
し、エラー検出信号17を介して障害発生領域に対応し
たバッファ使用状況表示フラグ群305のフラグをセッ
トする。
【0012】まず、中央処理装置100が、チャネル制
御装置300に対して、入出力命令1を発行すると、チ
ャネル制御装置300は、入出力命令1をチャネル制御
回路301で解読し、転送を行う入出力装置500,〜
504などの転送性能を確認すると、バッファ使用状況
表示フラグ群305を参照して、先取りデータバッファ
302の使用状況から入出力命令1を実行可能であるか
どうかを判定する。もし、入出力命令1を実行するのに
必要な先取りデータバッファ302の使用領域が足りな
い場合には、中央処理装置100に対して、先取りバッ
ファBUSYのために実行が不可能であることを知らせ
る。中央処理装置100は、先取りバッファBUSYの
時には、別のチャネル制御装置パスを選択して入出力命
令1を発行することも可能である。
【0013】もし、入出力命令1が実行可能な場合に
は、バッファ使用状況表示フラグ群305にチャネル装
置番号と使用中ビット“1”とをセットして、入出力命
令1の実行に必要な先取りデータバッファ302の使用
領域を確保する。そして、入出力命令1で指定された入
出力装置500,・・・504の接続されているチャネ
ル装置400,・・・404に対して、転送指示9を知
らせる。通知を受けとチャネル装置400,・・・40
4は、入出力データ待の状態となる。
【0014】また、チャネル制御回路301は、データ
転送制御回路304にデータ転送指示8を与えて、メモ
リアクセスを開始させる。データ転送指示8を受けたデ
ータ転送制御回路304は、メモリリクエスト3の送出
を開始して、1回のメモリリクエスト3を行う毎に先取
りデータバッファ制御回路303にリクエスト送出信号
14を送り、先取りデータバッファ制御回路303から
リクエスト抑止信号13が出力されるまで、メモリリク
エスト3を送出し続ける。
【0015】先取りデータバッファ制御回路303は、
バッファ使用状況表示フラグ群305を参照して、転送
中の入出力装置500,・・・504のためのメモリリ
クエスト3が、転送中の入出力装置500,・・・50
4に割り当てられた先取りデータバッファ302の使用
領域が一杯になると、データ転送制御回路304に対し
て、リクエスト抑止信号13を出力する。また、複数の
チャネル装置400,〜404が同時に転送動作を行っ
ている様な場合には、各チャネル装置400,〜404
に割り当てられた先取りデータバッファ302の使用領
域に応じて各チャネル装置400,〜404のためのメ
モリリクエスト3を送出する。
【0016】データ入力レジスタ306は、メモリリプ
ライデータ4がくると、先取りデータバッファ制御回路
303の指定するアドレスの先取りデータバッファ30
2にバッファ入力データ5を格納する。先取りデータバ
ッファ302は、先取りデータバッファ制御回路303
の指定するアドレスのバッファ出力データ6をデータ出
力レジスタ307へ出力する。
【0017】データ出力レジスタ307は、バッファ出
力データ6を受信すると、先取りデータバッファ制御回
路303に指定されたチャネル装置400,・・・40
4へ送出して、送出が完了すると先取りデータバッファ
制御回路303に対して、データ送出信号12を送り、
データ出力の完了を知らせる。先取りデータバッファ制
御回路303は、データ出力レジスタ307からデータ
送出信号12が来ると、リクエスト抑止信号13を落
し、データ転送制御回路304にメモリリクエスト3の
送出を許可する。
【0018】以上の動作を入出力命令1で指定された転
送量を完了するまで繰り返し、データ転送が終了する
と、チャネル制御回路301は、中央処理装置100に
対して、入出力命令1の終了報告2を出力して、チャネ
ル制御装置300の動作を終了する。また、データ転送
中にエラー検出回路308が、先取りデータバッファ3
02の読み出しデータに障害を検出すると、障害発生領
域に対応したバッファ使用状況表示フラグ群305のフ
ラグをセットして、障害の発生した先取りデータバッフ
ァ302の単位領域をBUSY状態として使用を禁止す
る。
【0019】図2は、図1の先取りデータバッファ30
2とバッファ使用状況表示フラグ群305との関係の一
例を示す図である。次に、図2を用いて、先取りデータ
バッファ302の単位領域当りに、1つのバッファ使用
状況表示フラグを対応させており、バッファ使用状況表
示フラグは、先取りデータバッファ302の単位領域を
使用しているチャネル装置400,・・・404のチャ
ネル装置番号と、使用中であるか否かを示す使用中ビッ
トとで構成し、使用中ビットが“0”の時に、対応する
先取りデータバッファ302の単位領域が未使用の状態
であることを示す。
【0020】また、チャネル制御回路301は、入出力
命令1の実行に必要な先取りデータのワード数から先取
りデータバッファ302の単位領域の必要数を割り出
し、転送動作に先だって使用するチャネル装置400,
・・・404のチャネル装置番号と使用中ビットとをセ
ットする。転送動作が終了すると速やかに使用中ビット
をリセットする。
【0021】
【発明の効果】以上説明したように、本発明のデータ転
送装置は、転送能力の異なる入出力装置が接続されてい
る複数のチャネル装置の先取りデータバッファを共用
し、転送動作を行う入出力装置の転送能力に応じて、先
取りデータバッファの使用量を可変にすることにより、
先取りデータバッファを効率良く使用することができて
金物が削減できるという効果を有している。
【0022】また、近年の入出力装置は、益々高速化が
進み、転送性能の高い入出力装置と、低い入出力装置と
の共用が増大しているが、本発明のデータ転送装置は、
一つのチャネル装置に割り当てる先取りデータバッファ
の大きさが可変なので、高速転送対応のチャネル装置を
用意しておけば、チャネル装置の転送性能を意識するこ
となく、転送性能の高い入出力装置と低い入出力装置と
を自由に接続でき、先取りデータバッファにも無駄がな
いという効果を有いている。
【0023】さらに、本発明のデータ転送装置は、先取
りデータバッファの一部に障害が生じても、その場でチ
ャネル装置の使用が不可能になるという事態を防止でき
るという効果も有している。
【図面の簡単な説明】
【図1】本発明のデータ転送装置であるチャネル制御装
置の配下にチャネル装置を五つ接続した一実施例を示す
ブロック図である。
【図2】図1の先取りデータバッファ302とバッファ
使用状況表示フラグ群305との関係の一例を示す図で
ある。
【符号の説明】
1 入出力命令 2 終了報告 3 メモリリクエスト 4 メモリリプライデータ 5 バッファ入力データ 6 バッファ出力データ 7 転送出力データ 8 データ転送指示 9 転送指示 10 使用状況信号 11 チャネル装置番号 12 データ送出信号 13 リクエスト抑止信号 14 リクエスト送出信号 15 読み出しアドレス 16 書き込みアドレス 17 エラー検出信号 100 中央処理装置 200 主記憶装置 300 チャネル制御装置 301 チャネル制御回路 302 先取りデータバッファ 303 先取りデータバッファ制御回路 304 データ転送制御回路 305 バッファ使用状況表示フラグ群 306 データ入力レジスタ 307 データ出力レジスタ 308 エラー検出回路 400,401・・・404 チャネル装置 500,501・・・504 入出力装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 主記憶装置と中央処理装置とに接続さ
    れ、複数のチャネル装置を制御し、前記主記憶装置と前
    記チャネル装置に接続される入出力装置との間のデータ
    転送を行うデータ転送装置において、複数の前記チャネ
    ル装置に共用の先取りデータバッファを設けて前記中央
    処理装置からデータ転送毎に前記入出力装置の転送性能
    を受信する第一の手段と、前記先取りデータバッファの
    使用状況を管理して前記第一の手段により受信した前記
    入出力装置の転送性能に応じて前記チャネル装置の前記
    先取りデータバッファの使用領域を確保する第二の手段
    と、前記第二の手段により確保した前記先取りデータバ
    ッファの使用領域に応じたメモリアクセスを行って前記
    主記憶装置および前記入出力装置の間のデータ転送制御
    を行う第三の手段と、前記先取りデータバッファの障害
    を検出する第四の手段と、前記第四の手段により検出し
    た前記先取りデータバッファの障害領域に対して前記第
    二の手段による前記先取りデータバッファの使用領域の
    確保を抑止する第五の手段とを備えることを特徴とする
    データ転送装置。
JP4903992A 1992-03-06 1992-03-06 データ転送装置 Expired - Fee Related JP2752834B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4903992A JP2752834B2 (ja) 1992-03-06 1992-03-06 データ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4903992A JP2752834B2 (ja) 1992-03-06 1992-03-06 データ転送装置

Publications (2)

Publication Number Publication Date
JPH05250301A true JPH05250301A (ja) 1993-09-28
JP2752834B2 JP2752834B2 (ja) 1998-05-18

Family

ID=12819947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4903992A Expired - Fee Related JP2752834B2 (ja) 1992-03-06 1992-03-06 データ転送装置

Country Status (1)

Country Link
JP (1) JP2752834B2 (ja)

Also Published As

Publication number Publication date
JP2752834B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
KR100962769B1 (ko) 수퍼차지 메시지 교환기
US8516163B2 (en) Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface
US5440690A (en) Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states
CA1310430C (en) Hot standby memory copy system
KR100284718B1 (ko) 타이머 관리자
JPS58225432A (ja) 要求バツフア装置
KR20070122228A (ko) 외부 디바이스 액세스 장치
US5185879A (en) Cache system and control method therefor
JPH02135562A (ja) キュー・バッファの制御方式
JPH05250301A (ja) データ転送装置
JP3273191B2 (ja) データ転送装置
JP3259095B2 (ja) データ転送方法
JP3364751B2 (ja) データ転送システム
JP2826780B2 (ja) データ転送方法
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPH0833869B2 (ja) データ処理装置
JP4969054B2 (ja) 情報処理装置
JPH0675926A (ja) マルチプロセッサシステム
JPS6252342B2 (ja)
JPH05189351A (ja) バス変換装置
JPH065521B2 (ja) メツセージ・バツフア・システム
JPH06332842A (ja) ダイレクト・メモリ・アクセス・制御回路
JPH0833868B2 (ja) データ転送装置
JPH0343853A (ja) データ転送装置
JPS5920031A (ja) デ−タ転送装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees