CN101571790A - 闪存控制器 - Google Patents
闪存控制器 Download PDFInfo
- Publication number
- CN101571790A CN101571790A CNA2008100368643A CN200810036864A CN101571790A CN 101571790 A CN101571790 A CN 101571790A CN A2008100368643 A CNA2008100368643 A CN A2008100368643A CN 200810036864 A CN200810036864 A CN 200810036864A CN 101571790 A CN101571790 A CN 101571790A
- Authority
- CN
- China
- Prior art keywords
- array
- flash
- control module
- flash memory
- raid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种闪存控制器,适用于接收系统传来数据并快速读写至闪存阵列,至少包括:一控制单元,其连接于系统和闪存阵列,该控制单元接收系统发送的信息进行处理,并对闪存阵列进行存储和读取,且该控制单元接收闪存阵列反馈信息进行处理并传输至系统,该控制单元设有一独立冗余磁盘阵列控制模块,该独立冗余磁盘阵列控制模块上设有一指令及寻址转换控制模块;一数据总线,该数据总线连接上述控制单元和闪存阵列,对所述控制单元、闪存阵列之间进行信息传递。本发明闪存控制器,在闪存阵列读写的过程中能同时对闪存阵列中闪存芯片进行操作,提高闪存阵列的读写速度。
Description
【技术领域】
本发明涉及一种控制器,特别是一种快速读取数据的闪存控制器。
【背景技术】
目前,随着半导体介质存储设备装置的广泛使用,出现了各种各样的存储设备以及多种存储介质。其中,应用范围最广泛的便携式存储设备莫过于闪存读写器它所使用的存储介质主要是FLASH(闪存阵列)中的Nand Flash(与非型闪存),这种与非型闪存在读写以及擦除等操作过程中,都需要占用一定的时间。
随着各种各样的软件的不断发展,用户对所需要存储的数据量要求越来越高,闪存存储设备的容量也随之增加,闪存在操作过程中需要等待的时间也随着操作数据量的增大变得越来越久,导致用户越来越不能忍受。
对于传统的闪存来说,读写速度不快,市面上比较快的也就是10M/S读写速度,读写速度直接与闪存成本挂钩,闪存越好越贵读写速度越快,闪存的容量也不能简单叠加如两个1G的闪存不能简单的叠加成为一组2G的闪存。
【发明内容】
本发明目的在于提供一种控制器,特别是一种快速读写数据的闪存控制器。
本发明提供一种闪存控制器,适用于接收系统传来数据并快速读写至闪存阵列,至少包括:
一闪存阵列,其由至少一个以上的闪存组成;
一控制单元,其连接于系统和上述闪存阵列,该控制单元接收系统发送的信息进行处理,并对上述闪存阵列进行存储和读取,且该控制单元接收到上述闪存阵列反馈信息进行处理后发给系统,该控制单元设有一独立冗余磁盘阵列(Redundant Array Of Independent Disk,RAID)控制模块,该RAID控制模块把系统指令按照RAID的方式对要读写的逻辑数据进行转化为存储于上述闪存阵列的物理数据和指令,并进行阵列式的分配,该RAID控制模块上设有一指令及寻址转换控制模块,该指令及寻址转换控制模块把分配后的系统指令及寻址转化为闪存指令及寻址;
一数据总线,该数据总线连接上述控制单元和闪存阵列,对所述控制单元、闪存阵列之间进行信息传递。
与现有技术相比较,本发明闪存控制器即可解决先前的问题,主要是利用RAID控制模块控制器与指令及寻址转换控制模块,组成一读写控制器,使得闪存阵列也能够像硬盘一样实现RAID控制功能,在闪存阵列读写的过程中能同时对闪存阵列中闪存芯片进行操作,提高读写速度,从而克服先前存储速度较慢的问题。
【附图说明】
图1为本发明闪存读写器结构框图。
【具体实施方式】
参图1所示,为本发明闪存读写器结构框图。
本发明提供一种闪存控制器,适用于接收系统传来数据并快速读写至闪存阵列,至少包括:
一闪存阵列11,其由至少一个以上的闪存组成;
一控制单元20,其连接于系统10和上述闪存阵列11,该控制单元20接收系统10发送的信息进行处理,并对上述闪存阵列11进行存储和读取,且该控制单元20接收到上述闪存阵列11反馈信息进行处理后发给系统10,该控制单元20设有一独立冗余磁盘阵列(Redundant Array Of Independent Disk,RAID)控制模块21,该RAID控制模块21把系统指令按照RAID的方式对要读写的逻辑数据进行转化为存储于上述闪存阵列的物理数据和指令,并进行阵列式的分配,于本实施例,该RAID控制模块21根据所述闪存阵列11的数量来确定的,该RAID控制模块21上设有一指令及寻址转换控制模块22,该指令及寻址转换控制模块22把分配后的系统10指令及寻址转化为闪存指令及寻址;
一数据总线23,该数据总线23连接上述控制单元20和上述闪存阵列11,对所述控制单元20、闪存阵列11之间进行信息传递。
在数据读写过程中,数据传输至该闪存控制器时,该控制单元20与系统10进行数据和指令的相互交换,交换的信息主要包括操作内容、操作类型、操作长度以及操作的地址,同时,还包括闪存阵列11反馈的中断请求。因该控制单元20包括RAID控制模块21,故当控制单元20接收系统10数据和指令之后,该RAID控制模块21会把系统10数据和指令按照RAID的方式对要读写的逻辑数据转化为存储于闪存阵列的物理数据和指令,进行阵列式的分配,并产生分配指令,所述RAID方式是根据所述的闪存阵列11来选择的,上述分配指令包括选取闪存阵列11信息、操作内容、要操作的片内地址及操作数量,这里的分配指令取决于所述闪存阵列11的数量及所述RAID的方式,另,该控制单元20上RAID控制模块21的指令及寻址转换控制模块22收到上述分配指令,把分配后的系统10数据和指令及寻址转化为闪存指令及寻址,该闪存指令及寻址被控制单元20传输至所述数据总线23。所述数据总线23把闪存指令及寻址按照RAID控制模块21产生的分配指令分别传输至与数据总线23相连的闪存阵列11,上述闪存指令及寻址同时对闪存阵列11上闪存片操作,所述数据总线23还传输包括反馈给控制单元的错误信息,中断信息以及操作失败等信息,然后这些信息通过控制单元20反馈给系统10。
Claims (8)
1、一种闪存读写器,适用于接收系统传来数据并快速读写至闪存阵列,其特征在于,至少包括:
一控制单元,其连接于系统和闪存阵列,该控制单元接收系统发送的信息进行处理,并对闪存阵列进行存储和读取,且该控制单元接收到闪存阵列反馈信息进行处理后发给系统。
2、如权利要求1所述的闪存读写器,其特征在于:所述控制单元设有一独立冗余磁盘阵列控制模块,该独立冗余磁盘阵列控制模块把系统指令按照独立冗余磁盘阵列的方式对要读写的数据进行阵列式的分配,并产生分配指令,该独立冗余磁盘阵列控制模块上设有一指令及寻址转换控制模块,该指令及寻址转换控制模块把分配后的系统指令及寻址转化为闪存指令及寻址。
3、如权利要求2所述的闪存读写器,其特征在于:所述独立冗余磁盘阵列控制模块是根据所述的闪存阵列数量来确定的。
4、如权利要求3所述的闪存读写器,其特征在于:所述独立冗余磁盘阵列控制模块接收系统传来逻辑上的数据和指令转化为存储于闪存阵列的物理数据和指令,并进行阵列式的分配。
5、如权利要求1所述的闪存读写器,其特征在于:所述闪存读写器还包括一数据总线,该数据总线连接上述控制单元和闪存阵列,对所述控制单元、闪存阵列之间进行信息传递。
6、如权利要求1所述的闪存读写器,其特征在于:所述闪存读写器还包括一闪存阵列,该闪存阵列由上述闪存组成,用于存储数据信息。
7、一种快速读写的闪存装置,其特征在于,该闪存装置包括:
一独立冗余磁盘阵列控制模块;
一总线,其连接于上述独立冗余磁盘阵列控制模块;
一闪存阵列,其由至少一个以上的闪存组成,该闪存阵列通过总线与上述独立冗余磁盘阵列控制模块相连;
该独立冗余磁盘阵列控制模块接受系统的读写指令,控制闪存阵列的读写。
8、如权利要求7所述的闪存装置,其特征在于:所述独立冗余磁盘阵列控制模块包括一指令及寻址转换控制模块,该指令及寻址转换控制模块把系统指令及寻址转化为闪存指令及寻址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100368643A CN101571790A (zh) | 2008-04-29 | 2008-04-29 | 闪存控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100368643A CN101571790A (zh) | 2008-04-29 | 2008-04-29 | 闪存控制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101571790A true CN101571790A (zh) | 2009-11-04 |
Family
ID=41231155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100368643A Pending CN101571790A (zh) | 2008-04-29 | 2008-04-29 | 闪存控制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101571790A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825994A (zh) * | 2010-04-16 | 2010-09-08 | 苏州壹世通科技有限公司 | 基于固件的非操作系统依赖的闪存阵列管理装置和方法 |
WO2020056622A1 (zh) * | 2018-09-19 | 2020-03-26 | 深圳市汇顶科技股份有限公司 | 图像校验系数的读取方法、闪存控制器、系统及存储介质 |
CN111241016A (zh) * | 2019-12-31 | 2020-06-05 | 杭州华澜微电子股份有限公司 | 一种接口转换装置 |
-
2008
- 2008-04-29 CN CNA2008100368643A patent/CN101571790A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825994A (zh) * | 2010-04-16 | 2010-09-08 | 苏州壹世通科技有限公司 | 基于固件的非操作系统依赖的闪存阵列管理装置和方法 |
CN101825994B (zh) * | 2010-04-16 | 2016-04-13 | 苏州壹世通科技有限公司 | 基于固件的非操作系统依赖的闪存阵列管理装置和方法 |
WO2020056622A1 (zh) * | 2018-09-19 | 2020-03-26 | 深圳市汇顶科技股份有限公司 | 图像校验系数的读取方法、闪存控制器、系统及存储介质 |
CN111241016A (zh) * | 2019-12-31 | 2020-06-05 | 杭州华澜微电子股份有限公司 | 一种接口转换装置 |
CN111241016B (zh) * | 2019-12-31 | 2021-06-25 | 杭州华澜微电子股份有限公司 | 一种接口转换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10725956B2 (en) | Memory device for a hierarchical memory architecture | |
RU2628124C2 (ru) | Система памяти | |
CN102541678B (zh) | 多通道与非型快闪并行存储控制器 | |
US20100325346A1 (en) | Parallel flash memory controller, chip and control method thereof | |
US6850998B2 (en) | Disk array system and a method for controlling the disk array system | |
KR101244000B1 (ko) | 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐 | |
US8635386B2 (en) | Communication control device, data communication method and program | |
TW200527427A (en) | Memory buffer device integrating refresh | |
CN102203744A (zh) | 存储控制器数据的再分配 | |
WO2014086085A1 (zh) | 多通道闪存卡控制装置及其控制方法 | |
US7970960B2 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
JPH11203201A (ja) | キャッシュメモリの配置方法およびデータ記憶システム | |
CN101303685B (zh) | 可提升通用序列总线储存设备的读写数据速率的方法 | |
CN103403667A (zh) | 数据处理方法和设备 | |
CN108008917A (zh) | 存储设备及控制其链接状态的方法 | |
CN114286989B (zh) | 一种固态硬盘混合读写的实现方法以及装置 | |
CN115083451A (zh) | 多通道的数据处理方法、装置、设备及存储介质 | |
CN101571790A (zh) | 闪存控制器 | |
CN2911791Y (zh) | 多通道闪存传输控制器、芯片及存储设备 | |
US20090172202A1 (en) | Method for Receiving Data over an SDIO Interface and Device Using the Same | |
US9298378B2 (en) | Logic device | |
CN110221780A (zh) | 存储器控制器、存储器控制方法、以及电脑系统 | |
TWI714116B (zh) | 記憶體控制器、記憶體控制方法、以及電腦系統 | |
CN201374192Y (zh) | 闪存存储装置 | |
CN101751982B (zh) | 闪存存储装置中闪存控制器与闪存芯片之间的连接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091104 |