CN115083451A

CN115083451A - 多通道的数据处理方法、装置、设备及存储介质

Info

Publication number: CN115083451A
Application number: CN202210645295.2A
Authority: CN
Inventors: 欧兆熊; 徐达人
Original assignee: Alibaba China Co Ltd
Current assignee: Alibaba China Co Ltd
Priority date: 2022-06-09
Filing date: 2022-06-09
Publication date: 2022-09-20

Abstract

本申请实施例提供了多通道的数据处理方法、装置、设备及存储介质，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，所述方法包括：接收针对数据处理的命令包，对所述命令包进行拆分得到若干个命令；所述命令包基于针对数据处理的命令生成；确定各个命令的通道信息；确定在所述多通道的存储阵列中与所述通道信息相应的目标内存介质，通过所述目标内存介质对命令进行处理。对存储部件进行阵列拓扑及多通道布局，以及提出分通道调度与管理命令的数据传输机制，在确保满足部件性能的同时，有效地对数据与命令进行调度，实现对存储部件中存储介质的阵列排布以及数据流设计。

Description

多通道的数据处理方法、装置、设备及存储介质

技术领域

本申请涉及通信技术领域，特别是涉及一种多通道的数据处理方法、一种多通道的数据处理装置、相应的一种电子设备和相应的一种计算机可读存储介质。

背景技术

在传统的存储产品中，主流的存储产品，例如NVMe设备(指的是NVMe标准的SSD固态硬盘)的介质排布及控制器的数据流设计是基于Flash(Flash EEPROM Memory，即闪存，存储芯片的一种，通过特定程序修改里面的数据)的特性进行定义的。用于存储的产品还可以包括内存产品，主流的内存产品，例如DIMM(Dual Inline Memory Module，双列直插内存模块)的介质排布及控制器的数据流设计是基于DRAM(Dynamic Random Access Memory，动态随机存取存储器)的特性进行定义的。

而SCM(Storage Class Memory，存储类内存)作为存储和内存之间的存储部件，SCM产品的存储介质为PCM(Phase-Change Memory，相变存储器)，PCM具有同Flash和DRAM不同的特性，SCM作为全新的存储部件，并不能复用上述主流产品的介质排布及控制器的数据流设计。

发明内容

鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种多通道的数据处理方法、一种多通道的数据处理装置、相应的一种电子设备和相应的一种计算机可读存储介质。

本申请实施例公开了一种多通道的数据处理方法，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，所述方法包括：

接收针对数据处理的命令包，对所述命令包进行拆分得到若干个命令；所述命令包基于针对数据处理的命令生成；

确定各个命令的通道信息；

确定在所述多通道的存储阵列中与所述通道信息相应的目标内存介质，通过所述目标内存介质对命令进行处理。

可选地，所述存储部件具有相应的接口协议，所述对所述命令包进行拆分得到若干个命令，包括：

获取所述接口协议规定的访问数据格式信息；所述访问数据格式信息包括读写数据长度；

按照所述读写数据长度对所述命令包进行拆分，得到若干个命令。

可选地，所述确定各个命令的通道信息，包括：

根据所述多通道的存储阵列确定各个命令的通道信息，和/或，从各个命令中获取所携带的通道信息；

其中，所拆分得到的命令基于存储阵列中的控制器进行定义，所述根据所述多通道的存储阵列确定各个命令的通道信息，包括：

获取所述多通道的存储阵列的通道信息，所述通道信息与存储阵列内的内存介质对应，所述存储阵列内的内存介质具有相应的物理地址；

获取所拆分得到的命令的物理地址；

采用所拆分得到的命令的物理地址与内存介质的通道信息进行映射，确定各个命令所对应的通道信息。

可选地，所述通过所述目标内存介质对命令进行处理，包括：

采用所述通道信息获取在所述存储阵列中的目标内存介质；

向所述目标内存介质传输各个命令，通过所述目标内存介质对命令进行处理。

可选地，所述多通道的存储阵列中存在用于管理与内存介质相应通道的仲裁调度器，所述向所述目标内存介质传输各个命令，通过所述目标内存介质对命令进行处理，包括：

基于所述通道信息向与目标内存介质相应通道的仲裁调度器传输所拆分得到的命令；

通过所述仲裁调度器基于所述通道信息将命令下发至与目标内存介质相应的通道命令缓存中，实现所述目标内存介质对命令的处理操作。

可选地，所述基于所述通道信息向与目标内存介质相应通道的仲裁调度器传输所拆分得到的命令，包括：

按照所述命令的拆分顺序和优先级将所述命令传输至控制器的内部缓存中；

从控制器的内部缓存中，基于所述通道信息对所述命令搬移至与目标内存介质相应通道的仲裁调度器。

可选地，所述命令包括命令内容和/或数据内容，所述仲裁调度器包括数据仲裁器和命令仲裁器；所述基于所述通道信息对所述命令搬移至与目标内存介质相应通道的仲裁调度器，包括：

在所述命令的命令类型为写命令时，按照所述写命令的通道信息和所述写命令的优先级，将所述写命令的数据内容搬移至与目标内存介质相应通道的数据仲裁器，并将所述写命令同步传输至与目标内存介质相应通道的命令仲裁器；

和/或，在所述命令的命令类型为读命令时，按照所述读命令的通道信息和所述读命令的优先级，将所述读命令同步传输至与目标内存介质相应通道的命令仲裁器。

可选地，所述仲裁调度器包括通道仲裁器，所述通道仲裁器调用数据仲裁器和命令仲裁器；所述通过所述仲裁调度器基于所述通道信息将命令下发至与目标内存介质相应的通道命令缓存中，包括：

在所述命令的命令类型为写命令时，通过所述通道仲裁器基于所述通道信息获取与目标内存介质相应的通道写数据缓存，将所述数据仲裁器内的数据内容发送至所述通道写数据缓存；

和/或，在所述命令的命令类型为读命令时，通过所述通道仲裁器基于所述通道信息获取与目标内存介质相应的通道读数据缓存，以及通过目标内存介质的内存控制器响应所述命令仲裁器内的命令内容，将所述命令内容所请求读取的数据缓存在所述通道读数据缓存中。

本申请实施例还公开了一种多通道的数据处理装置，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，所述装置包括：

命令拆分模块，用于接收针对数据处理的命令包，对所述命令包进行拆分得到若干个命令；所述命令包基于针对数据处理的命令生成；

通道信息确定模块，用于确定各个命令的通道信息；

命令处理模块，用于确定在所述多通道的存储阵列中与所述通道信息相应的目标内存介质，通过所述目标内存介质对命令进行处理。

可选地，所述存储部件具有相应的接口协议，所述命令拆分模块包括：

访问数据格式信息获取子模块，用于获取所述接口协议规定的访问数据格式信息；所述访问数据格式信息包括读写数据长度；

命令拆分子模块，用于按照所述读写数据长度对所述命令包进行拆分，得到若干个命令。

可选地，所述通道信息确定模块包括：

通道信息获取子模块，用于根据所述多通道的存储阵列确定各个命令的通道信息，和/或，从各个命令中获取所携带的通道信息；

其中，所拆分得到的命令基于存储阵列中的控制器进行定义，所述通道信息获取子模块包括：

通道信息获取单元，用于获取所述多通道的存储阵列的通道信息，所述通道信息与存储阵列内的内存介质对应，所述存储阵列内的内存介质具有相应的物理地址；

物理地址获取单元，用于获取所拆分得到的命令的物理地址；

地址映射单元，用于采用所拆分得到的命令的物理地址与内存介质的通道信息进行映射，确定各个命令所对应的通道信息。

可选地，所述命令处理模块包括：

目标内存介质确定子模块，用于采用所述通道信息获取在所述存储阵列中的目标内存介质；

命令处理子模块，用于向所述目标内存介质传输各个命令，通过所述目标内存介质对命令进行处理。

可选地，所述存储阵列中存在用于管理与内存介质相应通道的仲裁调度器，所述命令处理子模块包括：

命令传输单元，用于基于所述通道信息向与目标内存介质相应通道的仲裁调度器传输所拆分得到的命令；

命令下发单元，用于通过所述仲裁调度器基于所述通道信息将命令下发至与目标内存介质相应的通道命令缓存中，实现所述目标内存介质对命令的处理操作。

可选地，所述命令传输单元包括：

内部缓存子单元，用于按照所述命令的拆分顺序和优先级将所述命令传输至控制器的内部缓存中；

命令搬移子单元，用于从控制器的内部缓存中，基于所述通道信息对所述命令搬移至与目标内存介质相应通道的仲裁调度器。

可选地，所述仲裁调度器包括通道仲裁器，所述通道仲裁器调用数据仲裁器和命令仲裁器；所述命令下发单元包括：

第一命令下发子单元，用于在所述命令的命令类型为写命令时，通过所述通道仲裁器基于所述通道信息获取与目标内存介质相应的通道写数据缓存，将所述数据仲裁器内的数据内容发送至所述通道写数据缓存；

第二命令下发子单元，用于在所述命令的命令类型为读命令时，通过所述通道仲裁器基于所述通道信息获取与目标内存介质相应的通道读数据缓存，以及通过目标内存介质的内存控制器响应所述命令仲裁器内的命令内容，将所述命令内容所请求读取的数据缓存在所述通道读数据缓存中。

本申请实施例还公开了一种电子设备，包括：处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现任一项所述多通道的数据处理方法的步骤。

本申请实施例还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现任一项所述多通道的数据处理方法的步骤。

本申请实施例包括以下优点：

在本申请实施例中，涉及到存储部件，此存储部件可基于多通道的存储阵列进行排布，在服务器设备采用此多通道的存储阵列进行数据处理时，可对命令包进行拆分，以及基于通道信息将对应的命令通过相应的通道进行下发，基于对各个通道的内存介质的管理，对相应目标内存介质进行命令下发和命令处理。对存储部件进行阵列拓扑及多通道布局，以及提出分通道调度与管理命令的数据传输机制，在确保满足部件性能的同时，有效地对数据与命令进行调度，实现对存储部件中存储介质的阵列排布以及数据流设计。

附图说明

图1是存储类内存SCM在存储部件中的位置示意图；

图2是本申请实施例提供的PCM介质的排布框架示意图；

图3是本申请实施例提供的存储部件的阵列拓扑图；

图4是本申请的一种多通道的数据处理方法实施例的步骤流程图；

图5是本申请的另一种多通道的数据处理方法实施例的步骤流程图；

图6是本申请实施例提供的应用存储部件进行数据处理的应用场景图；

图7是本申请的一种多通道的数据处理装置实施例的结构框图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

为便于本领域技术人员理解本申请，下面对本申请下述各实施例中涉及到的术语或名词做出解释：

NVMe：Non-Volatile Memory Express，是一种通信接口和驱动程序，可充分利用PCIe提供的更高带宽。

PCIe：全名PCI Express，简称PCI-E，是计算机内部的一种高速总线。其中，PCIeGen5本质上只是PCI Express的一个新标准，在x16配置上实现高达32GT/s的传输速度和高达128GB/s的带宽。

SSD：Solid State Disk或Solid State Drive，固态硬盘，又称固态驱动器，是用固态电子存储芯片阵列制成的硬盘。

PCM：Phase-Change Memory，相变存储器，是利用特殊材料在晶态和非晶态之间相互转化时所表现出来的导电性差异实现数据存储的，同时其还具有读写速度快、数据访问响应时间短、寿命长、存储数据稳定等特点。

SCM：Storage Class Memory，存储类内存，是一种物理计算机内存，作为存储和内存之间的存储部件，具有成本低、性能高等的原生特性。

DRAM：Dynamic Random Access Memory，动态随机存取存储器。

HDD：Hard Disk Drive，硬盘存储器，为基本的电脑存储器。

TAPE：磁带，主要是以磁带为存储介质，由磁带机及其控制器组成的存储设备，是计算机的一种辅助存储器。

DMA：Direct Memory Access，直接存储器访问，将数据从一个地址空间复制到另外一个地址空间。

ECC：Error Correcting Code，错误纠正码，是一种编码方式，可在一定长度上自行发现和纠正传输过程中发生的错误。

Array：阵列，在本申请实施例中指的是某种存储介质的排布方式。

PCM存储控制器：相变存储控制器，其可通过一系列软硬件功能对存储阵列进行读写地址及数据的管理。

Phy：Physical，可称之为端口物理层。

Host：主机。

Protocol：协议。

FEC：Forward Error Correction，前向纠错，是一种通过在网络传输中增加数据包的冗余信息，使得接收端能够在网络发生丢包后利用这些冗余信息直接恢复出丢失的数据包的方法。

带宽：在本申请实施例中指的是读写数据的吞吐率。

延时：在本申请实施例中指的是存储设备的读写访问延时。

Channel：相对于PCM通道，指的是不同的通道具有不同的通信总线。

地址映射：Host地址和物理地址的对应逻辑及关系。

SDP：Single Die Package，单Die封装，每个介质颗粒里封装一个Die。

DDP：Double Die Package，双Die封装，每个介质颗粒里封装两个Die。

Die：指的是芯片未封装前的晶粒，一个Die可相当于独立的功能芯片，其将作为一个单位被封装得到芯片，即一个芯片内可能封装若干个Die。

Bank：简单地来说，就是一个由行列组成的矩阵。

Row：在由行列组成的阵列中的一行或者一列。

Page：为内存的读写单元，一个Page包括若干个Byte。

SCM作为存储和内存之间的存储部件，与传统主流的存储产品和内存产品不同，SCM产品具有存储类内存的存储特点，其存储特点的不同主要基于性能决定。存储部件的性能可以由存储部件的存取速度决定，而其存储部件的存取速度可用其存取时间进行表示，如图1所示，DRAM的存取时间可以在10ns以内，SCM的存读时间可以在10ns至1us之间，NandSSD的存取时间可以在10us至100us之间，HDD/TAPE的存取时间可以在1ms至10ms之间。其中SCM的性能高于Nand SSD与HDD/TAPE，但成本却低于DRAM，具有成本低、性能高的原生特性。而SCM产品的存储介质为PCM，PCM具有同Flash和DRAM不同的特性，其作为全新的存储介质，在成本/性能及可靠性等参数介于Flash和DRAM之间，在系统应用中可作为高性能非易失性和低成本DDR的替代，需要兼顾高带宽、低延时、低成本等特性。

SCM作为全新的存储部件，通常从存储部件的底层逻辑而言，其内存类控制器的阵列排布主要是基于通道、容量等多个维度进行综合考量设计，但在SCM产品使用了新型的PCM颗粒的情况下，PCM介质作为一种非易失的类内存介质，在阵列设计的过程中需要考虑的变量与其他类内存控制器不同，其不仅需要兼顾传统内存的通道、容量等维度，还需要考虑非易失存储的Die、带宽、地址映射等一系列的综合问题，基于此，PCM的阵列排布及控制器的数据流设计并不能直接复用现有的其他类内存的阵列设计。

在本申请实施例中，可针对PCM的特性和SCM的部件需求，提出一套PCM介质的阵列拓扑及分通道方案，在满足部件需求的同时实现对PCM资源的充分高效利用和调度，且针对PCM的阵列方案和SCM的部件需求，提出针对中后端分通道调度及管理的命令数据传输机制，在确保满足部件性能的同时，有效地对数据与命令进行调度，实现对PCM的阵列排布以及数据流设计。

具体的，可通过分析PCM介质的接口频率、总线位宽、读写命令特性、延时等输入数据，并综合考虑系统对于SCM产品的容量、带宽、延时等要求，设计出多个PCM通道并行，且针对相同通道内Die之间的命令及数据管理方案，以达到SCM部件的容量、带宽及延时要求，实现基于PCM特性和SCM部件需求提出针对PCM介质的阵列拓扑及分通道方案，以及针对中后端分通道调度及管理的命令数据传输机制。

为了实现多通道、多Die管理的PCM阵列及相关数据控制的方案，参照图2，示出了本申请实施例提供的PCM介质的排布框架示意图，排布框架或者阵列是基于存储介质而言的，其多个存储介质排布所得到的存储阵列，可将此阵列定义为存储部件。在针对PCM介质的排布中，可以包括前端控制模块210、中端控制模块211以及后端控制模块213。其中，前端控制模块210主要负责在对命令包进行接收后对命令包进行拆分，中端控制模块211主要负责对所拆分得到的命令以及命令包里的相关数据进行缓存，以及对所拆分得到的命令与相关数据进行搬移和编解码处理，后端控制模块213主要负责多通道对命令与相关数据进行管理，以及对相关命令进行执行。

在实际应用中，如图3所示，前端控制模块210可以包括协议解析模块310，协议解析模块310主要负责对所接收的命令包根据协议进行拆分，此协议为满足访问控制器内部的协议，即使得所拆分的得到的命令能够访问控制器内部。

中端控制模块211可以包括中端控制器311、控制器数据搬移加速引擎312和ECC编解码引擎313，中端控制器311主要负责对所拆分得到的命令与命令中的相关数据进行缓存，例如当命令为写命令时，可将写命令中所携带的数据内容进行缓存，其内部缓存可以采用多种类型，例如SRAM或者是控制器外接DDR，本申请实施例不加以限制；控制器数据搬移加速引擎312主要负责将控制器内部缓存中的命令与数据进行多个PCM通道的管理与调度，ECC编解码引擎313主要负责针对PCM的数据稳定性特性，对数据进行纠错码编码与解码，保证存储数据的可靠性。

后端控制模块212可以包括仲裁调度器314、PCM接口控制器315以及PCM介质阵列316。仲裁调度器314主要负责在对多通道的命令与相关数据进行管理时，对命令与相关数据进行不同通道的下发与调度，PCM接口控制器315主要负责对相关通道的PCM机制进行命令下发和数据的读取，PCM介质阵列316主要是针对PCM的多通道的存储阵列的实现。

针对PCM的特性和SCM的部件需求，提出针对PCM介质的阵列拓扑及分通道方案。在具体实现的过程中，需要考虑PCM介质的如下输入约束：(1)PCM的容量配置、(2)PCM接口频率、(3)PCM读写访问速率和响应时间、(4)PCM的封装形式以及(5)系统基于PCIe Gen5下的SCM带宽延时需求，以确定在实现SCM的部件需求时，所需满足的对于这些输入约束的要求，基于所需满足的输入约束进行PCM介质的阵列拓扑及分通道设计。

其中，(1)PCM的容量配置，其可用于决定在满足SCM部件需求下的PCM Die数量，主要是基于供应商所提供的单个Die容量，在满足SCM产品的容量需求下确定所需的PCM Die的个数，从而决定如何设计通道和Die的架构。(2)PCM接口频率，其可用于决定在满足SCM产品的带宽需求下的通道数量，主要是基于SCM对于整体带宽的要求，结合单个PCM接口频率下的带宽规格，确定整体的通道数量。(3)PCM读写访问速率和响应时间，其可从SCM部件延时的角度，基于对控制器内部的延时规格进行考虑，确定控制器的读写流程设计。(4)PCM的封装形式，主要影响的是单板设计方面，其需要考虑的是固定通道下的单板设计的封装数量，且每个封装所要实现的容量与相应的通道布局，以及还需在SCM部件的PCB具有足够的空间布局的情况下对封装形式进行考虑。(5)系统基于PCIe Gen5下的SCM带宽延时需求，其主要是从PCIe Gen5的接口需求的角度，结合单个PCM接口频率下的带宽规格确定整体的通道数量，以及基于对控制器内部的延时规格进行考虑，确定控制器的读写流程设计，即在SCM产品满足PCIe Gen5接口的情况下，设计PCM阵列和控制器读写流程。

示例性地，假设SCM产品要求支持PCIe Gen5的接口协议，且需要满足的读写带宽为32GB/S，此时可通过全硬件方案使命令和数据的处理带宽达到要求。例如主流的SCM部件要求支持256GB-1TB的容量，假设此时的SCM产品的容量需求为256GB，基于SCM产品的容量需求所设计的PCM阵列需要满足256GB的容量配置，若供应商所提供的单个PCM Die容量为16GB，此时在需要满足256GB的容量配置下，所需的PCM Die的个数为16个，当在进行PCM的封装时，若使用SDP的形式进行封装，此时针对PCM阵列所配置的物理通道应当为16个物理通道，但为了满足SCM部件的PCB的空间布局的合理性，通常采用DDP的形式进行封装，那么此时针对PCM阵列所配置的物理通道为8个物理通道，各个物理通道中有一个DDP，每个通道有一个封装颗粒，每个颗粒里面有2个Die，此DDP的容量为32GB，以满足256GB的容量配置需求。

在SCM产品满足PCIe Gen5接口的情况下，假设需要满足的读写带宽为32GB/S，在按照上述DDP形式进行封装的情况下，各个通道的带宽为1.5GB/s(单个Die的写带宽为750MB/s)，各个通道的PCM接口控制器需要满足4GB/s的带宽以确保系统的带宽要求，那么各个通道需要基于独立的PCM接口控制器进行管理。且其中以读写命令为64Bits的数据颗粒度为例，控制器内部缓存的配置可以为使用2套32Bits系统，即两个控制器数据搬移加速引擎和两个ECC编解码引擎，分别管理4个PCM通道的数据和命令调度，即每4个PCM通道使用一套32Bits的PCM接口控制器，保证整体系统达到写入带宽接近为32GB/s。需要说明的是，本示例以64Bits数据颗粒度为例的读写命令，在具体实现过程中也可将数据颗粒度定义为所需的任意大小以适配PCM产品的要求，数据颗粒度可以定义为在控制器内部传输、访问、管理的读写数据块大小，其对颗粒度的定义过程需要综合考虑PCM介质的物理结构、数据访问单位、ECC设计方案等维度实现，对此，本申请实施例不加限制。

在本申请实施例中，可基于所提出的PCM阵列设计方法，根据不同的参数设计不同的通道数、PCM的封装方式、中后端命令数据调度方式等，本申请实施例针对的是存储类内存介质，从硬件方案上只能兼容存储类内存介质的产品，无法兼容Flash及DRAM的产品特性，以PCM介质特性(包括部件带宽、接口频率、封装配置、容量等)为例进行PCM的阵列与通道设计，梳理出适用于PCM的系统方案。

需要说明的是，虽然本申请实施例并不能针对非存储类内存介质进行阵列设计，即便传统Flash和DRAM具有与PCM介质不同的特性，但也可基于本申请实施例所总结得到的基于存储器阵列的设计方案，基于不同存储介质所具有的类似的参数(例如部件带宽、接口频率、封装配置、容量等)，在本申请实施例所提出的阵列设计方法上，结合部件需求并优化调整对应参数，设计出能够基于传统Flash和DRAM这两种存储阵列的拓扑方案定义和中后端数据命令交互策略的方案。

参照图4，示出了本申请的一种多通道的数据处理方法实施例的步骤流程图，应用于服务器设备，其服务器设备中的存储部件涉及到存储类内存介质，例如PCM介质，PCM介质基于如图2和图3所示的多通道的存储阵列进行排布，多个存储介质排布的阵列可定义为存储部件，具体可以包括如下步骤：

步骤401，接收针对数据处理的命令包，对命令包进行拆分得到若干个命令；

对于多通道、多Die管理的PCM阵列及相关数据控制的方案，存储类内存介质救援多通道的存储阵列进行排布，存储阵列由大量的存储单元组成，通常存储单元排列成N行×M列矩阵形式，而多通道的存储阵列指的是将存储阵列进行多通道模式化，即可表现为将存储阵列进行多通道划分。在基于此存储类内存介质对数据进行处理的过程中，为了使得所接收到的不同命令可以满足对控制器内部的访问，此时前端控制模块可对所接收到的针对数据处理的命令进行拆分处理，具体可根据内部访问协议对基于针对数据处理的命令生成的命令进行拆分得到若干个命令，以便控制器可对拆分得到的命令进行响应处理。

具体的，存储部件具有相应的接口协议，此接口协议主要是针对控制器内部处理进行规定的，在对命令包进行拆分处理时，主要可获取接口协议所规定的访问数据格式信息，访问数据格式信息可以指的是读写数据长度，此时可根据协议要求将命令包拆分成符合要求的格式，即按照接口协议所规定的读写数据长度对所接收到的命令包进行拆分，得到若干个命令。

需要说明的是，所拆分得到的命令可以为控制器内部自定义的命令，而并不是SCM协议段的命令。

步骤402，确定各个命令的通道信息；

在基于多通道管理的数据控制中，为了实现对与多通道的存储阵列进行排布的介质的命令传输，可通过中端控制模块确定各个命令的通道信息，以便基于所确定的通道信息向相应的内存介质进行命令传输。

其中，存储部件中的存储类内存介质基于多通道的存储阵列进行排布，此时可根据多通道的存储阵列确定各个命令的通道信息，在另一种情况下，当命令自带通道信息时，还可以从各个命令中直接获取所携带的通道信息。

在实际应用中，存储部件中的存储类内存介质具有相应的通道信息，例如通道号可以与各个内存介质相对应，且多通道的存储阵列内的各个内存介质具有相应的物理地址，即各个内存介质的通道信息与各个内存介质的物理地址可以存在映射关系。所拆分得到的命令基于存储阵列中的控制器进行定义，此时控制器可定义所拆分得到的命令相应的物理地址，此时在获取到各个命令的物理地址后，可将所拆分得到的命令的物理地址与内存介质的通道信息进行映射，确定各个命令所对应的通道信息。

步骤403，确定在多通道的存储阵列中与通道信息相应的目标内存介质，通过目标内存介质对命令进行处理。

各个命令的通道信息基于各个命令的物理地址与内存介质的通道信息进行映射得到，此时后端控制模块可基于通道信息直接确定在多通道的存储阵列中的目标内存介质，以便向目标内存介质传输命令，通过目标内存介质对命令进行处理，基于对各个通道的内存介质的管理，有效地对数据与命令进行调度。

所针对数据处理的命令可以包括读命令和/或写命令，此时目标内存介质对命令所进行的处理，可以表现为目标内存介质对读命令进行响应执行对数据的读取操作，和/或，对写命令进行响应执行对数据的写入操作。

参照图5，示出了本申请的另一种多通道的数据处理方法实施例的步骤流程图，应用于服务器设备，其服务器设备中的存储部件涉及到存储类内存介质，例如PCM介质，PCM介质基于如图2和图3所示的多通道的存储阵列进行排布，多个存储介质排布的阵列可定义为存储部件，具体可以包括如下步骤：

步骤501，通过协议解析模块对命令包根据控制器内部协议拆分得到若干个命令；

对于多通道、多Die管理的PCM阵列及相关数据控制的方案，存储类内存介质救援多通道的存储阵列进行排布，在基于此存储类内存介质对数据进行处理的过程中，为了使得所接收到的不同命令可以满足对控制器内部的访问，此时前端控制模块可对所接收到的针对数据处理的命令进行拆分处理，具体可根据内部访问协议对基于针对数据处理的命令生成的命令进行拆分得到若干个命令，以便控制器可对拆分得到的命令进行响应处理。

具体的，存储部件具有相应的接口协议，此接口协议主要是针对控制器内部处理进行规定的，在对命令包进行拆分处理时，主要可获取接口协议所规定的访问数据格式信息，访问数据格式信息可以指的是控制器内部访问的颗粒，即读写数据长度，此时可根据协议要求将命令包拆分成符合要求的格式，即按照接口协议所规定的读写数据长度对所接收到的命令包进行拆分，得到若干个命令。

在实际应用中，当Host发起对于SCM设备的读写命令时，Host会根据协议要求，例如PCIe和SCM接口协议的要求，将读写命令拆分成符合要求的格式。示例性地，基于不同的SCM设备可能存在不同的需求，通常可能存在64Bytes和256Bytes这两种模式。在接收到针对数据处理的命令包，例如读写命令后，在控制器内部处理的数据长度是固定的，假设为64Bytes，那么此时控制器前端，及前端控制模块首先需要将所接收到的数据长度，例如256Bytes拆分成4个64Bytes的命令，实现对命令或者数据的拆分过程。

步骤502，基于各个命令相应的通道信息向与目标内存介质相应通道的仲裁调度器传输所拆分得到的命令；

在基于多通道管理的数据控制中，为了实现对基于多通道的存储阵列进行排布的存储介质的命令传输，可通过中端控制模块确定各个命令的通道信息，以便基于所确定的通道信息向相应的内存介质进行命令传输，在多通道中对相应内存介质进行命令传输的操作，主要可基于相应通道的仲裁调度器实现。

多通道的存储阵列中存在用于管理一组内存介质相应通道的仲裁调度器，仲裁调度器可控制在控制器的内部缓存中的命令与数据，需将所处理的命令传输到控制器的内部缓存中。

当将不同的命令根据协议拆分得到控制器内部访问的颗粒后，前端控制模块将会按照命令的拆分顺序和优先级将此命令传输至控制器的内部缓存中。其中，所拆分得到的若干个命令中，可以包含命令内容和/或数据内容，数据内容可以是Host对SCM进行读写的数据，此时在按照命令的拆分顺序和优先级对命令进行缓存时，在一方面，可按照命令拆分顺序和优先级将命令内容经由数据通路(Data Path)传输，在另一方面，可按照优先级将数据内容传输到DRAM或者控制内部缓存Buffer中。其中，在控制器内部缓存中，DRAM主要可作为写入数据的缓存，以用于存储较大内存的写数据，当前端控制模块的DMAengine发起对Host写数据的搬移时，DRAM要求达到64GB/S。

在实际应用中，在按照拆分顺序与优先级进行缓存时，可能出现后边拆分的命令的优先级较高的情况，在这种情况下，控制器内部将会根据不同命令(即基于控制器内部定义的所拆分得到的私有命令)的优先级，管理不同的命令队伍，即将高优先级的命令放入高优先级的队伍内。

当前端控制模块的DMAengine发起对Host写数据的搬移时，可通过控制器数据搬移加速引擎从控制器的内部缓存中，基于通道信息对命令搬移至与目标内存介质相应通道的仲裁调度器。

其中，控制器数据搬移加速引擎可作为连接后端DRAM和后端命令/数据缓存的数据传输模块，控制器数据搬移加速引擎可将控制器内部缓存中的命令与数据进行多个PCM通道的管理与调度，例如每个控制器数据搬移加速引擎管理可调度8个PCM通道的命令和数据。

用于管理一组内存介质相应通道的仲裁调度器，可以包括命令仲裁器和数据仲裁器，命令仲裁器可负责对命令内容进行多通道的调度与管理，而数据仲裁内容则可负责对数据内容进行多通道的调度与管理。在基于通道信息对命令进行搬移时，可表现为在命令的命令类型为写命令时，按照写命令的通道信息和写命令的优先级，将写命令的数据内容搬移至与目标内存介质相应通道的数据仲裁器，并将写命令同步传输至与目标内存介质相应通道的命令仲裁器；和/或，在命令的命令类型为读命令时，按照读命令的通道信息和读命令的优先级，将读命令同步传输至与目标内存介质相应通道的命令仲裁器。

在一种优选的实施例中，针对PCM的数据稳定性特性，可通过ECC编码引擎保证存储数据的可靠性，此时每一组PCM通道，例如每8个PCM通道可采用一个ECC编码器ECCEncoder和一个解码器Decoder，并保证接近32GB/s的读写带宽。

步骤503，通过仲裁调度器基于通道信息将命令下发至与目标内存介质相应的通道命令缓存中，实现目标内存介质对命令的处理操作。

用于管理一组内存介质相应通道的仲裁调度器还可以包括通道仲裁器，此通道仲裁器主要是对PCM通道的数据和命令进行调度和管理，其可调用数据仲裁器内的数据内容和命令仲裁器的命令内容，即对数据的多通道调度和管理需要结合通道仲裁器与数据仲裁器实现，对命令的多通道调度和管理需要结合通道仲裁器与命令仲裁器实现。

此时可通过仲裁调度器将命令下发至与目标内存介质相应的通道命令缓存中，实现目标内存介质对命令的处理操作。

在多通道的存储阵列中，各个内存介质具有相应的通道命令缓存，且每个通道具有独立的PCM接口控制器，即存在多套PCM接口控制器和Phy分别对多个PCM进行独立管理，每个通道的PCM接口控制器和Phy对相应通道的PCM介质具有命令下发和数据读取的权限。

内存介质所具有的通道命令缓存可以包括通道写数据缓存和通道读数据缓存，在命令的命令类型为写命令时，可通过通道仲裁器基于通道信息获取与目标内存介质相应的通道写数据缓存，将数据仲裁器内的数据内容基于目标内存介质的PCM接口控制器发送至通道写数据缓存，实现对写命令的响应对数据内容进行写入；在命令的命令类型为读命令时，可以通过通道仲裁器基于通道信息获取与目标内存介质相应的通道读数据缓存，以及通过目标内存介质的内存控制器，即PCM接口控制器响应命令仲裁器内的命令内容，将命令内容所请求读取的数据缓存在通道读数据缓存中，完成对所需读取数据的读取操作，以便后续将后续通道读数据缓存中的数据通过数据通道返回给Host。

参照图6，示出了本申请实施例提供的应用内存介质进行数据处理的应用场景图，在此场景下，基于PCM介质的特性所提出的种多通道PCM阵列的介质排布方式和数据/命令控制方案，可使得针对此PCM介质的存储部件SCM在满足PCIe Gen5的接口设备带宽延时性能的前提下，保证其成本低于易失存储部件，并作为SCM应用于服务器设备中，其中服务器设备611可与客户端设备610进行通信。

其中，PCM介质可基于如图2和图3所示的多通道的存储阵列进行排布，多个存储介质排布的阵列定义为存储部件。示例性地，针对PCM阵列所配置的物理通道为8个物理通道，所配置的这8个物理通道可以为存储用户数据的通道，例如CH0-CH7，在SCM产品满足PCIeGen5接口的情况下，需要满足的读写带宽为32GB/S，在按照上述DDP形式进行封装的情况下，各个通道的带宽为1.5GB/s(单个Die的写带宽为750MB/s)，各个通道的PCM接口控制器需要满足4GB/s的带宽以确保系统的带宽要求，那么各个通道需要基于独立的PCM接口控制器进行管理。且其中以读写命令为64Bits的数据颗粒度为例，控制器内部缓存的配置可以为使用2套32Bits系统，即两个控制器数据搬移加速引擎和两个ECC编解码引擎，分别管理4个PCM通道的数据和命令调度，即每4个PCM通道使用一套32Bits的PCM接口控制器，保证整体系统达到写入带宽接近为3GB/s。

需要说明的是，控制器内部缓存配置的两个ECC编解码引擎，ECC编解码引擎可实现纠正传输/存储过程中发生的错误，此时除了针对配置PCM阵列的8个物理通道外，还可为各个ECC编解码引擎分别配置2个物理通道，所配置的4个物理通道可为ECC奇偶校验对应的存储通道，例如CH8-CH11，实现所需读取或者写入数据在ECC编解码过程中的纠错码的存取。

在此应用场景下，当服务器设备611接收到客户端设备610发送的针对数据处理的读写命令时，前端控制模块中的Host可以发起对于SCM设备的读写命令，此时可根据PCIe和SCM接口协议的要求对所接收的读写命令的命令包进行拆分与数据搬移等操作，并基于命令拆分顺序和优先级分别传输至控制器内部缓存中，所拆分得到的若干个命令中，可以包含命令内容和/或数据内容，数据内容可以是Host对SCM进行读写的数据，此时在按照命令的拆分顺序和优先级对命令进行缓存时，在一方面，可按照命令拆分顺序和优先级将命令内容经由数据通路(DataPath)传输，在另一方面，可按照优先级将数据内容传输到DRAM或者控制内部缓存Buffer中。

控制器数据搬移加速引擎可作为连接后端DRAM和后端命令/数据缓存的数据传输模块，每个控制器数据搬移加速引擎管理调度4个PCM通道的命令和数据。当前端控制模块的DMAengine发起对Host写数据的搬移时，可通过控制器数据搬移加速引擎从控制器的内部缓存中，基于通道信息对命令搬移至与目标内存介质相应通道的仲裁调度器。对于Host写命令，控制器数据搬移引擎将会根据命令的物理地址(通道号)和命令的优先级，通过DMA引擎将DRAM的数据搬到后端的对应数据仲裁器中，并将写命令同步传输到对应的命令仲裁器中；对于Host读命令，控制器数据搬移引擎会根据命令的物理地址(通道号)和命令的优先级，将对应读命令同步传输到对应的命令仲裁器中。

然后可基于仲裁调度器根据通道号信息将对应的命令下发给对应的通道命令缓存中，基于每个通道的PCM接口控制器和Phy对该通道的PCM介质进行命令下发和数据的读取。

其中，用于管理一组内存介质相应通道，例如4个PCM通道的仲裁调度器还可以包括通道仲裁器，此通道仲裁器主要是对PCM通道的数据和命令进行调度和管理，其可调用数据仲裁器内的数据内容和命令仲裁器的命令内容，即对数据的多通道调度和管理需要结合通道仲裁器与数据仲裁器实现，对命令的多通道调度和管理需要结合通道仲裁器与命令仲裁器实现。即其对命令下发至通道命令缓存的操作主要是基于通道仲裁器实现。

在本应用场景中，可以存在两个通道仲裁器，分别管理通道CH0-CH3和CH4-CH7，当通道仲裁器收到来自Data Path DMAEngine的读写和DMA命令时，可以根据通道信息(例如通道号)将对应的命令下发给对应的通道命令缓存中。当所下发的命令是host写命令时，通道仲裁器将会把来自DRAM的数据发送给对应的通道写数据缓存，实现对写命令的响应对数据内容进行写入；当命令是host读命令时，可通过相应目标内存介质的PCM Phy将对应的读数据缓存在通道读数据缓存中，完成对所需读取数据的读取操作，以便后续将后续通道读数据缓存中的数据通过数据通道返回给Host。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请实施例并不受所描述的动作顺序的限制，因为依据本申请实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请实施例所必须的。

参照图7，示出了本申请的一种多通道的数据处理装置实施例的结构框图，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，具体可以包括如下模块：

命令拆分模块701，用于接收针对数据处理的命令包，对所述命令包进行拆分得到若干个命令；所述命令包基于针对数据处理的命令生成；

通道信息确定模块702，用于确定各个命令的通道信息；

命令处理模块703，用于确定在所述多通道的存储阵列中与所述通道信息相应的目标内存介质，通过所述目标内存介质对命令进行处理。

在本申请的一种实施例中，所述存储部件具有相应的接口协议，命令拆分模块701可以包括如下子模块：

在本申请的一种实施例中，通道信息确定模块702可以包括如下子模块：

其中，所拆分得到的命令基于存储阵列中的控制器进行定义，通道信息获取子模块可以包括如下单元：

在本申请的一种实施例中，命令处理模块703可以包括如下子模块：

在本申请的一种实施例中，所述存储阵列中存在用于管理与内存介质相应通道的仲裁调度器，命令处理子模块可以包括如下单元：

在本申请的一种实施例中，命令传输单元可以包括如下子单元：

在本申请的一种实施例中，所述仲裁调度器包括通道仲裁器，所述通道仲裁器调用数据仲裁器和命令仲裁器；命令下发单元可以包括如下子单元：

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本申请实施例还提供了一种电子设备，包括：

包括处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，该计算机程序被处理器执行时实现上述多通道的数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储计算机程序，计算机程序被处理器执行时实现上述多通道的数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本申请实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本申请所提供的一种多通道的数据处理方法、一种多通道的数据处理装置、相应的一种电子设备和相应的一种计算机可读存储介质，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims

1.一种多通道的数据处理方法，其特征在于，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，所述方法包括：

确定各个命令的通道信息；

2.根据权利要求1所述的方法，其特征在于，所述存储部件具有相应的接口协议，所述对所述命令包进行拆分得到若干个命令，包括：

3.根据权利要求1或2所述的方法，其特征在于，所述确定各个命令的通道信息，包括：

获取所拆分得到的命令的物理地址；

4.根据权利要求1或2所述的方法，其特征在于，所述通过所述目标内存介质对命令进行处理，包括：

采用所述通道信息获取在所述存储阵列中的目标内存介质；

5.根据权利要求4所述的方法，其特征在于，所述多通道的存储阵列中存在用于管理与内存介质相应通道的仲裁调度器，所述向所述目标内存介质传输各个命令，通过所述目标内存介质对命令进行处理，包括：

6.根据权利要求5所述的方法，其特征在于，所述基于所述通道信息向与目标内存介质相应通道的仲裁调度器传输所拆分得到的命令，包括：

7.根据权利要求6所述的方法，其特征在于，所述命令包括命令内容和/或数据内容，所述仲裁调度器包括数据仲裁器和命令仲裁器；所述基于所述通道信息对所述命令搬移至与目标内存介质相应通道的仲裁调度器，包括：

8.根据权利要求5或6所述的方法，其特征在于，所述仲裁调度器包括通道仲裁器，所述通道仲裁器调用数据仲裁器和命令仲裁器；所述通过所述仲裁调度器基于所述通道信息将命令下发至与目标内存介质相应的通道命令缓存中，包括：

9.一种多通道的数据处理装置，其特征在于，应用于服务器设备，涉及到存储部件，所述存储部件基于多通道的存储阵列进行排布，所述装置包括：

通道信息确定模块，用于确定各个命令的通道信息；

10.一种电子设备，其特征在于，包括：处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1-8中任一项所述多通道的数据处理方法的步骤。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述多通道的数据处理方法的步骤。