CN114078497A - 包括可重新配置的通道的存储器接口的系统、装置和方法 - Google Patents

包括可重新配置的通道的存储器接口的系统、装置和方法 Download PDF

Info

Publication number
CN114078497A
CN114078497A CN202110619075.8A CN202110619075A CN114078497A CN 114078497 A CN114078497 A CN 114078497A CN 202110619075 A CN202110619075 A CN 202110619075A CN 114078497 A CN114078497 A CN 114078497A
Authority
CN
China
Prior art keywords
data
mode
command
memory device
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110619075.8A
Other languages
English (en)
Inventor
金荣昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200149596A external-priority patent/KR20220023675A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114078497A publication Critical patent/CN114078497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

提供了包括可重新配置的通道的存储器接口的系统、装置和方法。一种通过多个子通道和控制子通道与存储器装置通信的方法包括：设置第一模式或第二模式。在第一模式下，通过所述多个子通道写入或读取与和控制子通道同步的命令对应的第一数据，并且在第二模式下，通过所述多个子通道独立地写入或读取与和控制子通道同步的不同命令分别对应的第二数据和第三数据。

Description

包括可重新配置的通道的存储器接口的系统、装置和方法
本申请要求于2020年8月21日提交的第10-2020-0105538号韩国专利申请以及于2020年11月10日提交的第10-2020-0149596号韩国专利申请的优先权，所述韩国专利申请的共有主题通过引用包括于此。
技术领域
发明构思总体涉及存储器接口，更具体地，涉及与包括可重新配置的通道的存储器接口相关联的系统、设备和方法。
背景技术
存储装置在许多不同的应用中用于存储数据。在存储装置之中，因为基于半导体的存储装置提供高的数据存储容量，并且可使用一个或多个通道被不同地访问，所以基于半导体的存储装置已经被广泛采用。在这点上，更大数量的可用通道增加了一个或多个存储器装置可被访问的速率。然而，存储装置中的通道数量可受到诸如寄生组件和与一个或多个存储器装置的连接的复杂度的因素的限制。因此，期望一种高效地访问高容量存储器装置的存储器接口。
发明内容
发明构思的实施例提供用于通过可重新配置的通道来提供对存储器装置的高效访问的存储器接口的系统、设备和方法。
根据发明构思的一个方面，提供一种被配置为通过可重新配置的通道与存储器装置通信的装置。所述装置包括：第一接口电路，通过第一子通道连接到存储器装置；第二接口电路，通过第二子通道连接到存储器装置；第三接口电路，通过控制子通道连接到存储器装置；和控制电路，被配置为设置第一模式和第二模式中的一个，并且还被配置为控制第一接口电路、第二接口电路和第三接口电路，其中，第一接口电路和第二接口电路在第一模式下传送与和控制子通道同步的命令对应的第一数据，并且在第二模式下分别传送与和控制子通道同步的不同命令对应的第二数据和第三数据。
根据发明构思的一个方面，提供一种系统，所述系统包括：存储器装置，包括单元阵列；和存储器控制器，通过控制子通道和多个子通道连接到存储器装置。存储器控制器被配置为：设置第一模式和第二模式中的一个，在第一模式下，通过所述多个子通道写入或读取与和控制子通道同步的命令对应的第一数据，和在第二模式下，通过所述多个子通道独立地写入或读取与和控制子通道同步的不同命令对应的第二数据和第三数据。
根据发明构思的一个方面，提供一种通过多个子通道和控制子通道与存储器装置通信的方法。所述方法包括：设置第一模式和第二模式中的一个；在第一模式下，通过所述多个子通道写入或读取与和控制子通道同步的命令对应的第一数据；和在第二模式下，通过所述多个子通道独立地写入或读取与和控制子通道同步的不同命令分别对应的第二数据和第三数据。
附图说明
通过结合附图考虑下面的具体实施方式，可清楚地理解发明构思的形成和使用，在附图中：
图1是示出根据实施例的主机和存储器系统的框图；
图2、图6、图7、图8和图10是不同地示出根据发明构思的实施例的存储器装置的操作的相应时序图；
图3是示出根据发明构思的实施例的存储器系统的框图；
图4A和图4B是示出根据发明构思的实施例的存储器系统的操作的示例的相应框图；
图5是示出根据发明构思的实施例的存储器系统的消息传送操作的操作图；
图6是示出根据实施例的存储器系统的操作的时序图；
图9是示出根据发明构思的实施例的存储器系统的框图；
图11是在一个示例中示出根据发明构思的实施例的操作包括可重新配置的通道的存储器接口的方法的流程图；
图12是在一个示例中进一步示出图11的方法步骤S20的流程图；
图13是示出根据发明构思的实施例的存储器系统的框图；和
图14是示出根据发明构思的实施例的包括存储器系统的数据中心的框图。
具体实施方式
贯穿书面描述和附图，相同的参考标号和标记表示相同或相似的元件、特征和/或方法步骤。
附图(图)1是示出根据发明构思的实施例的主机200和存储器系统100的框图。
主机200可表示与存储器系统100通信(例如，发送和和/或接收数据、地址和/或命令)的任何装置。例如，主机200可包括至少一个可编程装置(如中央处理器(CPU)、数字信号处理器(DSP)、图形处理器(GPU)和神经网络处理器(NPU))，可包括可重新配置的装置(如现场可编程门阵列(FPGA))，并且可包括提供固定功能的装置(如知识产权(IP)核)。此外，存储器系统100可以可拆卸地结合到主机200，并且主机200可以是存储器系统100所结合到的计算系统。主机200可基于任意协议与存储器系统100通信。作为示例，主机200可基于以下协议与存储器系统100通信：串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)、通用闪存(UFS)接口、嵌入式多媒体控制器(eMMC)接口等。如图1中所示，主机200可将请求REQ发送到存储器系统100并且可从存储器系统100接收响应RES。
存储器系统100可表示包括存储器装置120的任何存储装置或存储系统。例如，存储器系统100可包括固态驱动器(SSD)、通用闪存(UFS)、嵌入式UFS(eUFS)、多媒体卡(MMC)等。如图1中所示，存储器系统100可包括存储器控制器110和存储器装置120。在一些实施例中，如下文将参照图13描述的，存储器系统100还可包括多个存储器装置。
存储器装置120可包括单元阵列121，其中，单元阵列121中的每个可被独立地访问。在一些实施例中，如下文将参照图3描述的，存储器装置120可包括与多个单元阵列121分别对应的多个平面。在一些实施例中，如下文将参照图9描述的，存储器装置120可包括与多个单元阵列121分别对应的多个裸片。在一些实施例中，单元阵列121可包括易失性存储器单元，并且存储器装置120可包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。在一些实施例中，单元阵列121可包括非易失性存储器单元，并且存储器装置120可包括闪存或电阻式随机存取存储器(RRAM)等。在下文中，将在存储器装置120包括NAND闪存的假设下描述特定实施例，但发明构思不限于此。
存储器控制器110可使用一个或多个接口与主机200和存储器装置120通信。这里，存储器控制器110与主机200之间的接口可被称为主机接口，存储器控制器110与存储器装置120之间的接口可被称为存储器接口。存储器控制器110可基于从主机200接收的请求REQ而与存储器装置120通信，并且将与请求REQ对应的响应RES提供给主机200。例如，存储器控制器110可响应于从主机200接收的读取请求而从存储器装置120读取数据，并且可将包括读取的数据的响应RES提供给主机200。此外，存储器控制器110可响应于从主机200接收的写入请求而将数据写入存储器装置120，并且可将指示写入数据完成的响应RES提供给主机200。
存储器接口可包括包含多个子通道的至少一个通道。例如，如图1中所示，存储器控制器110可通过包括控制子通道SCH_C以及多个子通道SCH_1、SCH_2等的通道与存储器装置120通信。在一些实施例中，如下文将参照图13描述的，存储器控制器110可通过单个通道或多个通道交替地与多个存储器装置通信。这里，假设存储器控制器110通过控制子通道SCH_C将至少一个控制信号提供给存储器装置120。此外，存储器控制器110可通过子通道(例如，子通道SCH_1、SCH_2)中的至少一个，将一个或多个命令、一个或多个地址和/或数据发送到存储器装置120，和/或从存储器装置120接收数据。这里，子通道SCH_1、SCH_2可被称为数据子通道。
子通道SCH_1、SCH_2可共享控制子通道SCH_C。例如，子通道SCH_1、SCH_2可各自发送与通过控制子通道SCH_C从存储器控制器110发送到存储器装置120的至少一个控制信号对应的命令、地址和/或数据。存储器控制器110可设置多种模式中的一种，可使用子通道SCH_1、SCH_2来根据设置的模式传送(communicate)公共数据，并且可使用子通道SCH_1、SCH_2彼此独立地传送数据。例如，存储器控制器110可在第一模式下使用子通道SCH_1、SCH_2来传送与和控制子通道SCH_C同步的命令对应的第一数据，并且还可在第二模式下使用子通道SCH_1、SCH_2来各自传送与和控制子通道SCH_C同步的不同命令分别对应的第二数据和第三数据。结果，第一模式可在存储器接口中提供高数据吞吐量，第二模式可在存储器接口中提供低延迟。
存储器控制器110可基于从主机200接收的请求和/或单独的控制信号而在第一模式与第二模式之间选择最佳模式。例如，当多个读取请求被连续接收时，或者当多个写入请求被连续接收时，存储器控制器110可选择第一模式。可选地，当读取请求和写入请求被非顺序地(或相对混合地)接收时，存储器控制器110可选择第二模式。因此，存储器系统100不仅可快速处理从主机200接收的连续请求，而且将与请求REQ对应的响应RES快速返回到主机200。此外，因为如上所述，子通道SCH_1、SCH_2共享控制子通道SCH_C，所以通道的数量可降低，因此存储器系统100可具有提供提高的存储器系统可靠性的相对简单的结构。
在下文中，作为教导示例，假设存储器装置120包括可独立访问的第一单元阵列和第二单元阵列。还假设存储器控制器110和存储器装置120通过多个子通道中的第一通道SCH_1和第二通道SCH_2彼此通信。然而，本领域技术人员将理解，这些实施例仅是可在发明构思的上下文中不同地使用的各种存储器装置、存储器控制器、通道和/或子通道的示例。
图2是示出根据发明构思的实施例的存储器装置120的操作的时序图。也就是说，图2的时序图示出存储器装置120在第一模式MD1和第二模式MD2下的操作。这里，假设存储器装置120包括可独立访问的第一单元阵列CA1和第二单元阵列CA2。还假设在第一模式MD1下写入存储器装置120的数据和在第二模式MD2下写入存储器装置120的数据的各自的大小相同。同样地，假设在第一模式MD1下从存储器装置120读取的数据和在第二模式MD2下从存储器装置120读取的数据的各自的大小相同。
参照图1和图2，在从时间t11延伸至时间t12的时段期间，第一写入操作WR21可在第一单元阵列CA1中执行。例如，存储器控制器110可从主机200接收包括与第一单元阵列CA1的区域对应的地址的写入请求，并且响应于写入请求，存储器控制器110可将写入命令、地址和数据提供给存储器装置120。由于存储器装置120被设置为第一模式MD1，因此数据可在第一写入操作WR21期间通过第一子通道SCH_1和第二子通道SCH_2提供给存储器装置120。因此，第一写入操作WR21可比下文描述的第二写入操作WR22更早地完成。
在从时间t12延伸至时间t13的时段期间，挂起(suspend)操作SU21可在第一单元阵列CA1中执行。例如，当读取请求在连续的写入操作被执行的同时从主机200被接收时，存储器控制器110可挂起写入操作并开始读取操作。假设使用闪存，则写入操作可包括迭代执行的编程和验证操作。因此，存储器装置120可在读取操作之前执行挂起操作SU21，以挂起正在执行的写入操作，以便开始读取操作。
在从时间t14延伸至时间t15的时段期间，第一加载操作LD21可在第二单元阵列CA2中执行。例如，在时间t13与时间t14之间，存储器控制器110可从主机200接收包括与第二单元阵列CA2的区域对应的地址的读取请求，并且将读取命令和地址提供给存储器装置120。因此，在第一加载操作LD21期间，数据可从第二单元阵列CA2加载到页缓冲器。
在时间t15至时间t16之间延伸的时段期间，第一输出操作OUT21可在第二单元阵列CA2中执行。例如，在第一加载操作LD21期间加载到页缓冲器的数据可在第一输出操作OUT21期间从存储器装置120输出。由于存储器装置120被设置为第一模式MD1，因此数据可在第一输出操作OUT21期间通过第一子通道SCH_1和第二子通道SCH_2提供给存储器控制器110。因此，第一输出操作OUT21可比下文描述的第二输出操作OUT22更早地完成。
在时间t21，第二写入操作WR22可在第一单元阵列CA1中执行。例如，存储器控制器110可从主机200接收包括与第一单元阵列CA1的区域对应的地址的写入请求，并且响应于写入请求，存储器控制器110可将写入命令、地址和数据提供给存储器装置120。由于存储器装置120被设置为第二模式MD2，因此数据可在第二写入操作WR22期间通过第一子通道SCH_1提供给存储器装置120。因此，与第一写入操作WR21相比，第二写入操作WR22可在延迟的时间处完成。
在时间t22至时间t23之间延伸的时段期间，第二加载操作LD22可在第二单元阵列CA2中执行。例如，在时间t21与时间t22之间，存储器控制器110可从主机200接收包括与第二单元阵列CA2的区域对应的地址的读取请求，并且将读取命令和地址提供给存储器装置120。由于存储器装置120被设置为第二模式MD2，所以第一单元阵列CA1中的第二写入操作WR22可以不被挂起，并且第二单元阵列CA2中的读取操作可被执行。因此，挂起操作可在第一单元阵列CA1中被省略，并且数据可在第二加载操作LD22期间从第二单元阵列CA2加载到页缓冲器。
在时间t23至时间t24之间延伸的时段期间，第二输出操作OUT22可在第二单元阵列CA2中执行。例如，在第二加载操作LD22期间加载到页缓冲器的数据可在第二输出操作OUT22期间从存储器装置120输出。由于存储器装置120被设置为第二模式MD2，因此数据可在第二输出操作OUT22期间通过第二子通道SCH_2被提供给存储器控制器110。因此，与上述第一输出操作OUT21相比，第二输出操作OUT22可在延迟的时间处完成。
在时间t25，第一单元阵列CA1中的第二写入操作WR22可完成。由于在第二模式MD2下通过第一子通道SCH_1接收的数据，因此执行第二写入操作WR22的时段可变得长于执行第一写入操作WR21的时段。然而，由于与第二写入操作WR22并行执行的第二单元阵列CA2中的读取操作和省略的挂起操作，因此在第二模式MD2下写入和读取数据所需的第二执行时间T2可短于在第一模式MD1下写入和读取数据所需的第一执行时间T1(T2<T1)。结果，存储器控制器110可通过根据情况适当地设置第一模式MD1或第二模式MD2(或在第一模式MD1与第二模式MD2之间进行选择)来提高存储器系统100的性能。
图3是示出根据发明构思的实施例的存储器系统300的框图。参照图3，存储器系统300总体可包括存储器控制器310(作为访问存储器装置的广泛类别的“装置”的一个示例)和存储器装置320，其中，存储器控制器310与存储器装置320之间的存储器接口可包括控制子通道SCH_C和多个数据子通道(例如，第一子通道SCH_1和第二子通道SCH_2)。
控制子通道SCH_C可包括通过其传送至少一个控制信号的至少一个信号线。例如，如图3中所示，控制子通道SCH_C可包括通过其分别传送芯片启用信号CE、命令锁存启用信号CLE、地址锁存启用信号ALE和写入启用信号WE的信号线中的至少一个。例如，通过其传送芯片启用信号CE、命令锁存启用信号CLE、地址锁存启用信号ALE和写入启用信号WE的信号线可分别被称为芯片启用线、命令锁存启用线、地址锁存启用线和写入启用线。在一些实施例中，芯片启用信号CE和写入启用信号WE可为低电平有效信号。
每个数据子通道可包括数据线、数据选通线和读取启用线。例如，如图3中所示，第一子通道SCH_1可包括传送第一数据信号DQ1的第一数据线、传送第一数据选通信号DQS1的第一数据选通线、和传送第一读取启用信号RE1的第一读取启用线。同样，第二子通道SCH_2可包括传送第二数据信号DQ2的第二数据线、传送第二数据选通信号DQS2的第二数据选通线、和传送第二读取启用信号RE2的第二读取启用线。第一数据线的集合和第二数据线的集合可被称为各自的DQ总线。在一些实施例中，第一数据信号DQ1和第二数据信号DQ2可通过串行接口进行传输，并且第一子通道SCH_1和第二子通道SCH_2可各自包括用于第一数据信号DQ1和第二数据信号DQ2的至少一条信号线(例如，差分信号线)。
存储器控制器310可通过第一数据线和/或第二数据线，将数据发送到存储器装置320，从存储器装置320接收数据，或者将命令和地址发送到存储器装置320。存储器装置320可基于通过控制子通道SCH_C接收的控制信号将通过第一数据线和第二数据线发送和接收的信号中的每个识别为命令、地址和数据中的一个。在一些实施例中，第一读取启用信号RE1和第二读取启用信号RE2可以是低电平有效信号。
参照图3，存储器控制器310可包括主机接口电路312、控制电路313以及第一、第二和第三(下文中称为“第一至第三”)接口电路314、315和316。主机接口电路312可提供与主机(例如，图1的200)的主机接口，从主机接收请求REQ并将请求REQ发送到控制电路313，并且基于从控制电路313提供的信号将响应RES提供给主机。第一接口电路314可通过第一子通道SCH_1访问存储器装置320，第二接口电路315可通过第二子通道SCH_2访问存储器装置320，第三接口电路316可通过控制子通道SCH_C访问存储器装置320。在一些实施例中，第一至第三接口电路314、315和316可各自连接到暴露于存储器控制器310的外部的引脚，并且可包括连接到对应引脚的信号缓冲器。
控制电路313可设置第一模式或第二模式，并且可控制第一至第三接口电路314、315和316。例如，在第一模式下，控制电路313可控制第一接口电路314和第二接口电路315传送与和控制子通道SCH_C同步的命令(或通过控制子通道SCH_C发送的控制信号)对应的第一数据(例如，图4A的D1)。此外，在第二模式下，控制电路313可控制第一接口电路314和第二接口电路315传送与和控制子通道SCH_C同步的不同命令分别对应的第二数据(例如，图4B的D2)和第三数据(例如，图4B的D3)中的每个。
参照图3，存储器装置320可包括第四接口电路321、第五接口电路322、控制逻辑323、第一平面324和第二平面325。第一平面324和第二平面325可各自包括可彼此独立地访问并且可由控制逻辑323控制的单元阵列。这里，提供对不同平面的独立访问的功能可被称为平面独立命令(PIC)功能。第四接口电路321可通过第一子通道SCH_1和第二子通道SCH_2访问存储器控制器310，并且第五接口电路322可通过控制子通道SCH_C访问存储器控制器310。
第四接口电路321可将通过第一子通道SCH_1和第二子通道SCH_2接收的第一读取启用信号RE1和第二读取启用信号RE2提供给控制逻辑323。在写入操作期间，第四接口电路321可基于第一数据选通信号DQS1和/或第二数据选通信号DQS2从第一数据信号DQ1和/或第二数据信号DQ2识别数据，并且在控制逻辑323的控制下将识别的数据提供给第一平面324和/或第二平面325。此外，在读取操作期间，第四接口电路321可在控制逻辑323的控制下根据从第一平面324和/或第二平面325接收的数据生成第一数据信号DQ1和/或第二数据信号DQ2，并且可生成第一数据选通信号DQS1和/或第二数据选通信号DQS2。
第四接口电路321可在通过第五接口电路322接收命令锁存启用信号CLE的控制逻辑323的控制下锁存来自第一数据信号DQ1和/或第二数据信号DQ2的命令，并且将锁存的命令提供给控制逻辑323。此外，第四接口电路321可在通过第五接口电路322接收地址锁存启用信号ALE的控制逻辑323的控制下锁存来自第一数据信号DQ1和/或第二数据信号DQ2的地址，并且将锁存的地址中的至少一些提供给第一平面324和/或第二平面325。
控制逻辑323可从存储器控制器310接收用于设置第一模式或第二模式的命令，并且基于接收的命令来控制第四接口电路321、第一平面324和第二平面325。例如，控制逻辑323可基于从第五接口电路322提供的控制信号来控制第四接口电路321锁存命令。控制逻辑323可从第四接口电路321接收命令，并且可基于接收的命令来识别第一模式或第二模式。当第一模式被识别时，控制逻辑323可控制第四接口电路321，使得第一子通道SCH_1和第二子通道SCH_2映射到第一平面324或第二平面325。可选地，当第二模式被识别时，控制逻辑323可控制第四接口电路321，使得第一子通道SCH_1和第二子通道SCH_2分别映射到第一平面324和第二平面325。因此，如关于图2所描述的，第一平面324和第二平面325中的每个可在第一模式下通过第一子通道SCH_1和第二子通道SCH_2两者传送数据，并且在第二模式下通过第一子通道SCH_1和第二子通道SCH_2中的至少一个传送数据。
图4A和图4B是进一步示出根据发明构思的实施例的可在存储器系统中执行的各种操作的示例的框图。因此，图4A是示出被设置为第一模式的存储器系统400a的框图，图4B是示出被设置为第二模式的存储器系统400b的框图。
参照图3和图4A，存储器系统400a可包括存储器控制器410a和存储器装置420a，并且存储器装置420a可包括第一平面421a和第二平面422a。存储器控制器410a和存储器装置420a可在第一模式下通过第一数据信号DQ1和第二数据信号DQ2来传送与和控制子通道SCH_C同步的命令(例如，读取命令或写入命令)对应的第一数据D1。例如，如图4A中所示，存储器控制器410a可通过第一数据信号DQ1和第二数据信号DQ2传送第一数据D1。存储器装置420a可将通过第一数据信号DQ1和第二数据信号DQ2接收的第一数据D1提供给第一平面421a，或者通过第一数据信号DQ1和第二数据信号DQ2将从第一平面421a输出的第一数据D1发送到存储器控制器410a。基于从存储器控制器410a提供的地址，与图4A中示出的示例相比，存储器装置420a可将第一数据D1提供给第二平面422a或将从第二平面422a输出的第一数据D1发送到存储器控制器410a。
在一些实施例中，存储器控制器410a可在第一模式下禁用第二子通道SCH_2中包括的信号线中的至少一个。例如，如图4A中的虚线箭头所指示的，存储器控制器410a可在第一模式下不使用第二读取启用信号RE2和第二数据选通信号DQS2，并且可禁用第二子通道SCH_2中包括的第二读取启用信号和第二数据选通信号。因此，第二数据信号DQ2可与第一数据选通信号DQS1同步，并且可与控制子通道SCH_C的控制信号和第一读取启用信号RE1同步。
参照图3和图4B，存储器系统400b可包括存储器控制器410b和存储器装置420b，并且存储器装置420b可包括第一平面421b和第二平面422b。在第二模式下，存储器控制器410b和存储器装置420b可分别通过第一数据信号DQ1和第二数据信号DQ2传送与和控制子通道SCH_C同步的不同命令(例如，读取命令、写入命令或它们的组合)对应的第二数据D2和第三数据D3。例如，如图4B中所示，存储器控制器410b可通过第一数据信号DQ1传送第二数据D2，并且可通过第二数据信号DQ2传送第三数据D3。存储器装置420b可将通过第一数据信号DQ1接收的第二数据D2提供给第一平面421b，或者通过第一数据信号DQ1将从第一平面421b输出的第二数据D2提供给存储器控制器410b。此外，存储器装置420b可将通过第二数据信号DQ2接收的第三数据D3提供给第二平面422b，或者通过第二数据信号DQ2将从第二平面422b输出的第三数据D3提供给存储器控制器410b。为此，与图4A中示出的示例相比，可在第二模式期间使用第二子通道SCH_2中包括的所有信号线。
图5是示出根据发明构思的实施例的存储器系统内的示例性消息传送的操作图。也就是说，图5示出在与第一地址ADR1对应的区域上的写入操作期间在存储器控制器510与存储器装置520之间执行的操作S51、S52、S53和S54，并且还示出在与第二地址ADR2对应的区域上的读取操作期间在存储器控制器510与存储器装置520之间执行的操作S55和S56。在图5的示出的示例中，存储器装置520可包括包含各自存储3位的三层单元(TLC)的单元阵列，并且可包括包含各自存储页数据的三个缓冲器的页缓冲器。
参照图5，在操作S51中，存储器控制器510可将用于将第一页数据DAT1存储在第一缓冲器中的信号发送到存储器装置520。例如，如图5中所示，存储器控制器510可将第一页编程命令PPG1、第一地址ADR1、第一页数据DAT1、第二页编程命令PPG2和第一缓冲器地址BUF1顺序地发送到存储器装置520。在第一命令周期中发送的第一页编程命令PPG1可被称为第一周期命令，并且在第二命令周期中发送的第二页编程命令PPG2可被称为第二周期命令。响应于在操作S51中从存储器控制器510接收的信号，存储器装置520可将第一页数据DAT1存储在第一缓冲器中。在一些实施例中，页数据的大小可以是16千字节(kB)。
在操作S52中，存储器控制器510可将用于将第二页数据DAT2存储在第二缓冲器中的信号发送到存储器装置520。例如，如图5中所示，存储器控制器510可将第一页编程命令PPG1、第一地址ADR1、第二页数据DAT2、第二页编程命令PPG2和第二缓冲器地址BUF2顺序地发送到存储器装置520。响应于在操作S52中接收的信号，存储器装置520可将第二页数据DAT2存储在第二缓冲器中。
在操作S53中，存储器控制器510可将用于将第三页数据DAT3存储在第三缓冲器中的信号发送到存储器装置520。例如，如图5中所示，存储器控制器510可将第一页编程命令PPG1、第一地址ADR1、第三页数据DAT3、第二页编程命令PPG2和第三缓冲器地址BUF3顺序地发送到存储器装置520。响应于在操作S53中接收的信号，存储器装置520可将第三页数据DAT3存储在第三缓冲器中。
在操作S54中，存储器控制器510可将用于确认编程的信号提供给存储器装置520。例如，如图5中所示，存储器控制器510可将作为第一周期命令的第三页编程命令PPG3和作为第二周期命令的第四页编程命令PPG4发送到存储器装置520，并且可在第三页编程命令PPG3与第四页编程命令PPG4之间将第一地址ADR1发送到存储器装置520。响应于在操作S54中接收的信号，存储器装置520可将存储在第一缓冲器至第三缓冲器中的数据(即，第一页数据DAT1至第三页数据DAT3)编程到单元阵列的与第一地址ADR1对应的区域。
参照图5，在操作S55中，存储器控制器510可将用于读取数据的信号发送到存储器装置520。例如，如图5中所示，存储器控制器510可将作为第一周期命令的第一页读取命令PRD1和作为第二周期命令的第二页读取命令PRD2发送到存储器装置520，并且可在第一页读取命令PRD1与第二页读取命令PRD2之间将第二地址ADR2发送到存储器装置520。响应于在操作S55中接收的信号，存储器装置520可将数据从单元阵列的与第二地址ADR2对应的区域加载到页缓冲器。
在操作S56中，存储器装置520可将第四页数据DAT4发送到存储器控制器510。例如，基于第二地址ADR2，存储器装置520可将第四页数据DAT4发送到存储器控制器510，第四页数据DAT4是从单元阵列加载到页缓冲器的数据的至少一部分。
在一些实施例中，存储器控制器510可使用第二周期命令来将存储器装置520设置为第一模式或第二模式。例如，存储器控制器510可使用与页编程相关联的第二周期命令(例如，第二页编程命令PPG2和/或第四页编程命令PPG4)来设置存储器装置520的模式。此外，存储器控制器510可使用与页读取相关联的第二周期命令(例如，第二页读取命令PRD2)来设置存储器装置520的模式。存储器装置520可从第二周期命令识别第一模式或第二模式，并且可基于识别的模式执行第二周期命令之后的操作。在下文将关于图6和图7描述使用第二周期命令设置存储器装置520的模式的示例。这里，用于将存储器装置520设置为第一模式的命令可被称为第一命令，用于将存储器装置520设置为第二模式的命令可被称为第二命令。
图6是示出根据发明构思的实施例的存储器系统的操作的时序图。也就是说，图6是示出使用页编程的第二周期命令来设置存储器装置的模式的示例的时序图。在一些实施例中，图6中示出的操作可由图3的存储器系统300执行。因此，在下文中，将参照图3描述图6，并且假设写入操作在第一平面324上执行并且读取操作在第二平面325上执行。
在时间t61至时间t62之间延伸的时段期间，第一页数据DAT1可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第一模式MD1，因此第一页数据DAT1可通过第一子通道SCH_1和第二子通道SCH_2提供给第一平面324。因此，发送第一页数据DAT1的时段(即，时间t61与时间t62之间的时段)可短于如在下文将描述的在第二模式MD2下发送第二页数据DAT2的时段(即，时间t64与时间t65之间的时段)。
在时间t62至时间t63之间延伸的时段期间，用于将存储器装置320设置为第二模式MD2的页编程的第二周期命令(即，图5的PPG2)可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图6中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“C2h”发送到存储器装置320，并且存储器装置320(或控制逻辑323)可识别页编程的第二周期命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“1”，因此存储装置320可被设置为第二模式MD2。
在时间t64至时间t65之间延伸的时段期间，第二页数据DAT2可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第二模式MD2，因此第二页数据DAT2可通过第一子通道SCH_1提供给第一平面324。
在时间t65至时间t66之间延伸的时段期间，用于将存储器装置320设置为第一模式MD1的页编程的第二周期命令(即，图5的PPG2)可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图6中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“C0h”发送到存储器装置320，并且存储器装置320(或控制逻辑323)可识别页编程的第二周期命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“0”，因此存储装置320可被设置为第一模式MD1。
在存储器装置320被设置为第二模式MD2的时段(即，从时间t63至时间t66的时段)期间，用于从第二平面325读取数据的命令(例如，读取命令)和地址可通过第二子通道SCH_2从存储器控制器310发送到存储器装置320。例如，如图6中所示，存储器控制器310可通过第二数据信号DQ2顺序地发送作为页读取的第一周期命令的十六进制数“00h”、第二地址ADR2、作为页读取的第二周期命令的十六进制数“30h”。由于存储器装置320被设置为第二模式MD2，因此存储器装置320可接收用于与第一平面324上的写入操作并行的第二平面325上的读取操作的命令和地址，并且数据可开始从单元阵列加载到第二平面325中的页缓冲器。
在时间t67至时间t68之间延伸的时段期间，第三页数据DAT3可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第一模式MD1，因此第三页数据DAT3可通过第一子通道SCH_1和第二子通道SCH_2提供给第一平面324。
在时间t68至时间t69之间延伸的时段期间，用于将存储器装置320设置为第二模式MD2的页编程的第二周期命令(即，图5的PPG2)可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图6中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“C2h”发送到存储器装置320，并且存储器装置320(或控制逻辑323)可识别页编程的第二周期命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“1”，因此存储器装置320可被设置为第二模式MD2。
在从时间t70开始的时段期间，第五页数据DAT5可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第二模式MD2，因此第五页数据DAT5可通过第一子通道SCH_1提供给第一平面324。
在存储器装置320被设置为第二模式MD2的时段之后(即，在时间t69之后)，第四页数据DAT4可从第二平面325输出。如上所述，第二平面325可在读取命令和地址被接收之后执行加载操作，并且加载操作还可在存储器装置320被设置为第一模式MD1的时段(即，时间t66与时间t69之间的时段)中执行。因此，在存储器装置320被设置为第二模式MD2时的时间t69之后，用于第四页数据DAT4的加载操作的时段可被省略，并且第四页数据DAT4可通过第二子通道SCH_2从存储器装置320发送到存储器控制器310。
在一些实施例中，与图6中所示的实施例相比，用于编程确认的第二周期命令(例如，图5的PPG4)可用作页编程的第二周期命令以设置存储器装置320的模式。例如，存储器控制器310可通过第一数据信号DQ1将十六进制数“10h”发送到存储器装置320，以将存储器装置320设置为第一模式。此外，存储器控制器310可通过第一数据信号DQ1将十六进制数“12h”发送到存储器装置320，以将存储器装置320设置为第二模式。存储器装置320可识别编程确认的第二周期命令，并且可基于第一数据信号DQ1的一个位(即，DQ[1]的值)被设置为第一模式或第二模式。
图7是示出根据发明构思的实施例的存储器系统的操作的时序图。也就是说，图7是示出使用页读取的第二周期命令来设置存储器装置的模式的示例的时序图。在一些实施例中，图7的操作可由图3的存储器系统300执行。在下文中，将关于图3描述图7，并且假设第一地址ADR1和第二地址ADR2对应于第一平面324中包括的单元阵列的区域。
在时间t71至时间t72之间延伸的时段期间，读取命令和地址可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图7中所示，存储器控制器310可通过第一数据信号DQ1顺序地发送作为页读取的第一周期命令的十六进制数“00h”、第一地址ADR1、作为页读取的第二周期命令的十六进制数“30h”。存储器装置320(或控制逻辑323)可识别页读取的第二周期命令，并且由于第一数据信号DQ1的一个位(即，DQ[1])为“0”，因此存储器装置320可从时间t72开始被设置为第一模式MD1。
在时间t73至时间t74之间延伸的时段期间，第一页数据DAT1可通过第一子通道SCH_1和第二子通道SCH_2从存储器装置320发送到存储器控制器310。例如，加载操作可从时间t72开始在第一平面324中执行，并且第一页数据DAT1可在加载操作完成之后从时间t73开始输出。由于存储器控制器310和存储器装置320被设置为第一模式MD1，因此第一页数据DAT1可通过第一子通道SCH_1和第二子通道SCH_2从存储器装置320发送到存储器控制器310。因此，发送第一页数据DAT1的时段(即，时间t73与时间t74之间的时段)可短于如下所述的在第二模式MD2下发送第二页数据DAT2的时段(即，时间t77与时间t78之间的时段)。
在时间t75至时间t76之间延伸的时段期间，读取命令和地址可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图7中所示，存储器控制器310可通过第一数据信号DQ1顺序地发送作为页读取的第一周期命令的十六进制数“00h”、第二地址ADR2、作为页读取的第二周期命令的十六进制数“32h”。存储器装置320(或控制逻辑323)可识别页读取的第二周期命令，并且由于第一数据信号DQ1的一个位(即，DQ[1])为“1”，因此存储器装置320可从时间t76开始被设置为第二模式MD2。
在时间t77至时间t78之间延伸的时段期间，第二页数据DAT2可通过第一子通道SCH_1从存储器装置320发送到存储器控制器310。例如，加载操作可从时间t76开始在第一平面324中执行，并且第二页数据DAT2可在加载操作完成之后从时间t77开始输出。由于存储器控制器310和存储器装置320被设置为第二模式MD2，因此第二页数据DAT2可通过第一子通道SCH_1从存储器装置320发送到存储器控制器310。
图8是示出根据发明构思的实施例的存储器系统的操作的时序图。也就是说，图8是示出使用用于模式切换的独立(或专用)命令来设置存储器装置的模式的示例的时序图。在一些实施例中，图8中示出的操作可由图3的存储器系统300执行。因此，在下文中，将参照图3描述图8，并且假设写入操作在第一平面324上执行并且读取操作在第二平面325上执行。此外，尽管在图8中示出的示例中命令包括十六进制数“F2h”或“F0h”，但是应当注意，用于设置模式的命令可包括未映射到存储器接口中的预定义操作的任意值。
在时间t81至时间t82之间延伸的时段期间，部分第一页数据DAT1'可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第一模式MD1，因此，部分第一页数据DAT1'可通过第一子通道SCH_1和第二子通道SCH_2提供给第一平面324。
在时间t82至时间t83之间延伸的时段期间，在第一页数据的发送完成之前，用于将存储器装置320设置为第二模式MD2的命令可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图8中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“F2h”发送到存储器装置320，并且存储器装置320(或控制逻辑323)可识别模式切换命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“1”，因此存储器装置320可被设置为第二模式MD2。
在时间t83至时间t84之间延伸的时段期间，剩余部分的第一页数据DAT1”可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第二模式MD2，所以剩余部分的第一页数据DAT1”可通过第一子通道SCH_1提供给第一平面324。
在时间t85至时间t86之间延伸的时段期间，用于将存储器装置320设置为第一模式MD1的命令可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图8中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“F0h”发送到存储器装置320，并且存储器装置320可识别模式切换命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“0”，因此存储器装置320可被设置为第一模式MD1。
在存储器装置320被设置为第二模式MD2的时段(即，时间t83至时间t86之间的时段)中，用于从第二平面325读取数据的命令和地址可通过第二子通道SCH_2从存储器控制器310发送到存储器装置320。例如，如图8中所示，存储器控制器310可通过第二数据信号DQ2顺序地发送作为页读取的第一周期命令的十六进制数“00h”、第二地址ADR2、作为页读取的第二周期命令的十六进制数“30h”。由于存储器装置320被设置为第二模式MD2，因此存储器装置320可接收用于与第一平面324上的写入操作并行的第二平面325上的读取操作的命令和地址，并且数据可开始从单元阵列加载到第二平面325中的页缓冲器。
在时间t87至时间t88之间延伸的时段期间，第二页数据DAT2可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第一模式MD1，因此第二页数据DAT2可通过第一子通道SCH_1和第二子通道SCH_2提供给第一平面324。
在时间t89至时间t90之间延伸的时段期间，用于将存储器装置320设置为第二模式MD2的命令可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。例如，如图8中所示，存储器控制器310可通过第一数据信号DQ1将十六进制数“F2h”发送到存储器装置320，并且存储器装置320(或控制逻辑323)可识别模式切换命令。由于第一数据信号DQ1的一个位(即，DQ[1])为“1”，因此存储器装置320可被设置为第二模式MD2。
从时间t91开始，第三页数据DAT3可通过第一子通道SCH_1从存储器控制器310发送到存储器装置320。由于存储器控制器310和存储器装置320被设置为第二模式MD2，因此第三页数据DAT3可通过第一子通道SCH_1提供给第一平面324。
在存储器装置320被设置为第二模式MD2的时段之后(即，在时间t90之后)，第四页数据DAT4可从第二平面325输出。如上所述，第二平面325可在读取命令和地址被接收之后执行加载操作，并且加载操作还可在存储器装置320被设置为第一模式MD1的时段(例如，时间t86与时间t90之间的时段)中执行。因此，在存储器装置320被设置为第二模式MD2时的时间t90之后，用于第四页数据DAT4的加载操作的时段可被省略，并且第四页数据DAT4可通过第二子通道SCH_2从存储器装置320发送到存储器控制器310。
图9是示出根据发明构思的实施例的存储器系统900的框图。如图9中所示，存储器系统900总体可包括存储器控制器910和存储器装置920，其中，存储器控制器910和存储器装置920通过控制子通道SCH_C、第一子通道SCH_1和第二子通道SCH_2进行通信。
这里，存储器装置920可包括多个裸片。例如，如图9中所示，存储器装置920可包括第一裸片921和第二裸片922，其中，第一裸片921和第二裸片922可由存储器控制器910独立地访问。如图9中所示，第一裸片921和第二裸片922可共享控制子通道SCH_C，并且可分别通过第一子通道SCH_1和第二子通道SCH_2连接到存储器控制器910。在一些实施例中(诸如关于图3描述的实施例)，控制子通道SCH_C可包括分别通过其传送芯片启用信号CE、命令锁存启用信号CLE、地址锁存启用信号ALE和写入启用信号WE的多条信号线。此外，在一些实施例中(诸如关于图3描述的实施例)，第一子通道SCH_1和第二子通道SCH_2中的每个可包括数据线、数据选通线和读取启用线。在一些实施例中，第一裸片921和第二裸片922可具有相同的配置。
存储器控制器910可在第一模式下执行针对第一裸片921和第二裸片922的公共操作(例如，写入操作或读取操作)。例如，通过第一子通道SCH_1发送的信号和通过第二子通道SCH_2发送的信号可彼此同步。在一些实施例中，存储器控制器910可在第一模式下通过第一子通道SCH_1和第二子通道SCH_2向存储器装置920发送相同的第一读取启用信号RE1和第二读取启用信号RE2、以及相同的第一数据选通信号DQS1和第二数据选通信号DQS2。此外，存储器控制器910可在第二模式下独立地执行针对第一裸片921和第二裸片922的操作。例如，存储器控制器910可同时(例如，至少部分地暂时重叠)通过第一子通道SCH_1对第一裸片921执行写入操作，并且通过第二子通道SCH_2对第二裸片922执行读取操作。如在下文参照图10所描述的，存储器控制器910可将用于选择至少一个裸片的命令提供给存储器装置920以设置存储器装置920的模式。
图10是示出根据发明构思的实施例的存储器系统的操作的时序图。也就是说，图10是示出使用用于选择至少一个裸片的命令来设置存储器装置的模式的示例的时序图。在一些实施例中，图10的操作可由图9的存储器系统900执行。因此，在下文中，将参照图9描述图10。
在时间t31至时间t32之间延伸的时段期间，用于将存储器装置920设置为第一模式MD1的第一命令CMD1可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器910发送到存储器装置920。例如，第一命令CMD1可以是用于选择第一裸片921和第二裸片922两者的命令，并且第一裸片921和第二裸片922可识别第一命令CMD1。
从时间t33，第一地址ADR1和第一数据可通过第一子通道SCH_1和第二子通道SCH_2从存储器控制器910发送到存储器装置920。例如，如图10中所示，存储器控制器910可通过第一子通道SCH_1将第一地址ADR1和作为第一数据的一部分的页数据DAT11发送到存储器装置920，并且通过第二子通道SCH_2将第一地址ADR1和作为第一数据的另一部分的页数据DAT12发送到存储器装置920。由于存储器控制器910和存储器装置920被设置为第一模式MD1，因此第一裸片921和第二裸片922可响应于公共写入命令而存储第一数据。
在时间t34至时间t35之间延伸的时段期间，用于将存储器装置920设置为第二模式MD2的第二命令CMD2可通过第二子通道SCH_2从存储器控制器910发送到存储器装置920。例如，第二命令CMD2可以是用于选择第二裸片922的命令，并且第二裸片922可识别第二命令CMD2。在一个实施例中，第二命令CMD2也可以是用于选择第一裸片921的命令，并且第一裸片921可识别第二命令CMD2。
在时间t36至时间t37之间延伸的时段期间，读取命令和地址可通过第二子通道SCH_2从存储器控制器910发送到存储器装置920。例如，如图10中所示，存储器控制器910可通过第二子通道SCH_2的第二数据信号(例如，图3的DQ2)顺序地发送作为页读取的第一周期命令的十六进制数“00h”、第二地址ADR2和作为页读取的第二周期命令的十六进制数“30h”。由于存储器装置920被设置为第二模式MD2，因此存储器装置920可接收与第一裸片921的写入操作并行的第二裸片922的读取操作的命令和地址。例如，如图10中所示，第一裸片921可通过第一子通道SCH_1从存储器控制器910接收第二地址ADR2和作为第二数据的一部分的页数据DAT21，并且存储页数据DAT21。从时间t37，数据可开始从单元阵列加载到第二裸片922中的页缓冲器。
从时间t38，第三页数据DAT3可通过第二子通道SCH_2从存储器装置920发送到存储器控制器910。例如，加载操作可从时间t37开始在第二裸片922中执行，并且第三页数据DAT3可在加载操作完成之后从时间t38开始输出。由于存储器控制器910和存储器装置920被设置为第二模式MD2，因此第三页数据DAT3可通过第二子通道SCH_2从存储器装置920发送到存储器控制器910。
从时间t39，第二地址ADR2和作为第二数据的一部分的页数据DAT22可通过第二子通道SCH_2从存储器控制器910发送到存储器装置920。例如，存储器控制器910可将页数据DAT22发送到第二裸片922，页数据DAT22是第二数据的除了写入到第一裸片921的页数据DAT21以外的剩余部分。因此，页数据DAT22的写入可由于第三页数据DAT3的读取而延迟，但是第三页数据DAT3的读取可提前完成。
图11是在一个示例中示出根据发明构思的实施例的用于包括可重新配置的通道的存储器接口的操作的方法的流程图。在一些实施例中，图11的方法可由图1的存储器控制器110执行。因此，将参照图1描述图11的方法。
参照图11，在操作S20中，可设置第一模式或第二模式。例如，存储器控制器110可在第一模式与第二模式之间确定最佳模式，将存储器控制器110设置为确定的模式，并且向存储器装置120提供用于将存储器装置120设置为确定的模式的命令。在下文将参照图12描述操作S20的一个示例。
此后，在操作S30中，进行关于第一模式是否被设置的确定。
当设置了第一模式(S30＝是)时，在操作S40中，可通过子通道SCH_1、SCH_2写入或读取第一数据。例如，存储器控制器110可通过子通道SCH_1、SCH_2向存储器装置120写入与和控制子通道SCH_C同步的命令对应的第一数据、或从存储器装置120读取与和控制子通道SCH_C同步的命令对应的第一数据。由于子通道SCH_1、SCH_2被同时使用，因此高吞吐量可在第一模式下实现。
然而，当未设置第一模式而设置了第二模式(S30＝否)时，在操作S60中，可通过子通道SCH_1、SCH_2中的每个彼此独立地写入或读取第二数据和第三数据。存储器控制器110可通过子通道SCH_1、SCH_2写入与和控制子通道SCH_C同步的不同命令分别对应的第二数据和第三数据。例如，存储器控制器110可通过第一子通道SCH_1向存储器装置120写入(或从存储器装置120读取)与和控制子通道SCH_C同步的写入命令(或读取命令)对应的第二数据，并且同时可通过第二子通道SCH_2从存储器装置120读取(或向存储器装置120写入)与和控制子通道SCH_C同步的读取命令(或写入命令)对应的第三数据。在一些实施例(诸如关于图3描述的实施例)中，在第二模式下，存储器控制器110可彼此独立地生成与相应子通道对应的多个读取启用信号。由于子通道SCH_1、SCH_2被彼此独立地使用，因此低延迟可在第二模式下实现。
图12是进一步示出根据发明构思的实施例的图11的方法步骤S20的一个示例(S20')的流程图。与图11的方法一致，第一模式或第二模式可在图12的操作S20'期间被设置。
参照图1和图12，在操作S22中，可基于一系列请求和/或连续访问信号来确定第一模式或第二模式。在一些实施例中，存储器控制器110或存储器控制器110中包括的控制电路(例如，图3的313)可基于从主机200提供的一系列请求来确定第一模式或第二模式。例如，存储器控制器110可在指示相同操作(例如，写入操作或读取操作)的请求被连续地接收时确定第一模式，并且在指示不同操作(例如，写入操作和读取操作)的请求以混合方式被接收时确定第二模式。
在一些实施例中，存储器控制器110或存储器控制器110中包括的控制电路(例如，图3的313)可基于从主机200提供的连续访问信号来确定第一模式或第二模式。例如，主机200可将连续访问信号提供给存储器系统100，该连续访问信号指示与相同操作对应的一系列请求将与写入请求和读取请求分开地被提供。存储器控制器110可基于该连续访问信号确定第一模式。在一些实施例中，当指示不同操作的请求REQ在第一模式被设置的状态下被接收时，存储器控制器110可确定第二模式，执行与请求REQ对应的操作，然后再次确定第一模式。
在操作S23中，进行关于第一模式是否被设置的确定。
当确定了第一模式(S23＝是)时，在操作S24中，可将第一命令提供给存储器装置120。可选地，当未确定第一模式而确定了第二模式(S23＝否)时，在操作S26中，可将第二命令提供给存储器装置120。在一些实施例中，如以上参照图6和图7所描述的，存储器控制器110可通过第二周期命令来设置存储器装置120的模式。此外，在一些实施例中，如以上参照图8所描述的，存储器控制器110可通过专用于设置模式的命令来设置存储器装置120的模式。此外，在一些实施例中，如以上参照图10所描述的，存储器控制器110可通过用于选择至少一个裸片的命令来设置存储器装置120的模式。
图13是示出根据发明构思的实施例的存储器系统10的框图。如图13中所示，存储器系统10可包括存储器控制器11、多个第一存储器装置21_11至21_1n、多个第二存储器装置21_21至21_2n和多个第m存储器装置21_m1至21_mn，其中，“m”和“n”是正整数)。
在一些实施例中，存储器控制器11可通过多个通道访问多个存储器装置。例如，如图13中所示，存储器控制器11可通过第一通道CH1访问第一存储器装置21_11至21_1n，并且第一存储器装置21_11至21_1n可共享第一通道CH1。此外，存储器控制器11可通过第二通道CH2访问第二存储器装置21_21至21_2n，并且第二存储器装置21_21至21_2n可共享第二通道。此外，存储器控制器11可通过第m通道CHm访问第m存储器装置21_m1至21_mn，并且第m存储器装置21_m1至21_mn可共享第m通道CHm。
第一通道CH1至第m通道CHm可各自包括多个子通道。例如，如以上参照图1所描述的，第一通道CH1至第m通道CHm可各自包括控制子通道SCH_C、第一子通道SCH_1和第二子通道SCH_2。存储器控制器11可基于从主机(例如，图1的200)提供的请求和/或连续访问信号来确定第一通道CH1至第m通道CHm中的每个通道中的第一模式或第二模式，并且可将连接到每个通道的多个存储器装置设置为第一模式或第二模式。因此，模式可在第一通道CH1至第m通道CHm中的每个通道中彼此独立地被设置。
图14是示出根据发明构思的实施例的包括存储器系统的数据中心5的框图。在一些实施例中，以上参照附图描述的存储器系统可作为存储装置(例如，35_1)包括在数据中心5中。
参照图14，数据中心5可收集各种数据并提供服务，并且也可被称为数据存储中心。例如，数据中心5可以是用于操作搜索引擎和数据库的系统，或者可以是由如银行的公司或政府机构使用的计算系统。如图14中所示，数据中心5可包括应用服务器20_1至20_n和存储服务器30_1至30_m(m和n是大于1的整数)。应用服务器20_1至20_n的数量n和存储服务器30_1至30_m的数量m可根据实施例被不同地选择，并且应用服务器20_1至20_n的数量n和存储服务器30_1至30_m的数量m可彼此不同(m≠n)。
应用服务器20_1或20_n可包括处理器21_1或21_n、存储器22_1或22_n、交换机23_1或23_n、网络接口控制器(NIC)24_1或24_n和存储装置25_1或25_n中的至少一个。处理器21_1或21_n可控制应用服务器20_1或20_n的整体操作，并且通过访问存储器22_1或22_n来执行加载到存储器22_1或22_n的指令和/或数据。作为非限制性示例，存储器22_1或22_n可包括双倍数据速率同步DRAM(DDR SDRAM)、高带宽存储器(HBM)、混合存储器立方体(HMC)、双列直插存储器模块(DIMM)、傲腾(Optane)DIMM或非易失性存储器DIMM(NVMDIMM)。根据实施例，可不同地选择应用服务器20_1或20_n中包括的处理器的数量和存储器的数量。在一些实施例中，处理器21_1或21_n和存储器22_1或22_n可提供处理器-存储器对。在一些实施例中，处理器21_1或21_n和存储器22_1或22_n的数量可彼此不同。处理器21_1或21_n可包括单核处理器或多核处理器。在一些实施例中，如由图14中的虚线所指示的，存储装置25_1或25_n可从应用服务器20_1或20_n中省略。应用服务器20_1或20_n中包括的存储装置25_1或25_n的数量可根据实施例被不同地选择。
存储服务器30_1或30_m可包括处理器31_1或31_m、存储器32_1或32_m、交换机33_1或33_m、NIC 34_1或34_m和存储装置35_1或35_m中的至少一个。处理器31_1或31_m和存储器32_1或32_m可与上述应用服务器20_1或20_n的处理器21_1或21_n和存储器22_1或22_n类似地操作。
应用服务器20_1至20_n和存储服务器30_1至30_m可通过网络40彼此通信。在一些实施例中，网络40可通过使用光纤通道(FC)或以太网来实现。FC可以是用于相对高速数据传输的介质，并且提供高性能/高可用性的光学开关可被使用。存储服务器30_1至30_m可根据网络40的访问方法而被提供为文件存储装置、块存储装置或对象存储装置。
在一些实施例中，网络40可以是如存储区域网络(SAN)的只存储网络(storage-only network)。例如，SAN可使用FC网络，并且可以是根据FC协议(FCP)实现的FC-SAN。可选地，SAN可以是使用TCP/IP网络并根据iSCSI(通过TCP/IP的SCSI或互联网SCSI)协议实现的IP-SAN。在一些实施例中，网络40可以是如TCP/IP网络的通用网络。例如，网络40可根据如通过以太网的FC(FCoE)、网络附属存储(NAS)和通过架构的NVMe(NVMe-oF)的协议来实现。
在下文中，主要描述应用服务器20_1和存储服务器30_1，但是应当注意，应用服务器20_1的描述也可应用于其他应用服务器(例如，20_n)，并且存储服务器30_1的描述也可应用于其他存储服务器(例如，30_m)。
应用服务器20_1可通过网络40将由用户或客户端请求存储的数据存储在存储服务器30_1至30_m之一中。此外，应用服务器20_1可通过网络40从存储服务器30_1至30_m之一获得由用户或客户端请求读取的数据。例如，应用服务器20_1可被实现为网络(web)服务器或数据库管理系统(DBMS)。
应用服务器20_1可通过网络40访问另一应用服务器20_n中包括的存储器22_n和/或存储装置25_n，和/或通过网络40访问存储器服务器30_1至30_m中包括的存储器32_1至32_m和/或存储装置35_1至35_m。因此，应用服务器20_1可对存储在应用服务器20_1至20_n和/或存储服务器30_1至30_m中的数据执行各种操作。例如，应用服务器20_1可执行用于在应用服务器20_1至20_n和/或存储服务器30_1至30_m之间移动或复制数据的指令。此时，数据可通过存储服务器30_1至30_m的存储器32_1至32_m或直接地从存储服务器30_1至30_m的存储装置35_1至35_m移动到应用服务器20_1至20_n的存储器22_1至22_n。在一些实施例中，通过网络40移动的数据可以是为了安全或隐私而加密的数据。
在存储服务器30_1中，接口IF可提供处理器31_1与控制器CTRL之间的物理连接以及NIC 34_1与控制器CTRL之间的物理连接。例如，接口IF可被实现为直连式存储，其中，存储装置35_1通过专用线缆被直接访问。此外，例如，接口IF可被实现为如下面的各种接口协议之一：高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCIe)、NVM快速(NVMe)、IEEE1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和紧凑型闪存(CF)卡接口。
在存储服务器30_1中，交换机33_1可在处理器31_1的控制下选择性地连接处理器31_1和存储装置35_1，并且可选择性地连接NIC 34_1和存储装置35_1。
在一些实施例中，NIC 34_1可包括网络接口卡、网络适配器等。NIC 34_1可通过有线接口、无线接口、蓝牙接口、光学接口等连接到网络40。NIC 34_1可包括内部存储器、DSP、主机总线接口等，并且可通过主机总线接口连接到处理器31_1和/或交换机33_1。在一些实施例中，NIC 34_1可与处理器31_1、交换机33_1和存储装置35_1中的至少一个进行集成。
应用服务器20_1至20_n或存储服务器30_1至30_m中的处理器21_1至21_n或31_1至31_m可通过向存储装置25_1至25_n或35_1至35_m、或者存储器22_1至22_n或32_1至32_m发送命令来编程或读取数据。在这种情况下，数据可以是通过纠错码(ECC)引擎被纠错的数据。数据是通过数据总线反转(DBI)或数据掩码(DM)处理的数据，并且可包括循环冗余码(CRC)信息。数据可以是为了安全或隐私而加密的数据。
响应于从处理器21_1至21_n和31_1至31_m接收的读取命令，存储装置25_1至25_n和35_1至35_m可将控制信号和命令/地址信号发送到非易失性存储器装置NVM(例如，NAND闪存装置)。因此，当数据从非易失性存储器装置NVM被读取时，读取启用信号可作为数据输出控制信号而被输入并且用于将数据输出到DQ总线。可通过使用读取启用信号来生成数据选通信号。可根据写入启用信号的上升沿或下降沿来锁存命令/地址信号。
控制器CTRL可控制存储装置35_1的整体操作。在一个实施例中，控制器CTRL可包括静态随机存取存储器(SRAM)。控制器CTRL可响应于写入命令将数据写入非易失性存储器装置NVM，或者响应于读取命令从非易失性存储器装置NVM读取数据。例如，可基于由主机(例如，存储服务器30_1中的处理器31_1、另一存储服务器30_m中的处理器31_m或者应用服务器20_1或20_n中的处理器21_1或21_n)提供的请求来生成写入命令和/或读取命令。缓冲器BUF可临时存储(缓冲)将要写入非易失性存储器装置NVM的数据或从非易失性存储器装置NVM读取的数据。在一些实施例中，缓冲器BUF可包括DRAM。此外，缓冲器BUF可存储元数据，并且元数据可表示用户数据或由控制器CTRL生成的用于管理非易失性存储器装置NVM的数据。存储装置35_1可包括用于安全或隐私的安全元件(SE)。
虽然已经参照发明构思的实施例具体示出和描述了发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种被配置为通过可重新配置的通道与存储器装置通信的装置，所述装置包括：
第一接口电路，通过第一子通道连接到存储器装置；
第二接口电路，通过第二子通道连接到存储器装置；
第三接口电路，通过控制子通道连接到存储器装置；和
控制电路，被配置为设置第一模式和第二模式中的一个，并且还被配置为控制第一接口电路、第二接口电路和第三接口电路，
其中，第一接口电路和第二接口电路在第一模式下传送与和控制子通道同步的命令对应的第一数据，并且在第二模式下独立地传送与和控制子通道同步的不同命令分别对应的第二数据和第三数据。
2.根据权利要求1所述的装置，其中，第一子通道包括第一数据线、第一数据选通线和第一读取启用线，并且
第二子通道包括第二数据线、第二数据选通线和第二读取启用线。
3.根据权利要求2所述的装置，其中，控制电路还被配置为：控制第二接口电路，使得第二数据选通线和第二读取启用线在第一模式下被禁用。
4.根据权利要求1至3中的任一项所述的装置，其中，控制电路还被配置为提供设置第一模式的第一命令和设置第二模式的第二命令中的一个。
5.根据权利要求4所述的装置，其中，第一命令和第二命令中的每个对应于与页编程相关联的第二周期命令。
6.根据权利要求4所述的装置，其中，第一命令和第二命令中的每个对应于与页读取相关联的第二周期命令。
7.根据权利要求4所述的装置，其中，控制电路还被配置为：在第一模式下，在第一数据的发送期间将第二命令提供给存储器装置，
第一接口电路被配置为在第二模式下将作为第一数据的一部分的第二数据发送到存储器装置，
第二接口电路被配置为在第二模式下将读取命令和地址发送到存储器装置并且从存储器装置接收第三数据。
8.根据权利要求4所述的装置，其中，存储器装置包括第一裸片和第二裸片，
第一命令选择第一裸片和第二裸片中的两者，并且
第二命令选择第一裸片和第二裸片中的一者。
9.根据权利要求8所述的装置，其中，第一接口电路被配置为在第二模式下将作为第一数据的一部分的第二数据发送到存储器装置，
第二接口电路被配置为：在第二模式下，将读取命令和地址发送到存储器装置，从存储器装置接收第三数据，然后将第一数据的除了第二数据以外的剩余部分发送到存储器装置。
10.根据权利要求1至3中的任一项所述的装置，其中，控制电路还被配置为：基于从主机接收的一系列请求和从主机接收的连续访问信号中的至少一个来设置第一模式和第二模式中的所述一个。
11.一种存储器系统，包括：
存储器装置，包括单元阵列；和
存储器控制器，通过控制子通道和多个子通道连接到存储器装置，
其中，存储器控制器被配置为：
设置第一模式和第二模式中的一个，
在第一模式下，通过所述多个子通道写入或读取与和控制子通道同步的命令对应的第一数据，和
在第二模式下，通过所述多个子通道独立地写入或读取与和控制子通道同步的不同命令分别对应的第二数据和第三数据。
12.根据权利要求11所述的存储器系统，其中，所述多个子通道中的每个包括数据线、数据选通线和读取启用线。
13.根据权利要求11所述的存储器系统，其中，控制子通道包括芯片启用线、命令锁存启用线、地址锁存启用线和写入启用线中的至少一个。
14.根据权利要求11至13中的任一项所述的存储器系统，其中，存储器控制器还被配置为：将第一命令传送给存储器装置以设置第一模式，或者将第二命令传送给存储器装置以设置第二模式，
存储器装置包括第一裸片和第二裸片，
第一命令选择第一裸片和第二裸片两者，并且
第二命令选择第一裸片和第二裸片中的一者。
15.根据权利要求14所述的存储器系统，其中，存储器控制器还被配置为：在第二模式下，通过所述多个子通道中的第一子通道写入作为第一数据的一部分的第二数据，通过所述多个子通道中的第二子通道读取第三数据，并且通过第二子通道写入第一数据的除了第二数据以外的剩余部分。
16.一种通过多个子通道和控制子通道与存储器装置通信的方法，所述方法包括：
设置第一模式和第二模式中的一个；
在第一模式下，通过所述多个子通道写入或读取与和控制子通道同步的命令对应的第一数据；和
在第二模式下，通过所述多个子通道独立地写入或读取与和控制子通道同步的不同命令分别对应的第二数据和第三数据。
17.根据权利要求16所述的方法，其中，独立地写入或读取第二数据和第三数据的步骤包括独立地生成多个读取启用信号，并且
所述多个读取启用信号分别对应于所述多个子通道。
18.根据权利要求16或17所述的方法，其中，设置第一模式和第二模式中的一个的步骤包括：
基于从主机接收的一系列请求和从主机接收的连续访问信号中的至少一个来确定第一模式和第二模式中的所述一个；和
当确定第一模式时，将第一命令提供给存储器装置，否则当确定第二模式时，将第二命令提供给存储器装置。
19.根据权利要求18所述的方法，其中，提供第一命令的步骤包括在与页编程相关联的第二命令周期中将第一命令提供给存储器装置，并且
提供第二命令的步骤包括在与页编程相关联的第二命令周期中将第二命令提供给存储器装置。
20.根据权利要求18所述的方法，其中，提供第一命令的步骤包括在与页读取相关联的第二命令周期中将第一命令提供给存储器装置，并且
提供第二命令的步骤包括在与页读取相关联的第二命令周期中将第二命令提供给存储器装置。
CN202110619075.8A 2020-08-21 2021-06-03 包括可重新配置的通道的存储器接口的系统、装置和方法 Pending CN114078497A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0105538 2020-08-21
KR20200105538 2020-08-21
KR10-2020-0149596 2020-11-10
KR1020200149596A KR20220023675A (ko) 2020-08-21 2020-11-10 재구성가능한 채널을 포함하는 메모리 인터페이스를 위한 시스템, 장치 및 방법

Publications (1)

Publication Number Publication Date
CN114078497A true CN114078497A (zh) 2022-02-22

Family

ID=76355384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110619075.8A Pending CN114078497A (zh) 2020-08-21 2021-06-03 包括可重新配置的通道的存储器接口的系统、装置和方法

Country Status (3)

Country Link
US (1) US11556279B2 (zh)
EP (1) EP3958132A1 (zh)
CN (1) CN114078497A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023202235A1 (zh) * 2022-04-21 2023-10-26 华为技术有限公司 内存控制器、内存、内存控制方法及相关设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142660A (ko) * 2021-04-15 2022-10-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041274A1 (en) 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Dynamically reconfigurable data bus
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
US8024508B2 (en) * 2006-03-21 2011-09-20 Lg Electronics Inc. Computer storage control
ES2883587T3 (es) 2007-04-12 2021-12-09 Rambus Inc Sistema de memoria con interconexión de solicitud punto a punto
US9015399B2 (en) * 2007-08-20 2015-04-21 Convey Computer Multiple data channel memory module architecture
US8825965B2 (en) 2008-01-08 2014-09-02 Cisco Technology, Inc. System and methods for memory expansion
US8060692B2 (en) 2008-06-27 2011-11-15 Intel Corporation Memory controller using time-staggered lockstep sub-channels with buffered memory
US20180059976A1 (en) 2016-08-26 2018-03-01 Sandisk Technologies Llc Storage System with Integrated Components and Method for Use Therewith
KR20180079811A (ko) 2017-01-02 2018-07-11 삼성전자주식회사 메모리 소자의 dq 패드를 재구성하는 방법 및 dq 패드 재구성이 가능한 메모리 장치
US10419574B2 (en) 2017-08-23 2019-09-17 Micron Technology, Inc. Memory device with a multi-mode communication mechanism
KR102560251B1 (ko) 2018-06-20 2023-07-26 삼성전자주식회사 반도체 장치 및 반도체 시스템
US11429300B2 (en) * 2020-06-12 2022-08-30 Micron Technology, Inc. Independent parallel plane access in a multi-plane memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023202235A1 (zh) * 2022-04-21 2023-10-26 华为技术有限公司 内存控制器、内存、内存控制方法及相关设备

Also Published As

Publication number Publication date
EP3958132A1 (en) 2022-02-23
US20230092562A1 (en) 2023-03-23
US20220057967A1 (en) 2022-02-24
US11556279B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US10540303B2 (en) Module based data transfer
KR20140142793A (ko) 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
KR102365312B1 (ko) 스토리지 컨트롤러, 연산 스토리지 장치, 및 연산 스토리지 장치의 동작 방법
CN108572798B (zh) 针对快速数据传输执行监听操作的存储装置及其方法
EP3958132A1 (en) System, device, and method for memory interface including reconfigurable channel
US20190354483A1 (en) Controller and memory system including the same
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US20190236020A1 (en) Memory system and operating method thereof
US20230325277A1 (en) Memory controller performing selective and parallel error correction, system including the same and operating method of memory device
US11853614B2 (en) Synchronous write method and device, storage system and electronic device
US20220147470A1 (en) System, device, and method for accessing memory based on multi-protocol
US20220137879A1 (en) Storage server, a method of operating the same storage server and a data center including the same storage server
US20220229595A1 (en) Controller and operation method thereof
US12008270B2 (en) System, device, and method for memory interface including reconfigurable channel
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220023675A (ko) 재구성가능한 채널을 포함하는 메모리 인터페이스를 위한 시스템, 장치 및 방법
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11989451B2 (en) Method of operating a memory controller in which commands are stored in urgent or normal queues based on priority. a nonvolatile memory device including a buffer selector and a storage device thereof
US11893270B2 (en) Storage device, and host-storage system including the storage device
US11841767B2 (en) Controller controlling non-volatile memory device, storage device including the same, and operating method thereof
KR20140067400A (ko) 플래시 메모리, 제 1 버퍼 메모리, 메모리 컨트롤러를 포함하는 메모리 시스템 및 그것의 동작 방법
US20230068365A1 (en) Storage package, storage device and method for operating the storage device
US11733875B2 (en) Method of writing data in nonvolatile memory device and nonvolatile memory device performing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination