KR102560251B1 - 반도체 장치 및 반도체 시스템 - Google Patents

반도체 장치 및 반도체 시스템 Download PDF

Info

Publication number
KR102560251B1
KR102560251B1 KR1020180070759A KR20180070759A KR102560251B1 KR 102560251 B1 KR102560251 B1 KR 102560251B1 KR 1020180070759 A KR1020180070759 A KR 1020180070759A KR 20180070759 A KR20180070759 A KR 20180070759A KR 102560251 B1 KR102560251 B1 KR 102560251B1
Authority
KR
South Korea
Prior art keywords
storage device
host
interrupt
data access
request
Prior art date
Application number
KR1020180070759A
Other languages
English (en)
Other versions
KR20190143155A (ko
Inventor
이철
김경호
김석환
황주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180070759A priority Critical patent/KR102560251B1/ko
Priority to CN201910123792.4A priority patent/CN110618952A/zh
Priority to US16/288,633 priority patent/US11132308B2/en
Priority to TW108109616A priority patent/TWI771574B/zh
Publication of KR20190143155A publication Critical patent/KR20190143155A/ko
Application granted granted Critical
Publication of KR102560251B1 publication Critical patent/KR102560251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

반도체 장치 및 반도체 시스템이 제공된다. 반도체 장치는 비휘발성 메모리; 호스트로부터 I/O 요청을 수신하는 디바이스 인터페이스부; 및 상기 비휘발성 메모리에 대해 상기 I/O 요청에 따른 데이터 액세스를 수행하되, 상기 데이터 액세스를 완료하기 소정의 시간 전에 상기 호스트에 인터럽트(interrupt)를 전송하는 디바이스 컨트롤러를 포함한다.

Description

반도체 장치 및 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체 장치 및 반도체 시스템에 관한 것이다.
스토리지 시스템(storage system)은 다양한 인터페이스를 통해 서로 데이터를 주고 받을 수 있는 호스트(host) 및 스토리지 디바이스(storage device)을 포함한다. 여기서 다양한 인터페이스의 예로는 UFS(Universal Flash Storage), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), SATA(Serial Advanced Technology Attachment), PCIe(Peripheral Component Interconnect Express), eMMC(embedded MultiMediaCard), FC(Fibre Channel), ATA(Advanced Technology Attachment), IDE(Intergrated Drive Electronics), USB(Universal Serial Bus), IEEE 1394(Firewire) 등과 같은 것들을 들 수 있다.
이와 같은 스토리지 시스템에서, 호스트는 스토리지 디바이스에게 I/O 요청들을 상기 인터페이스를 통해 전송하고, 이를 수신한 스토리지 디바이스는 이들 I/O 요청들을 처리할 수 있다.
스토리지 디바이스가 I/O 요청들에 대한 처리를 완료하였는지 여부를 알기 위해, 크게 폴링(polling) 방식 및 인터럽트 방식의 2 가지 방식이 고려될 수 있다. 특히 스토리지 시스템의 고속화가 요구되는 환경에서, 자원의 사용률을 낮추면서도 신속하게 I/O 처리를 수행할 수 있는 방안이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 자원의 사용률을 낮추면서도 신속하게 I/O 처리를 완료할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 프로세서의 사용률을 낮추면서도 신속하게 I/O 처리를 완료할 수 있는 반도체 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 비휘발성 메모리; 호스트로부터 I/O 요청을 수신하는 디바이스 인터페이스부; 및 비휘발성 메모리에 대해 I/O 요청에 따른 데이터 액세스를 수행하되, 데이터 액세스를 완료하기 소정의 시간 전에 호스트에 인터럽트(interrupt)를 전송하는 디바이스 컨트롤러를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 스토리지 디바이스를 구동하는 드라이버; 및 드라이버로부터 제공되는 명령에 따라 생성된 I/O 요청을 스토리지 디바이스에 전송하고, I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스로부터 인터럽트를 수신하는 호스트 인터페이스부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 시스템은, 전기적 인터페이스(electrical interface)를 통해 접속되는 호스트 및 스토리지 디바이스를 포함하고, 호스트는, I/O 요청을 스토리지 디바이스에 전송하고, I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스로부터 인터럽트를 수신하고, 스토리지 디바이스는, 호스트로부터 I/O 요청을 수신하고, 비휘발성 메모리에 대해 I/O 요청에 따른 데이터 액세스를 수행하되, 데이터 액세스를 완료하기 소정의 시간 전에 호스트에 인터럽트를 전송한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 17은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 순서도이다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(1)은 호스트(100) 및 스토리지 디바이스(200)를 포함한다.
본 발명의 몇몇의 실시예에서, 호스트(100)와 스토리지 디바이스(200)는 UFS(Universal Flash Storage), SCSI((Small Computer System Interface), SAS(Serial Attached SCSI), SATA(Serial Advanced Technology Attachment), PCIe(Peripheral Component Interconnect Express), eMMC(embedded MultiMediaCard), FC(Fibre Channel), ATA(Advanced Technology Attachment), IDE(Intergrated Drive Electronics), USB(Universal Serial Bus), IEEE 1394(Firewire)등과 같은 전기적 인터페이스를 통해 접속될 수 있다. 그러나, 본 발명의 범위는 이에 제한되지 않고 호스트(100)와 스토리지 디바이스(200) 사이에 데이터를 주고 받을 수 있게 하는 임의의 인터페이스에 적용될 수 있다.
호스트(100)는 어플리케이션(110), 드라이버(120), 호스트 컨트롤러(130) 및 호스트 인터페이스부(140)를 포함한다.
본 발명의 몇몇의 실시예에서, 호스트(100)는 버퍼 메모리를 더 포함할 수 있다. 버퍼 메모리는 호스트(100)의 메인 메모리로 사용되거나 데이터를 임시로 저장하기 위한 캐시 메모리 또는 임시 메모리 등으로 사용될 수 있다. 본 발명의 몇몇의 실시예에서, 버퍼 메모리는 DRAM(Dynamic Random Access Memory)을 비롯한 휘발성 메모리를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
어플리케이션(110)은 호스트(100)에서 실행되어 반도체 시스템(1)에서 사용될 수 있는 명령 세트에 기반하여 반도체 시스템(1)을 제어할 수 있다.
드라이버(120)는 호스트(100)에 접속되는 스토리지 디바이스(200)를 구동할 수 있다. 구체적으로, 드라이버(120)는 어플리케이션(110)으로부터 스토리지 디바이스(200)를 제어하기 위한 I/O 요청을 수신하고, 호스트 컨트롤러(130)를 이용하여 상기 I/O 요청을 처리한 후, 그 처리 결과를 어플리케이션(110)에 제공할 수 있다.
이들 어플리케이션(110) 및 드라이버(120)는 소프트웨어로 구현될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
호스트 컨트롤러(130)는 호스트(100) 내부의 전반적인 동작을 제어한다. 예를 들어, 호스트 컨트롤러(130)는 드라이버(120)로부터 수신한 라이트(write) 요청에 대한 응답으로 버퍼 메모리에 저장되어 있던 데이터를 호스트 인터페이스부(140)를 통해 스토리지 디바이스(200)에 전송할 수 있다. 또한, 호스트 컨트롤러(130)는 드라이버(120)로부터 수신한 리드(read) 요청에 대한 응답으로 호스트 인터페이스부(140)를 통해 스토리지 디바이스(200)부터 데이터를 수신할 수도 있다.
호스트 인터페이스부(140)는 데이터 라인을 통해 디바이스(200)의 디바이스 인터페이스부(240)와 데이터를 주고 받을 수 있다.
본 발명의 몇몇의 실시예에서, 호스트 인터페이스부(140) 및 디바이스 인터페이스부(240)는 호스트(100)와 스토리지 디바이스(200) 사이에 데이터를 직접 송수신하는 물리 계층(physical layer)과, 호스트(100)와 스토리지 디바이스(200) 사이에 전달될 데이터의 패킷을 생성하고 관리할 수 있는 데이터 전송 계층(data transfer layer)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
스토리지 디바이스(200)는 디바이스 컨트롤러(230), 디바이스 인터페이스부(240) 및 비휘발성 메모리(Non-Volatile Memory, NVM)(250)를 포함한다.
디바이스 컨트롤러(230)는 스토리지 디바이스(200) 내부의 전반적인 동작을 제어한다. 예를 들어, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)에 대해 호스트(100)가 요청한 데이터를 라이트(write), 리드(read) 또는 이레이즈(erase)하는 작업들을 수행할 수 있다. 이를 위해, 호스트(100)와 마찬가지로, 스토리지 디바이스(200)는 버퍼 메모리를 더 포함할 수 있다.
비휘발성 메모리(250)는 플래시 메모리(Flash Memory), MRAM(Magnetoresistive Random Access Memory), PRAM(Phase-change Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 등을 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
앞서 설명한 바와 같이, 드라이버(120)는 어플리케이션(110)으로부터 스토리지 디바이스(200)를 제어하기 위한 I/O 요청을 수신할 수 있다. 여기서 I/O 요청은 스토리지 디바이스(200)로부터 데이터를 리드하기 위한 리드 요청, 스토리지 디바이스(200)에 데이터를 라이트하기 위한 라이트 요청을 포함할 수 있다.
드라이버(120)는 I/O 요청을 스토리지 디바이스(200)에 전송할 수 있다. 예를 들어, 드라이버(120)는 I/O 요청을 호스트 컨트롤러(130)에 전달하고, 호스트 컨트롤러(130)는 호스트 인터페이스부(140)를 통해 I/O 요청을 스토리지 디바이스(200)에 전송할 수 있다. 즉, 호스트 인터페이스부(140)는 드라이버(120)로부터 제공되는 I/O 요청을 스토리지 디바이스(200)에 전송할 수 있다.
이후 드리이버(120)는 스토리지 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료할 때까지 대기할 수 있다. 일례로, 드라이버(120)는 스토리지 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료하였는지 여부를 확인하기 위해 폴링(polling)을 수행하면서 대기할 수 있다. 폴링을 수행하는 중, 스토리지 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료하였음을 인지하게 되면, 드라이버(120)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업을 수행할 수 있다.
다른 예로, 드라이버(120)는 스토리지 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료할 때까지 슬립(sleep) 상태로 대기할 수 있다. 그리고 스토리지 디바이스(200)로부터, 해당 I/O 요청에 대한 처리를 완료했다는 인터럽트를 수신한 경우, 웨이크업할 수 있다. 웨이크업한 드라이버(120)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업을 수행할 수 있다.
후속 작업은, 예를 들어 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공하거나, 스토리지 디바이스(200)의 처리 중 발생한 오류를 어플리케이션(110)에 제공하는 등의 후속 작업을 포함할 수 있다.
그런데 앞서 설명한 폴링 방식은, 드라이버(120)가 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료하였음을 인지할 때까지 계속 자원(예컨대 프로세서)를 사용하게 되므로 자원의 사용률이 높아지는 문제가 있다. 반면 앞서 설명한 인터럽트 방식은, 스토리지 디바이스(200)가 해당 I/O 요청에 대한 처리를 완료할 때까지 드라이버(120)는 슬립 상태로 대기하므로 자원의 사용률이 크게 문제되지 않는다.
다만 인터럽트 방식은 스토리지 디바이스(200)가 인터럽트를 생성하여 호스트(100)에 전송을 해 주어야만 드라이버(120)가 해당 I/O 요청에 대한 처리 완료 사실을 알 수 있다는 점에서, 그리고 인터럽트 수신 후 드라이버(120)가 슬립 상태로부터 웨이크업하기 위한 시간이 필요하다는 점에서, 레이턴시(latency)가 발생하는 문제가 있다.
이와 같은 문제들을 해결하기 위해, 본 발명의 일 실시예에 따른 호스트(100)는 I/O 요청을 스토리지 디바이스(200)에 전송하고, 스토리지 디바이스(200)가 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에, 스토리지 디바이스(200)로부터 인터럽트를 수신한다. 바꾸어 말하면, 본 발명의 일 실시예에 따른 스토리지 디바이스(200)는 호스트(100)로부터 I/O 요청을 수신하고, 비휘발성 메모리(250)에 대해 I/O 요청에 따른 데이터 액세스를 수행하되, 데이터 액세스를 완료하기 소정의 시간 전에 상기 호스트(100)에 상기 인터럽트를 전송한다.
즉, 해당 I/O 요청에 대한 처리가 완료되기 전에, 스토리지 디바이스(200)가 미리 인터럽트를 발생시켜, 해당 I/O 요청에 대한 처리가 완료되는 시점 부근에서는 슬립 상태에 있던 드라이버(120)가 웨이크업되도록 함으로써, 앞서 설명한 레이턴시를 감소시킬 수 있다.
이와 관련하여, 도 2 내지 도 5를 참조하여 구체적으로 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 시점(T1) 이전에, 호스트(100)의 드라이버(120)는 어플리케이션(110)으로부터 스토리지 디바이스(200)를 제어하기 위한 I/O 요청을 수신한다. 그리고 시점(T1)에서, 예컨대 호스트 인터페이스부(140)를 통해, 드라이버(120)는 I/O 요청을 스토리지 디바이스(200)에 전송한다.
시점(T2)에서, 스토리지 디바이스(200)는, 예컨대 디바이스 인터페이스부(240)를 통해, 호스트(100)로부터 I/O 요청을 수신한다. 그러면 디바이스 컨트롤러(230)는, 비휘발성 메모리(250)에 대해 해당 I/O 요청에 따른 데이터 액세스를 수행한다.
구체적으로, 구간(T2 내지 T3)에서, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)에 대해 리드, 라이트, 이레이즈 등과 같은 데이터 액세스를 수행할 수 있다.
그리고 구간(T3 내지 T6)에서, 디바이스 컨트롤러(230)는 호스트(100)에 데이터 액세스에 따른 데이터를 전송할 수 있다. 예를 들어, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)로부터 리드한 데이터를 호스트(100)에 전송할 수 있다. 이와 동시에, 호스트(100)는, 예컨대 호스트 인터페이스부(140)를 통해, 스토리지 디바이스(200)로부터 데이터 액세스에 따른 데이터를 수신할 수 있다.
특히, 시점(T4)에서, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 데이터 액세스를 완료하기 소정의 시간 전에 호스트(100)에 인터럽트를 전송한다. 그리고, 호스트(100)의 호스트 인터페이스부(140)는, 시점(T5)에서, 해당 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스(200)로부터 인터럽트를 수신하고, 웨이크업을 시작한다.
즉, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 호스트(100)에 데이터 액세스에 따른 데이터를 전송하는 동안 호스트(100)에 인터럽트를 전송하고, 호스트(100)의 드라이버(120)는, 호스트 인터페이스부(140)를 통해, 스토리지 디바이스(200)로부터 데이터 액세스에 따른 데이터를 수신하는 동안 인터럽트를 수신한다. 그리고 데이터 액세스에 따른 데이터의 전송이 종료되기 전에 웨이크업 상태로 진입한다.
다음으로 시점(T6)에서, 디바이스 컨트롤러(230)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업으로, 예컨대 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공할 수 있다.
본 실시예에 따르면, 해당 I/O 요청에 대한 처리가 완료되기 전에, 스토리지 디바이스(200)가 미리 인터럽트를 발생시켜, 해당 I/O 요청에 대한 처리가 완료되는 시점 부근에서는 슬립 상태에 있던 드라이버(120)가 웨이크업되도록 함으로써, 레이턴시를 감소시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 도 2의 실시예와 다른 점은, 인터럽트의 전송 시점이 도 2의 경우보다 앞선다는 점이다. 이에 따라 드라이버(120)는 해당 I/O 요청에 대한 처리가 완료되기 상당히 이전 시점에 웨이크업 상태로 진입한 후, 추가적인 폴링을 수행할 수 있다.
구체적으로, 구간(T2 내지 T5)에서, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)에 대해 리드, 라이트, 이레이즈 등과 같은 데이터 액세스를 수행할 수 있다.
그리고 구간(T5 내지 T7)에서, 디바이스 컨트롤러(230)는 호스트(100)에 데이터 액세스에 따른 데이터를 전송할 수 있다. 예를 들어, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)로부터 리드한 데이터를 호스트(100)에 전송할 수 있다. 이와 동시에, 호스트(100)는, 예컨대 호스트 인터페이스부(140)를 통해, 스토리지 디바이스(200)로부터 데이터 액세스에 따른 데이터를 수신할 수 있다.
특히, 시점(T3)에서, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 데이터 액세스를 완료하기 소정의 시간 전에 호스트(100)에 인터럽트를 전송한다. 그리고, 호스트(100)의 호스트 인터페이스부(140)는, 시점(T4)에서, 해당 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스(200)로부터 인터럽트를 수신하고, 웨이크업을 시작한다.
시점(T6)이 되면, 드라이버(120)의 웨이크업은 완료된다. 그런데 아직 스토리지 디바이스(200)의 데이터 전송은 계속 중이다. 이와 같은 경우, 드라이버(120)는 구간(T6 내지 T7)의 추가 폴링을 수행하여 데이터 전송의 완료 여부를 인지한다.
본 실시예에서는, 도 2의 실시예와 달리, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)가, 비휘발성 메모리(250)에 대해 데이터 액세스를 수행하는 동안 호스트(100)에 인터럽트를 전송하고, 호스트(100)의 드라이버(120)는, 호스트 인터페이스부(140)를 통해, 스토리지 디바이스(200)로부터 데이터 액세스에 따른 데이터 수신을 시작하기 전에 인터럽트를 수신하는 경우로 도시하였다.
그러나 본 발명의 범위는 이에 제한되지 않고, 도 2에서처럼 데이터 액세스에 따른 데이터를 전송하는 동안(즉 구간(T5 내지 T7) 중 임의의 시점)에 인터럽트가 발생되는 경우에서도, 스토리지 디바이스(200)의 데이터 전송이 완료되기 전에, 드라이버(120)의 웨이크업이 완료되는 경우, 구간(T6 내지 T7)의 추가 폴링이 수행될 수 있다.
다음으로 시점(T7)에서, 디바이스 컨트롤러(230)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업으로, 예컨대 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공할 수 있다.
본 실시예에 따르면, 해당 I/O 요청에 대한 처리가 완료되기 전에, 스토리지 디바이스(200)가 미리 인터럽트를 발생시켜, 해당 I/O 요청에 대한 처리가 완료되는 시점 부근에서는 슬립 상태에 있던 드라이버(120)가 웨이크업되도록 함으로써, 레이턴시를 감소시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 도 2의 실시예와 다른 점은, 인터럽트의 전송 시점이 도 2의 경우보다 뒤라는 점이다. 이에 따라, 본 실시예에서는 구간(T6 내지 T7)에 해당하는 딜레이가 발생될 수 있다.
구체적으로, 구간(T2 내지 T3)에서, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)에 대해 리드, 라이트, 이레이즈 등과 같은 데이터 액세스를 수행할 수 있다. 그리고 구간(T3 내지 T6)에서, 디바이스 컨트롤러(230)는 호스트(100)에 데이터 액세스에 따른 데이터를 전송할 수 있다.
특히, 시점(T4)에서, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 데이터 액세스를 완료하기 소정의 시간 전에 호스트(100)에 인터럽트를 전송한다. 그리고, 호스트(100)의 호스트 인터페이스부(140)는, 시점(T5)에서, 해당 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스(200)로부터 인터럽트를 수신하고, 웨이크업을 시작한다.
시점(T6)이 되면, 스토리지 디바이스(200)의 데이터 전송은 완료된다. 그런데 아직 드라이버(120)의 웨이크업은 계속 중이다. 이와 같은 경우, 구간(T6 내지 T7)에 해당하는 딜레이가 발생될 수 있다.
다음으로 시점(T7)에서, 디바이스 컨트롤러(230)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업으로, 예컨대 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공할 수 있다.
본 실시예에 따르면, 해당 I/O 요청에 대한 처리가 완료되기 전에, 스토리지 디바이스(200)가 미리 인터럽트를 발생시켜, 해당 I/O 요청에 대한 처리가 완료되는 시점 부근에서는 슬립 상태에 있던 드라이버(120)가 웨이크업되도록 함으로써, 구간(T6 내지 T7)에 해당하는 딜레이가 발생하는 경우에도, 전체적인 레이턴시를 감소시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 5에 도시된 실시예는, 인터럽트의 전송 시점이 스토리지 디바이스(200)의 데이터 전송이 완료된 시점인 경우로 최악의 경우(worst case)를 나타낸 것이다. 최선의 경우(best case)를 나타낸 도 2와 비교하면, 구간(T4 내지 T7)에 해당하는 딜레이가 발생될 수 있다.
본 실시예에 따르면, 해당 I/O 요청에 대한 처리가 완료되기 전에, 스토리지 디바이스(200)가 미리 인터럽트를 발생시킨 효과가 없다고 할 수 있다. 따라서 이와 같은 최악의 경우를 회피하기 위해서, 앞서 설명한 소정의 시간을 적절하게 결정할 필요가 있다.
이제 도 6 내지 도 7을 참조하여, 소정의 시간을 적절하게 결정하기 위한 예시적인 방안을 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이고, 도 7은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(2)이 도 1의 반도체 시스템(1)과 다른 점은, 호스트(100)가 웨이크업 시간 정보(WK_INFO)를 스토리지 디바이스(200)에 제공한다는 점이다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 드라이버(120)가 슬립 상태에서 웨이크업하기까지 소요되는 시간에 관한 정보를 포함하는 웨이크업 시간 정보(WK_INFO)를 스토리지 디바이스(200)에 전송할 수 있다.
그러면 디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 웨이크업 시간 정보(WK_INFO)를 수신하고, 웨이크업 시간 정보(WK_INFO)에 기초하여 소정의 시간을 결정할 수 있다. 본 실시예에서, 디바이스 컨트롤러(230)는 웨이크업 시간 설정 모듈(232)을 포함하고, 웨이크업 시간 설정 모듈(232)은 수신된 웨이크업 시간 정보(WK_INFO)에 기초하여 소정의 시간을 결정할 수 있다.
여기서 웨이크업 시간 정보(WK_INFO)는, 호스트(100)의 드라이버(120)가 슬립 상태에 있던 중 인터럽트를 수신한 뒤로 웨이크업을 완료할 때까지 걸리는 시간 정보를 말한다. 예를 들어, 웨이크업 시간 정보(WK_INFO)는, 인터럽트를 수신한 뒤로 웨이크업을 완료할 때까지 걸리는 시간들을 산술적으로 예측한 수치로 표현될 수도 있고, 인터럽트를 수신한 뒤로 웨이크업을 완료할 때까지 걸렸던 과거의 시간들을 평균한 수치로 표현될 수도 있다. 즉, 웨이크업 시간 정보(WK_INFO)는, 디바이스 컨트롤러(230)가 미리 인터럽트 발생을 하기 위한 소정의 시간을 적절히 계산하기 위한 정보를 통칭하며, 그 구체적인 표현 방법, 연산 방법 등은 특정 방법으로 제한되지 않는다.
이어서 도 7을 참조하면, 웨이크업 시간 설정 모듈(232)은, 수신된 웨이크업 시간 정보(WK_INFO)에 기초하여, 디바이스 컨트롤러(230)가 미리 인터럽트 발생을 하기 위한 소정의 시간을 결정할 수 있다.
예를 들어, 수신된 웨이크업 시간 정보(WK_INFO)로부터 추출한 시간 값이 '10'이라고 한다면, 웨이크업 시간 설정 모듈(232)은 시점(T6)으로부터 '10'이라는 시간 전에 디바이스 컨트롤러(230)가 인터럽트를 발생하도록 스토리지 디바이스(200)를 설정할 수 있다. 다시 말해서, 웨이크업 시간 설정 모듈(232)은 구간(T4 내지 T6)이 '10'이라는 시간에 해당하도록 디바이스 컨트롤러(230)에 대한 동작을 설정할 수 있다.
한편, 본 발명의 몇몇의 실시예에서, 웨이크업 시간 설정 모듈(232)은, 호스트(100)에 데이터 액세스에 따른 데이터를 전송하는 시간에 관한 정보를 포함하는 DMA 시간 정보(DMA_INFO)를 제공받을 수 있다. 그리고 웨이크업 시간 설정 모듈(232)은, 웨이크업 시간 정보(WK_INFO) 및 DMA 시간 정보(DMA_INFO)에 기초하여, 디바이스 컨트롤러(230)가 미리 인터럽트 발생을 하기 위한 소정의 시간을 결정할 수도 있다.
여기서 DMA 시간 정보(DMA_INFO)는, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)가 데이터 액세스에 따른 데이터 호스트(100)에 전송 완료할 때까지 걸리는 시간 정보를 말한다. 예를 들어, DMA 시간 정보(DMA_INFO)는, 데이터 액세스에 따른 데이터 호스트(100)에 전송 완료할 때까지 걸리는 시간들을 산술적으로 예측한 수치로 표현될 수도 있고, 데이터 액세스에 따른 데이터 호스트(100)에 전송 완료할 때까지 걸렸던 과거의 시간들을 평균한 수치로 표현될 수도 있다. 즉, DMA 시간 정보(DMA_INFO)는, 웨이크업 시간 정보(WK_INFO)와 마찬가지로, 디바이스 컨트롤러(230)가 미리 인터럽트 발생을 하기 위한 소정의 시간을 적절히 계산하기 위한 정보를 통칭하며, 그 구체적인 표현 방법, 연산 방법 등은 특정 방법으로 제한되지 않는다.
예를 들어, 수신된 웨이크업 시간 정보(WK_INFO)로부터 추출한 시간 값이 '10'이고, 및 DMA 시간 정보(DMA_INFO)로부터 추출한 시간 값이 '14'라고 한다면, 웨이크업 시간 설정 모듈(232)은 시점(T3)으로부터 '4'이라는 시간이 지나면 바로 디바이스 컨트롤러(230)가 인터럽트를 발생하도록 스토리지 디바이스(200)를 설정할 수 있다. 다시 말해서, 웨이크업 시간 설정 모듈(232)은 구간(T3 내지 T4)이 '4'이라는 시간에 해당하도록 디바이스 컨트롤러(230)에 대한 동작을 설정할 수 있다.
이와 같은 방식으로 인터럽트를 미리 발생시키기 위한 소정의 시간을 적절하게 결정함으로써, 도 5에서 예시했던 최악의 경우는 회피할 수 있다. 그러나 주의할 점은 본 실시예에서의 내용은 오로지 예시적인 것일 뿐이며, 수신된 웨이크업 시간 정보(WK_INFO) 및/또는 DMA 시간 정보(DMA_INFO)의 활용 방법은 특정 방법으로 제한되지 않는다는 것이다.
이제 도 8 내지 도 10을 참조하여, 호스트(100)와 스토리지 디바이스(200) 사이에 웨이크업 시간 정보(WK_INFO)를 전송하는 예시적인 방법들에 대해 설명하도록 한다.
도 8은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 웨이크업 시간 정보(WK_INFO)는 스토리지 디바이스(200)의 초기화 시점과 같은 특정 시점에, 별도의 명령의 형태로, 또는 관리자 명령의 형태로 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 웨이크업 시간 정보(WK_INFO)를 포함하는 명령(410)을 전송한 후, 하나 이상의 I/O 요청(411, 412, 413)을 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터 웨이크업 시간 정보(WK_INFO)를 포함하는 명령(410)을 수신한 후, 하나 이상의 I/O 요청(411, 412, 413)을 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 하나 이상의 I/O 요청(411, 412, 413)에 대해, 인터럽트를 미리 발생하기 위한 소정의 시간을 명령(410)에 포함된 웨이크업 시간 정보(WK_INFO)에 기초하여 설정할 수 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 웨이크업 시간 정보(WK_INFO)는 스토리지 디바이스(200)의 동작 중 주기적으로, 별도의 명령의 형태로 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 하나 이상의 제1 I/O 요청(421, 422)에 대한 웨이크업 시간 정보(WK_INFO)를 포함하는 제1 명령(420)을 전송한 후, 하나 이상의 제2 I/O 요청(424, 425)에 대한 웨이크업 시간 정보(WK_INFO)를 포함하는 제2 명령(423)을 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터, 하나 이상의 제1 I/O 요청(421, 422)에 대한 웨이크업 시간 정보(WK_INFO)를 포함하는 제1 명령(420)을 수신한 후, 하나 이상의 제2 I/O 요청(424, 425)에 대한 웨이크업 시간 정보(WK_INFO)를 포함하는 제2 명령(423)을 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 하나 이상의 제1 I/O 요청(421, 422)에 대해, 인터럽트를 미리 발생하기 위한 소정의 시간을 제1 명령(420)에 포함된 웨이크업 시간 정보(WK_INFO)에 기초하여 설정하고, 하나 이상의 제1 I/O 요청(424, 425)에 대해, 인터럽트를 미리 발생하기 위한 소정의 시간을 제1 명령(423)에 포함된 웨이크업 시간 정보(WK_INFO)에 기초하여 설정할 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 웨이크업 시간 정보(WK_INFO)는 스토리지 디바이스(200)의 동작 중 I/O 요청과 함께 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 I/O 요청(430a, 431a, 432a)에 대한 각각의 웨이크업 시간 정보(WK_INFO)(430b, 431b, 432b)를 I/O 요청(430a, 431a, 432a)과 함께 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터, I/O 요청(430a, 431a, 432a)에 대한 각각의 웨이크업 시간 정보(WK_INFO)(430b, 431b, 432b)를 I/O 요청(430a, 431a, 432a)과 함께 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 I/O 요청(430a)에 대해 인터럽트를 미리 발생하기 위한 소정의 시간을 웨이크업 시간 정보(WK_INFO)(430b)에 기초하여 설정하고, I/O 요청(430a) 처리 후, I/O 요청(431a)에 대해 인터럽트를 미리 발생하기 위한 소정의 시간을 웨이크업 시간 정보(WK_INFO)(431b)에 기초하여 설정할 수 있다. 마찬가지로, 디바이스 컨트롤러(230)는 I/O 요청(431a) 처리 후, I/O 요청(432a)에 대해 인터럽트를 미리 발생하기 위한 소정의 시간을 웨이크업 시간 정보(WK_INFO)(432b)에 기초하여 설정할 수 있다.
이제까지 도 8 내지 도 10을 참조하여 설명한 호스트(100)와 스토리지 디바이스(200) 사이에 웨이크업 시간 정보(WK_INFO)를 전송하는 방법은 오로지 예시적인 것으로, 본 발명의 범위는 이에 제한되지 않는다.
도 11은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이고, 도 12는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(3)이 도 1의 반도체 시스템(1)과 다른 점은, 호스트(100)가 워크로드 정보(WORK_INFO)를 스토리지 디바이스(200)에 제공한다는 점이다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 I/O 요청과 연관된 작업의 유형을 나타내는 워크로드 정보(WORK_INFO)를 스토리지 디바이스(200)에 전송할 수 있다.
그러면 디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 워크로드 정보(WORK_INFO)를 수신하고, 워크로드 정보(WORK_INFO)로부터 추출된 값에 따라 스토리지 디바이스(200)의 동작이 달라지도록 할 수 있다.
구체적으로, 워크로드 정보(WORK_INFO)가 제1 값을 가질 경우, 디바이스 컨트롤러(230)는 단일의 I/O요청에 대응하는 인터럽트를 상기 호스트(100)에 전송할 수 있다. 이와 다르게 워크로드 정보(WORK_INFO)가 제1 값과 다른 제2 값을 가질 경우, 디바이스 컨트롤러(230)는 복수의 I/O 요청에 대응하는 인터럽트를 호스트(100)에 전송할 수 있다. 본 실시예에서, 디바이스 컨트롤러(230)는 동작 모드 설정 모듈(234)을 포함하고, 동작 모드 설정 모듈(234)은 수신된 워크로드 정보(WORK_INFO)에 기초하여 스토리지 디바이스(200)의 동작 모드를 설정할 수 있다.
여기서 워크로드 정보(WORK_INFO)는, 예를 들어, I/O 작업에서 요구되는 특성을 나타낼 수 있다. 예를 들어, 워크로드 정보(WORK_INFO)가 제1 값을 갖는 경우, 이와 관련된 I/O 작업은 레이턴시가 우선이 되는 로우 레이턴시(low latency) 작업을 의미할 수 있다. 이와 다르게 워크로드 정보(WORK_INFO)가 제2 값을 갖는 경우, 이와 관련된 I/O 작업은 성능이 우선이 되는 하이 스루풋(high throughput) 작업을 의미할 수 있다. 즉, 동작 모드 설정 모듈(234)은 I/O 작업이 로우 레이턴시 작업에 해당하는지, 하이 스루풋 작업에 해당하는지 여부를 판단하여, 로우 레이턴시 작업에 있어서는 단일의 I/O요청이 있을 때마다 이에 상응하는 인터럽트를 발생시키고, 하이 스루풋 작업에 있어서는 복수의 I/O요청을 그룹화하여 대표적인 단일 인터럽트를 발생시키도록 스토리지 디바이스(200)를 제어할 수 있다.
이어서 도 12를 참조하면, 구간(M1)은 로우 레이턴시 작업을 처리하는 것을 나타내며 구간(M2)는 하이 스루풋 작업을 처리하는 것을 나타낸다.
먼저 시점(T2)에서, 스토리지 디바이스(200)는, 호스트(100)로부터 I/O 요청을 수신한다. 그러면 디바이스 컨트롤러(230)는, 비휘발성 메모리(250)에 대해 해당 I/O 요청에 따른 데이터 액세스(ACCESS0)를 수행한다. 구체적으로, 구간(T2 내지 T3)에서, 디바이스 컨트롤러(230)는 비휘발성 메모리(250)에 대해 리드, 라이트, 이레이즈 등과 같은 데이터 액세스를 수행할 수 있다. 그리고 구간(T3 내지 T6)에서, 디바이스 컨트롤러(230)는 호스트(100)에 데이터 액세스에 따른 데이터를 전송(DMA0)할 수 있다.
특히, 시점(T4)에서, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 데이터 액세스를 완료하기 소정의 시간 전에 호스트(100)에 인터럽트를 전송한다. 그리고, 호스트(100)의 호스트 인터페이스부(140)는, 시점(T5)에서, 해당 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 스토리지 디바이스(200)로부터 인터럽트를 수신하고, 웨이크업을 시작한다.
즉, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 호스트(100)에 데이터 액세스에 따른 데이터를 전송하는 동안 호스트(100)에 인터럽트를 전송하고, 호스트(100)의 드라이버(120)는, 호스트 인터페이스부(140)를 통해, 스토리지 디바이스(200)로부터 데이터 액세스에 따른 데이터를 수신하는 동안 인터럽트를 수신한다. 그리고 데이터 액세스에 따른 데이터의 전송이 종료되기 전에 웨이크업 상태로 진입한다.
다음으로 시점(T6)에서, 디바이스 컨트롤러(230)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업으로, 예컨대 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공할 수 있다.
다음으로, 시점(T8)에서, 스토리지 디바이스(200)는, 호스트(100)로부터 복수의 I/O 요청을 수신한다. 그러면 디바이스 컨트롤러(230)는, 비휘발성 메모리(250)에 대해 해당 I/O 요청에 따른 복수의 데이터 액세스(ACCESS1 내지 ACCESS3)를 수행한다. 그리고 구간(T11 내지 T14)에서, 디바이스 컨트롤러(230)는 호스트(100)에 데이터 액세스에 따른 데이터를 전송(DMA1 내지 DMA3)할 수 있다.
특히, 시점(T14)에서, 스토리지 디바이스(200)의 디바이스 컨트롤러(230)는, 데이터 액세스를 완료한 후 호스트(100)에 단일의 인터럽트를 전송한다. 그러면 호스트(100)의 호스트 인터페이스부(140)는, 단일의 인터럽트를 수신한 후 웨이크업을 시작한다.
다음으로 시점(T15)에서, 디바이스 컨트롤러(230)는 스토리지 디바이스(200)가 완료한 처리의 후속 작업으로, 예컨대 스토리지 디바이스(200)가 비휘발성 메모리(250)로부터 리드하여 전송한 데이터를 어플리케이션(110)에 제공할 수 있다.
이와 같은 방식으로, I/O 작업이 로우 레이턴시 작업에 해당하는 경우는 레이턴시를 최소화 하는 방법을 이용(구간(M1))하고, I/O 작업이 하이 스루풋 작업에 해당하는 경우는 빈번한 인터럽트 처리로 인한 자원 낭비를 줄이기 위한 방법(구간(M2))을 이용하여, 반도체 시스템(3)의 I/O 처리 성능 및 효율을 더욱 향상시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, 워크로드 정보(WORK_INFO)는 스토리지 디바이스(200)의 초기화 시점과 같은 특정 시점에, 별도의 명령의 형태로, 또는 관리자 명령의 형태로 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 워크로드 정보(WORK_INFO)를 포함하는 명령(510)을 전송한 후, 하나 이상의 I/O 요청(511, 512, 513)을 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터 워크로드 정보(WORK_INFO)를 포함하는 명령(510)을 수신한 후, 하나 이상의 I/O 요청(511, 512, 513)을 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 하나 이상의 I/O 요청(511, 512, 513)에 대해, 명령(510)에 포함된 워크로드 정보(WORK_INFO)에 기초하여 I/O 작업 특성에 따라 스토리지 디바이스(200)의 동작 모드를 다르게 설정할 수 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, 워크로드 정보(WORK_INFO)는 스토리지 디바이스(200)의 동작 중 주기적으로, 별도의 명령의 형태로 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 하나 이상의 제1 I/O 요청(521, 522)에 대한 워크로드 정보(WORK_INFO)를 포함하는 제1 명령(520)을 전송한 후, 하나 이상의 제2 I/O 요청(524, 525)에 대한 워크로드 정보(WORK_INFO)를 포함하는 제2 명령(523)을 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터, 하나 이상의 제1 I/O 요청(521, 522)에 대한 워크로드 정보(WORK_INFO)를 포함하는 제1 명령(520)을 수신한 후, 하나 이상의 제2 I/O 요청(524, 525)에 대한 워크로드 정보(WORK_INFO)를 포함하는 제2 명령(523)을 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 하나 이상의 제1 I/O 요청(521, 522)에 대해, 제1 명령(520)에 포함된 워크로드 정보(WORK_INFO)에 기초하여 I/O 작업 특성에 따라 스토리지 디바이스(200)의 동작 모드를 다르게 설정하고, 하나 이상의 제2 I/O 요청(524, 525)에 대해, 제2 명령(523)에 포함된 워크로드 정보(WORK_INFO)에 기초하여 I/O 작업 특성에 따라 스토리지 디바이스(200)의 동작 모드를 다르게 설정할 수 있다.
도 15는 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, 워크로드 정보(WORK_INFO)는 스토리지 디바이스(200)의 동작 중 I/O 요청과 함께 호스트(100)에서 디바이스(200)로 전송될 수 있다.
구체적으로, 호스트(100)의 드라이버(120)는 호스트 인터페이스부(140)를 통해 I/O 요청(530a, 531, 532, 533a, 534, 535)에 대한 각각의 워크로드 정보(WORK_INFO)(530b, 533b)를 I/O 요청(530a, 533a)과 함께 전송할 수 있다.
디바이스 컨트롤러(230)는 디바이스 인터페이스부(240)를 통해 호스트(100)로부터, I/O 요청(530a, 531, 532, 533a, 534, 535)에 대한 각각의 워크로드 정보(WORK_INFO)(530b, 533b)를 I/O 요청(530a, 533a)과 함께 수신할 수 있다.
그러면 디바이스 컨트롤러(230)는 I/O 요청(530a, 531, 532)에 대해 워크로드 정보(WORK_INFO)(530b)에 기초하여 I/O 작업 특성에 따라 스토리지 디바이스(200)의 동작 모드를 다르게 설정하고, I/O 요청(530a, 531, 532) 처리 후, I/O 요청(533a, 534, 535)에 대해 워크로드 정보(WORK_INFO)(533b)에 기초하여 I/O 작업 특성에 따라 스토리지 디바이스(200)의 동작 모드를 다르게 설정할 수 있다.
이제까지 도 13 내지 도 15를 참조하여 설명한 호스트(100)와 스토리지 디바이스(200) 사이에 워크로드 정보(WORK_INFO)를 전송하는 방법은 오로지 예시적인 것으로, 본 발명의 범위는 이에 제한되지 않는다.
도 16은 본 발명의 일 실시예에 따른 반도체 시스템을 설명하기 위한 블록도이다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템(4)이 도 1의 반도체 시스템(1)과 다른 점은, 호스트(100)가 웨이크업 시간 정보(WK_INFO) 및 워크로드 정보(WORK_INFO)를 스토리지 디바이스(200)에 제공한다는 점이다.
즉, 본 실시예에서, 디바이스 컨트롤러(230)는 웨이크업 시간 설정 모듈(232)을 포함하고, 웨이크업 시간 설정 모듈(232)은 수신된 웨이크업 시간 정보(WK_INFO)에 기초하여 소정의 시간을 결정할 수 있다. 그리고 디바이스 컨트롤러(230)는 동작 모드 설정 모듈(234)을 포함하고, 동작 모드 설정 모듈(234)은 수신된 워크로드 정보(WORK_INFO)에 기초하여 스토리지 디바이스(200)의 동작 모드를 설정할 수 있다.
이에 대한 구체적인 내용은 앞서 도 6 내지 도 15에 걸쳐 설명한 내용과 중복되므로 그 설명을 생략하도록 한다.
도 17은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 순서도이다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템은, I/O 요청을 호스트(100)에서 스토리지 디바이스(200)로 전송(S1701)한다.
다음으로 스토리지 디바이스(200)는 비휘발성 메모리(250)에 대해 데이터 액세스를 수행(S1703)한다.
다음으로 반도체 시스템은, 스토리지 디바이스(200)의 I/O 요청에 따른 데이터 액세스를 완료하기 전에, 인터럽트를 스토리지 디바이스(200)에서 호스트(100)로 전송(S1705)한다.
이에 대한 구체적인 내용은 앞서 도 1 내지 도 16에 걸쳐 설명한 내용과 중복되므로 그 설명을 생략하도록 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3, 4: 반도체 시스템 100: 호스트
110: 어플리케이션 120: 드라이버
130: 호스트 컨트롤러 140: 호스트 인터페이스
200: 스토리지 디바이스 230: 디바이스 컨트롤러
240: 디바이스 인터페이스 250: 비휘발성 메모리

Claims (27)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 스토리지 디바이스를 구동하는 드라이버; 및
    상기 드라이버로부터 제공되는 I/O 요청을 상기 스토리지 디바이스에 전송하고, 상기 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 상기 스토리지 디바이스로부터 인터럽트(interrupt)를 수신하는 호스트 인터페이스부를 포함하고,
    상기 드라이버는 상기 인터럽트를 수신하면 슬립 상태로부터 웨이크업을 시작하고,
    상기 드라이버가 상기 데이터 액세스의 데이터가 제공되는 데이터 라인과 분리된 인터럽트 라인을 통해 상기 스토리지 디바이스로부터 상기 인터럽트를 수신한 후, 상기 소정의 시간 내에 상기 데이터 액세스를 완료하고,
    상기 인터럽트는 상기 스토리지 디바이스가 상기 데이터 액세스를 완료하지 않았어도 상기 스토리지 디바이스가 상기 데이터 액세스를 완료했다고 상기 호스트에 알리는 것인 반도체 장치.
  9. 제8항에 있어서,
    상기 드라이버는, 상기 호스트 인터페이스부를 통해, 상기 스토리지 디바이스로부터 상기 데이터 액세스에 따른 데이터를 수신하는 동안 상기 인터럽트를 수신하는 반도체 장치.
  10. 제9항에 있어서,
    상기 드라이버는, 상기 호스트 인터페이스부를 통해, 상기 스토리지 디바이스로부터 상기 데이터 액세스에 따른 데이터를 수신하기 전에 상기 인터럽트를 수신하는 반도체 장치.
  11. 제8항에 있어서,
    상기 드라이버는 상기 호스트 인터페이스부를 통해 상기 드라이버가 슬립(sleep) 상태에서 웨이크업하기까지 소요되는 시간에 관한 정보를 포함하는 웨이크업 시간 정보를 상기 스토리지 디바이스에 전송하는 반도체 장치.
  12. 제8항에 있어서,
    상기 드라이버는 상기 호스트 인터페이스부를 통해 상기 I/O 요청과 연관된 작업의 유형을 나타내는 워크로드 정보를 상기 스토리지 디바이스에 전송하는 반도체 장치.
  13. 전기적 인터페이스(electrical interface)를 통해 접속되는 호스트 및 스토리지 디바이스를 포함하고,
    상기 호스트는,
    I/O 요청을 상기 스토리지 디바이스에 전송하고, 상기 I/O 요청에 따른 데이터 액세스를 완료하기 소정의 시간 전에 상기 스토리지 디바이스로부터 인터럽트(interrupt)를 수신하고,
    상기 스토리지 디바이스는,
    상기 호스트로부터 I/O 요청을 수신하고, 비휘발성 메모리에 대해 상기 I/O 요청에 따른 데이터 액세스를 수행하되, 상기 데이터 액세스를 완료하기 소정의 시간 전에 상기 호스트에 상기 인터럽트를 전송하고,
    상기 호스트는 상기 인터럽트를 수신하면 슬립 상태에서 웨이크업을 시작하고 상기 소정의 시간 내에 상기 웨이크업을 완료하고,
    상기 스토리지 디바이스는
    상기 호스트가 상기 인터럽트를 수신한 후 상기 소정의 시간 내에 상기 데이터 액세스를 완료하고,
    상기 인터럽트는 상기 비휘발성 메모리가 상기 데이터 액세스를 완료하지 않았어도 상기 비휘발성 메모리가 상기 데이터 액세스를 완료했다고 상기 호스트에 알리는 것이고,
    상기 스토리지 디바이스는 웨이크업 시간 정보에 기초하여 상기 소정의 시간을 결정하는 반도체 시스템.
  14. 제13항에 있어서,
    상기 호스트는, 상기 스토리지 디바이스를 구동하는 드라이버가 슬립(sleep) 상태에서 웨이크업하기까지 소요되는 시간에 관한 정보를 포함하는 상기 웨이크업 시간 정보를 상기 스토리지 디바이스에 전송하는 반도체 시스템.
  15. 제14항에 있어서,
    상기 스토리지 디바이스는, 상기 호스트에 상기 데이터 액세스에 따른 데이터를 전송하는 시간에 관한 정보를 포함하는 DMA 시간 정보를 제공받고,
    상기 스토리지 디바이스는 상기 웨이크업 시간 정보 및 상기 DMA 시간 정보에 기초하여 상기 소정의 시간을 결정하는 반도체 시스템.
  16. 제14항에 있어서,
    상기 스토리지 디바이스는 상기 호스트로부터 상기 웨이크업 시간 정보를 포함하는 명령을 수신한 후, 하나 이상의 상기 I/O 요청을 수신하는 반도체 시스템.
  17. 제14항에 있어서,
    상기 스토리지 디바이스는 상기 호스트로부터, 하나 이상의 제1 I/O 요청에 대한 웨이크업 시간 정보를 포함하는 제1 명령을 수신한 후, 하나 이상의 제2 I/O 요청에 대한 웨이크업 시간 정보를 포함하는 제2 명령을 수신하는 반도체 시스템.
  18. 제14항에 있어서,
    상기 스토리지 디바이스는 상기 호스트로부터, 상기 I/O 요청에 대한 각각의 웨이크업 시간 정보를 상기 I/O 요청과 함께 수신하는 반도체 시스템.
  19. 제13항에 있어서,
    상기 호스트는, 상기 I/O 요청과 연관된 작업의 유형을 나타내는 워크로드 정보를 상기 스토리지 디바이스에 전송하는 반도체 시스템.
  20. 제19항에 있어서,
    상기 워크로드 정보가 제1 값을 가질 경우, 상기 스토리지 디바이스는 단일의 I/O요청에 대응하는 인터럽트를 상기 호스트에 전송하고,
    상기 워크로드 정보가 상기 제1 값과 다른 제2 값을 가질 경우, 상기 스토리지 디바이스는 복수의 I/O 요청에 대응하는 인터럽트를 상기 호스트에 전송하는 반도체 시스템.
  21. 호스트 및 스토리지 디바이스를 포함하는 반도체 시스템의 동작방법에 있어서,
    상기 스토리지 디바이스는 데이터 액세스를 완료하기 소정의 시간 전에 인터럽트를 전송하고,
    상기 호스트는 인터럽트를 수신하면 슬립 상태에서 웨이크업을 시작하여, 상기 소정의 시간 내에 상기 웨이크업을 완료하고,
    상기 스토리지 디바이스는 상기 소정의 시간 내에 상기 데이터 액세스를 완료하고,
    상기 인터럽트는 데이터 라인과 별도로 분리된 인터럽트 라인으로 전송되어, 상기 스토리지 디바이스가 상기 데이터 액세스를 완료하지 않았어도 상기 스토리지 디바이스가 상기 데이터 액세스를 완료했다고 상기 호스트에 알리는 것이고,
    상기 스토리지 디바이스는 웨이크업 시간 정보에 기초하여 상기 소정의 시간을 결정하는, 반도체 시스템의 동작방법.
  22. 제21항에 있어서,
    상기 호스트는 상기 슬립 상태에서 상기 웨이크업 하기까지 소요되는 시간에 관한 정보를 포함하는 상기 웨이크업 시간 정보를 상기 스토리지 디바이스로 전송하는, 반도체 시스템의 동작방법.
  23. 제22항에 있어서,
    상기 스토리지 디바이스는 상기 데이터 액세스에 따른 데이터를 상기 호스트에 전송 완료할 때까지 걸리는 시간에 관한 정보를 포함하는 DMA 시간 정보를 상기 호스트로부터 제공받는, 반도체 시스템의 동작방법.
  24. 제21항에 있어서,
    상기 스토리지 디바이스는 상기 호스트로부터 상기 웨이크업 시간 정보를 포함하는 명령을 수신하고,
    상기 스토리지 디바이스는 상기 호스트로부터 상기 데이터 액세스를 위한 하나이상의 I/O 요청을 수신하는, 반도체 시스템의 동작방법.
  25. 제21항에 있어서,
    상기 호스트는 하나 이상의 상기 데이터 액세스를 위한 하나 이상의 제1 I/O 요청에 대한 제1 웨이크업 시간 정보를 포함하는 제1 명령을 상기 스토리지 디바이스로 전송하고,
    상기 호스트는 상기 데이터 액세스를 위한 하나 이상의 제2 I/O 요청에 대한 제2 웨이크업 시간 정보를 포함하는 제2 명령을 상기 스토리지 디바이스로 전송하는, 반도체 시스템의 동작방법.
  26. 제21항에 있어서,
    상기 호스트는 상기 데이터 액세스를 위한 I/O 요청을 상기 웨이크업 시간 정보와 함께 상기 스토리지 디바이스로 전송하는, 반도체 시스템의 동작방법.
  27. 제21항에 있어서,
    상기 호스트는 상기 데이터 액세스를 위한 I/O 요청과 연관된 작업 유형을 나타내는 워크로드 정보 및 상기 웨이크업 시간 정보를 상기 스토리지 디바이스로 전송하고,
    상기 스토리지 디바이스는 상기 워크로드 정보에 기초하여 동작 모드를 설정하고, 상기 동작 모드에 상응하는 인터럽트를 발생하여 상기 호스트로 전송하는, 반도체 시스템의 동작방법.
KR1020180070759A 2018-06-20 2018-06-20 반도체 장치 및 반도체 시스템 KR102560251B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180070759A KR102560251B1 (ko) 2018-06-20 2018-06-20 반도체 장치 및 반도체 시스템
CN201910123792.4A CN110618952A (zh) 2018-06-20 2019-02-19 半导体装置、主机装置和半导体系统
US16/288,633 US11132308B2 (en) 2018-06-20 2019-02-28 Semiconductor device and semiconductor system
TW108109616A TWI771574B (zh) 2018-06-20 2019-03-20 半導體裝置及半導體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180070759A KR102560251B1 (ko) 2018-06-20 2018-06-20 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20190143155A KR20190143155A (ko) 2019-12-30
KR102560251B1 true KR102560251B1 (ko) 2023-07-26

Family

ID=68921131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180070759A KR102560251B1 (ko) 2018-06-20 2018-06-20 반도체 장치 및 반도체 시스템

Country Status (4)

Country Link
US (1) US11132308B2 (ko)
KR (1) KR102560251B1 (ko)
CN (1) CN110618952A (ko)
TW (1) TWI771574B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7117674B2 (ja) * 2019-10-16 2022-08-15 パナソニックＩｐマネジメント株式会社 データ転送システム、及びシステムホスト
US11556279B2 (en) 2020-08-21 2023-01-17 Samsung Electronics Co., Ltd. System device, and method for memory interface including reconfigurable channel
US11606316B2 (en) * 2020-11-20 2023-03-14 Qualcomm Incorporated System and method for modem stabilization when waiting for AP-driven link recovery

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412782A (en) 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
WO2005029280A2 (en) * 2003-09-19 2005-03-31 Netezza Corporation Performing sequence analysis as a multipart plan storing intermediate results as a relation
US7673080B1 (en) * 2004-02-12 2010-03-02 Super Talent Electronics, Inc. Differential data transfer for flash memory card
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US20060045109A1 (en) 2004-08-30 2006-03-02 International Business Machines Corporation Early interrupt notification in RDMA and in DMA operations
US7694312B2 (en) * 2004-09-10 2010-04-06 Pleora Technologies Inc. Methods and apparatus for enabling bus connectivity over a data network
US8156272B2 (en) * 2006-09-01 2012-04-10 Spansion Llc Multiple communication channels on MMC or SD CMD line
JP5032155B2 (ja) * 2007-03-02 2012-09-26 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶システム
JP2008257773A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の制御方法、不揮発性半導体記憶システム、及びメモリカード
EP2075696A3 (en) * 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
JP4575410B2 (ja) * 2007-08-29 2010-11-04 株式会社東芝 半導体記憶装置およびその動作方法
JP2009086988A (ja) * 2007-09-28 2009-04-23 Toshiba Corp メモリカード
US7730248B2 (en) * 2007-12-13 2010-06-01 Texas Instruments Incorporated Interrupt morphing and configuration, circuits, systems and processes
JP2009176136A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体記憶装置
JP5379134B2 (ja) * 2008-06-20 2013-12-25 パナソニック株式会社 データ通信システム、通信装置及び通信方法
US8594612B2 (en) * 2008-10-16 2013-11-26 Qualcomm Incorporated Synchronizing wakeup operations in electronic devices
US20100262773A1 (en) 2009-04-08 2010-10-14 Google Inc. Data striping in a flash memory data storage device
WO2011058715A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 インターフェース回路、及びインターフェースシステム
US8464020B2 (en) * 2009-12-07 2013-06-11 Panasonic Corporation Non-volatile storage device, host device, storage system, data communication method and program
JP2011233114A (ja) * 2010-04-30 2011-11-17 Toshiba Corp メモリシステム
US8824222B2 (en) * 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
US20130024647A1 (en) * 2011-07-20 2013-01-24 Gove Darryl J Cache backed vector registers
JP5829890B2 (ja) * 2011-11-02 2015-12-09 ルネサスエレクトロニクス株式会社 半導体データ処理装置、タイムトリガ通信システム及び通信システム
US8850252B2 (en) * 2011-11-03 2014-09-30 Nvidia Corporation USB host wake from sleep state for mobile devices
KR101427092B1 (ko) * 2012-01-13 2014-08-07 제일모직주식회사 α-메틸렌락톤의 제조 방법
US9104423B2 (en) * 2012-05-16 2015-08-11 Nvidia Corporation Method and system for advance wakeup from low-power sleep states
CN102789439B (zh) * 2012-06-16 2016-02-10 北京忆恒创源科技有限公司 控制数据传输过程中的中断的方法与存储设备
KR101209919B1 (ko) 2012-06-29 2012-12-11 주식회사 태진인포텍 폴링-구동 장치 드라이버 인터페이스
US10642505B1 (en) * 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US9122588B1 (en) * 2013-03-15 2015-09-01 Virident Systems Inc. Managing asymmetric memory system as a cache device
WO2015061731A1 (en) * 2013-10-27 2015-04-30 Advanced Micro Devices, Inc. Input/output memory map unit and northbridge
US9052938B1 (en) * 2014-04-15 2015-06-09 Splunk Inc. Correlation and associated display of virtual machine data and storage performance data
JP6227767B2 (ja) 2014-05-12 2017-11-08 株式会社日立製作所 情報処理装置、その処理方法、及び入出力装置
US9830159B2 (en) * 2014-06-02 2017-11-28 International Business Machines Corporation Suspending branch prediction upon entering transactional execution mode
US9720860B2 (en) 2014-06-06 2017-08-01 Toshiba Corporation System and method for efficient processing of queued read commands in a memory system
US9658961B2 (en) * 2014-06-27 2017-05-23 International Business Machines Corporation Speculation control for improving transaction success rate, and instruction therefor
US9817602B2 (en) * 2014-11-13 2017-11-14 Violin Systems Llc Non-volatile buffering for deduplication
US9444551B2 (en) * 2014-12-19 2016-09-13 Intel Corporation High performance optical repeater
US10102173B2 (en) * 2015-05-21 2018-10-16 Qualcomm Innovation Center, Inc. Pending load based frequency scaling
KR102365113B1 (ko) * 2015-05-27 2022-02-18 삼성전자주식회사 적응적 인터럽트 처리 방법 및 장치와 이를 적용하는 호스트, i/o 디바이스 및 시스템
KR102319402B1 (ko) * 2015-06-30 2021-11-01 에스케이하이닉스 주식회사 복수의 채널들을 통해 반도체 메모리 장치들을 제어하는 메모리 시스템
KR20170032502A (ko) 2015-09-14 2017-03-23 삼성전자주식회사 스토리지 장치 및 그것의 인터럽트 발생 방법
US10042749B2 (en) * 2015-11-10 2018-08-07 International Business Machines Corporation Prefetch insensitive transactional memory
US20170168853A1 (en) 2015-12-14 2017-06-15 Qualcomm Incorporated Dynamic predictive wake-up techniques
CN105608027B (zh) * 2015-12-18 2018-10-19 华为技术有限公司 非易失存储设备和访问非易失存储设备的方法
US9817586B2 (en) * 2016-02-23 2017-11-14 Samsung Electronics Co., Ltd. Method of application aware IO completion mode changer for key value device
TWI606459B (zh) * 2016-03-30 2017-11-21 威盛電子股份有限公司 記憶體裝置及其節能控制方法
KR102649324B1 (ko) 2016-05-19 2024-03-20 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
KR20180045103A (ko) * 2016-10-24 2018-05-04 삼성전자주식회사 적응형 인터럽트를 생성하는 데이터 저장 장치 및 그것의 동작 방법
US10896089B2 (en) * 2018-04-06 2021-01-19 Western Digital Technologies, Inc. System level data-loss protection using storage device local buffers
US10606785B2 (en) * 2018-05-04 2020-03-31 Intel Corporation Flex bus protocol negotiation and enabling sequence
US11833681B2 (en) * 2018-08-24 2023-12-05 Nvidia Corporation Robotic control system
US20200082241A1 (en) * 2018-09-11 2020-03-12 Norlitech Llc Cognitive storage device
US10699447B2 (en) * 2018-09-13 2020-06-30 Nvidia Corporation Multi-level image reconstruction using one or more neural networks
US10771189B2 (en) * 2018-12-18 2020-09-08 Intel Corporation Forward error correction mechanism for data transmission across multi-lane links
US11249690B2 (en) * 2019-02-06 2022-02-15 Fermat International, Inc. Analytics, algorithm architecture, and data processing system and method
US10944660B2 (en) * 2019-02-08 2021-03-09 Intel Corporation Managing congestion in a network
US11379214B2 (en) * 2019-03-29 2022-07-05 Intel Corporation Runtime firmware activation for memory devices

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
미국공개특허 제2013-0083611호(2013.04.04.) 1부.*
한국공개특허 제10-2016-0139299호(2016.12.07.) 1부.*
한국공개특허 제10-2017-0099344호(2017.08.31.) 1부.*
한국등록특허 제10-0276162호(2000.12.15.) 1부.*

Also Published As

Publication number Publication date
US20190391938A1 (en) 2019-12-26
TW202001907A (zh) 2020-01-01
TWI771574B (zh) 2022-07-21
KR20190143155A (ko) 2019-12-30
US11132308B2 (en) 2021-09-28
CN110618952A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
CN106067321B (zh) 适于存储器编程暂停-恢复的控制器
US10079048B2 (en) Adjusting access of non-volatile semiconductor memory based on access time
US9459687B2 (en) Storage systems and UFS systems configured to change interface idle mode to active state based on estimated time to execute at least one operation
US11126602B2 (en) Key-value storage device and operating method thereof
US20170160989A1 (en) Solid state disk and method for implementing trim command of the same
KR102549545B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160049200A (ko) 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20130073797A1 (en) Memory device
CN110858126B (zh) 数据存储设备及其操作方法和具有该设备的存储系统
KR102560251B1 (ko) 반도체 장치 및 반도체 시스템
US11494094B2 (en) Storage system and method of dynamically managing power of storage system according to a monitored operating state of a computing device
US20200042238A1 (en) Data storage device, method of operating the same, and storage system having the same
KR20190010335A (ko) 레이턴시 정보를 저장하는 저장 장치, 프로세서 및 컴퓨팅 시스템
CN109471819B (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
JP2021043975A (ja) インターフェース回路並びにメモリ装置及びその動作方法
KR20190130831A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
US20090198919A1 (en) A Non-Volatile Memory Device, and Method of Accessing a Non-Volatile Memory Device
CN115552531A (zh) 共享字线上的存储器存取冲突管理
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI786288B (zh) 儲存裝置、儲存裝置的控制方法及記錄媒體
US20230244394A1 (en) Gradually Reclaim Storage Space Occupied by a Proof of Space Plot in a Solid State Drive
US11922062B2 (en) Controller and operating method thereof
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant