KR101244000B1 - 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐 - Google Patents

랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐 Download PDF

Info

Publication number
KR101244000B1
KR101244000B1 KR1020120025910A KR20120025910A KR101244000B1 KR 101244000 B1 KR101244000 B1 KR 101244000B1 KR 1020120025910 A KR1020120025910 A KR 1020120025910A KR 20120025910 A KR20120025910 A KR 20120025910A KR 101244000 B1 KR101244000 B1 KR 101244000B1
Authority
KR
South Korea
Prior art keywords
raid
coupled
controller
ram
raid controller
Prior art date
Application number
KR1020120025910A
Other languages
English (en)
Other versions
KR20120104954A (ko
Inventor
조병철
Original Assignee
주식회사 태진인포텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 태진인포텍 filed Critical 주식회사 태진인포텍
Publication of KR20120104954A publication Critical patent/KR20120104954A/ko
Application granted granted Critical
Publication of KR101244000B1 publication Critical patent/KR101244000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 상 변화(Phase-Change) 램(PRAM), 자기 저항성(Magnetoresistive) 램(MRAM) 및/또는 강유전성(Ferroelectric) 램(FRAM)과 같은 하이브리드 시스템 아키텍쳐 랜덤 액세스 메모리(RAM: Random Access Memory)를 제공한다. 특히, 본 발명의 실시예들은 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러를 제공한다. 하이브리드 RAID 컨트롤러에는 DDR RAID 컨트롤러, RAM RAID 컨트롤러, 및 HDD/플래시 RAID 컨트롤러가 결합된다. DDR RAID 컨트롤 블록은 DDR RAID 컨트롤러에 결합되고, (무엇보다도) DDR 메모리 디스크 세트를 포함한다. 또한, RAM 컨트롤 블록은 RAM RAID 컨트롤러에 결합되고 RAM SSD 세트를 포함한다. 또한, HDD RAID 컨트롤 블록은 HDD/플래시 RAID 컨트롤러에 결합되고 HDD/플래시 SSD 유닛 세트를 포함한다.

Description

랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐{HYBRID SYSTEM ARCHITECTURE FOR RANDOM ACCESS MEMORY}
본 발명은 파라미터 RAM(PRAM), 자기 저항성 RAM(MRAM) 및/또는 강유전성 RAM(FRAM)과 같은 랜덤 액세스 메모리(RAM: Random Access Memory)용 하이브리드 시스템 아키텍쳐에 관한 것이다.
관련 출원의 상호 참조
본 출원은 2010.04.13.자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE"로 명명되었으며, 공통 소유되고, 동시 계류중인 미국 출원 번호 12/758,937의 일부 실시예에 관련되며, 이의 모든 내용이 여기에 참조로서 병합된다. 또한, 본 출원은 2010.04.13.자로 출원되고, "HYBRID STORAGE SYSTEM FOR A MULTI-LEVEL RAID ARCHITECTURE"로 명명되었으며, 공통 소유되고, 동시 계류중인 미국 출원 번호 12/816,508의 일부 실시예에 관련되며, 이의 모든 내용이 여기에 참조로서 병합된다.
더 많은 컴퓨터 저장소에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도 데이터 저장 매체와 호스트 간의 인터페이스로서, 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.
본 발명의 실시예들은 상 변화(Phase-Change) 램(PRAM), 자기 저항성(Magnetoresistive) 램(MRAM) 및/또는 강유전성(Ferroelectric) 램(FRAM)과 같은 하이브리드 시스템 아키텍쳐 랜덤 액세스 메모리(RAM: Random Access Memory)를 제공한다. 특히, 본 발명의 실시예들은 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러를 제공한다. 하이브리드 RAID 컨트롤러에는 DRAM RAID 컨트롤러, RAM RAID 컨트롤러, 및 HDD/플래시 RAID 컨트롤러가 결합된다. DRAM RAID 컨트롤 블록은 DRAM RAID 컨트롤러에 결합되고, (무엇보다도) DRAM 메모리 디스크 세트를 포함한다. 또한, RAM 컨트롤 블록은 RAM RAID 컨트롤러에 결합되고 RAM SSD 세트를 포함한다. 또한, HDD RAID 컨트롤 블록은 HDD/플래시 RAID 컨트롤러에 결합되고 HDD/플래시 SSD 유닛 세트를 포함한다.
본 발명의 제1 실시예는, 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러; 상기 하이브리드 RAID 컨트롤러에 결합되는 DDR RAID 컨트롤러; 상기 DDR RAID 컨트롤러에 결합되며, 각각이 DDR 메모리 디스크 세트를 포함하는 DDR RAID 컨트롤 블록 세트; 상기 하이브리드 RAID 컨트롤러에 결합되는 RAM RAID 컨트롤러; 상기 RAM RAID 컨트롤러에 결합되며, 각각이 RAM SSD 유닛 세트를 포함하는 RAM RAID 컨트롤 블록 세트; 상기 하이브리드 RAID 컨트롤러에 결합되는 HDD RAID 컨트롤러; 및 상기 HDD RAID 컨트롤러에 결합되며, 각각이 HDD/플래시 SSD 유닛 세트를 포함하는 HDD RAID 컨트롤 블록 세트를 포함하는 랜덤 액세스 메모리(RAM) 용 하이브리드 시스템 아키텍쳐를 제공한다.
본 발명의 제2 실시예는, 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러; 상기 하이브리드 RAID 컨트롤러에 결합되는 DDR RAID 컨트롤러; 상기 DDR RAID 컨트롤러에 결합되며, 각각이 DDR 메모리 디스크 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 DDR RAID 컨트롤 블록 세트; 상기 하이브리드 RAID 컨트롤러에 결합되는 RAM RAID 컨트롤러; 상기 RAM RAID 컨트롤러에 결합되며, 각각이 RAM SSD 유닛 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 RAM RAID 컨트롤 블록 세트; 상기 하이브리드 RAID 컨트롤러에 결합되는 HDD RAID 컨트롤러; 및 상기 HDD RAID 컨트롤러에 결합되며, 각각이 HDD/플래시 SSD 유닛 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 HDD RAID 컨트롤 블록 세트를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템을 제공한다.
본 발명의 제3 실시예는, 하이브리드 RAID 컨트롤러를 시스템 컨트롤 보드에 결합하는 단계; DDR RAID 컨트롤러를 상기 하이브리드 RAID 컨트롤러에 결합하는 단계; 각각이 DDR 메모리 디스크 세트를 포함하는 DDR RAID 컨트롤 블록 세트를 상기 DDR RAID 컨트롤러에 결합하는 단계; RAM RAID 컨트롤러를 상기 하이브리드 RAID 컨트롤러에 결합하는 단계; 각각이 RAM SSD 유닛 세트를 포함하는 RAM RAID 컨트롤 블록 세트를 상기 RAM RAID 컨트롤러에 결합하는 단계; HDD RAID 컨트롤러를 상기 하이브리드 RAID 컨트롤러에 결합하는 단계; 및 각각이 HDD/플래시 SSD 유닛 세트를 포함하는 HDD RAID 컨트롤 블록 세트를 상기 HDD RAID 컨트롤러에 결합하는 단계를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장 시스템을 제공하는 방법을 제공한다.
본 발명에 따르면, 상 변화(Phase-Change) 램(PRAM), 자기 저항성(Magnetoresistive) 램(MRAM) 및/또는 강유전성(Ferroelectric) 램(FRAM)과 같은 하이브리드 시스템 아키텍쳐 랜덤 액세스 메모리(RAM: Random Access Memory)가 제공된다.
본 발명의 이러한 특징들 및 다른 특징들이 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2는 SSD 세트에 결합되는 RAID 컨트롤러의 보다 상세한 도면이다.
도 3은 도 1의 고속 SSD의 구성을 개략적으로 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장 시스템을 개략적으로 설명하는 도면이다.
도면들은 크기 조정될 필요가 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.
이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가 보다 완전하게 설명될 것이다. 그러나, 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.
여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및 "그" 는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는", 또는 "구성된다" 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 불필요하게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 불필요하게 저장되는 데이터 또한 내고장성을 증가시킨다. SSD라는 용어는 반도체 저장 장치를 의미한다. DDR이라는 용어는 더블 데이터 레이트를 의미한다. 또한, HDD라는 용어는 하드 디스크 드라이브를 의미한다.
다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석되지 않음이 이해될 것이다.
이하에서, 일 실시예에 따른 SAS(Serial Attached Small Computer System Interface)/SATA(Serial Advanced Technology Attachment) 타입과 같은 I/O 표준의 RAID 저장 장치가 첨부되는 도면을 참조로 상세히 설명될 것이다.
전술한 바와 같이, 본 발명의 실시예들은 상 변화(Phase-Change) 램(PRAM), 자기 저항성(Magnetoresistive) 램(MRAM) 및/또는 강유전성(Ferroelectric) 램(FRAM)과 같은 하이브리드 시스템 아키텍쳐 랜덤 액세스 메모리(RAM: Random Access Memory)를 제공한다. 특히, 본 발명의 실시예들은 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러를 제공한다. 하이브리드 RAID 컨트롤러에는 DDR RAID 컨트롤러, RAM RAID 컨트롤러, 및 HDD/플래시 RAID 컨트롤러가 결합된다. DDR RAID 컨트롤 블록은 DDR RAID 컨트롤러에 결합되고, (무엇보다도) DDR 메모리 디스크 세트를 포함한다. 또한, RAM 컨트롤 블록은 RAM RAID 컨트롤러에 결합되고 RAM SSD 세트를 포함한다. 또한, HDD RAID 컨트롤 블록은 HDD/플래시 RAID 컨트롤러에 결합되고 HDD/플래시 SSD 유닛 세트를 포함한다.
SAS(Serial Attached Small Computer System Interface)/SATA(Serial Advanced Technology Attachment) (PCI-익스프레스) 타입의 저장 장치는 PCI-익스프레스와 같은 병렬 인터페이스 표준을 통한 호스트와 메모리 디스크 간 데이터 통신 시 호스트와 메모리 디스크 간에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대해 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 메모리 성능을 지원한다. PCI-익스프레스 기술이 통상적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS/SATA 기술을 활용할 수 있다.
도 1을 참조하면, (예를 들면, 직렬 접속 컴퓨터 장치에 대해 저장소를 제공하는) PCI-익스프레스 타입, RAID 제어 반도체 저장 장치의 구성을 개략적으로 나타내는 도면이 도시된다. 도시되는 바와 같이, 도 1은 (여기에 고속 SSD 메모리 디스크 유닛(100)으로도 지칭되는) 복수의 휘발성 반도체 메모리/메모리 유닛을 갖는 복수의 메모리 디스크; SSD 메모리 디스크 유닛(100)에 결합되는 RAID 컨트롤러(800); SSD 메모리 디스크 유닛과 호스트 사이를 인터페이스하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하기 위해 충전되는 보조 전력 소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛, 및 백업 컨트롤 유닛에 제공하고, 보조 전력 소스 유닛으로부터 전력을 수신하며, 컨트롤러 유닛을 통해 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛(500); SSD 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛(600A-B); 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, SSD 메모리 디스크 유닛에 저장된 데이터를 백업 저장 유닛에 백업하는 백업 컨트롤 유닛(700); 및 SSD 메모리 디스크 유닛(100), 컨트롤러(300), 및 내부 백업 컨트롤러(700)에 결합되는 복수 배열 독립 디스크(RAID: Redundant Array of Independent Disks) 컨트롤러(800)를 포함하는 (여기서 SSD 메모리 디스크 유닛, SSD, 및/또는 SSD 메모리 디스크 유닛으로 지칭되는) SSD 메모리 디스크 유닛(100)을 포함하는 본 발명의 일 실시예에 따른 RAID 제어 PCI-익스프레스 타입 저장 장치(110)를 도시한다.
SSD 메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 포함하는 복수의 메모리 디스크를 포함하고, 컨트롤러(300)의 제어에 따라 데이터를 입력 및 출력한다. SSD 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.
PCI-익스프레스 호스트 익스프레스 유닛(200)은 호스트와 SSD 메모리 디스크 유닛(100) 사이를 인터페이스한다. 호스트는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치를 포함하는 컴퓨터 시스템 또는 이와 유사한 것일 수 있다.
컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.
도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)는 수개의 SSD 메모리 디스크 유닛(100)에 직접적으로 결합될 수 있다. 무엇보다도, 이는 SSD 메모리 디스크 유닛(100)의 최적화된 제어를 가능하게 한다. 무엇보다도, RAID 컨트롤러(800)의 사용은,
1. 전류 백업/복구 동작을 지원한다.
2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.
a) 내부 백업 컨트롤러(700)는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 백업을 요청한다;
c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 백업을 즉시 요청한다;
d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;
e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;
3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.
a) 내부 백업 컨트롤러(700)는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 복구를 요청한다;
c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 복구를 즉시 요청한다;
d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;
e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;
도 2를 참조하면, 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, SSD 메모리 디스크 유닛(100)은, 호스트 인터페이스(202)(예를 들면, PCI-익스프레스 호스트)(도 1의 인터페이스(200), 또는 도시되는 바와 같은 이격 인터페이스일 수 있음); 백업 컨트롤 모듈(700)과 인터페이스하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); ECC 컨트롤러(304); 및 고속 저장소로 사용되는 메모리(602)의 일 이상의 블록(604)을 제어하는 메모리 컨트롤러(306)를 포함한다. 또한, DMA 컨트롤러에 결합되는 백업 컨트롤러(700) 및 백업 컨트롤러(700)에 결합되는 백업 저장 유닛(600A)이 도시된다.
일반적으로, DMA는 컴퓨터 내에서 특정 하드웨어 서브시스템이 중앙 프로세싱 유닛의 독립적인 판독 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 모던 컴퓨터 및 마이크로프로세서의 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드 및 사운드 카드를 포함하는 DMA를 사용한다. 또한, DMA는 멀티 코어 프로세서, 특히 멀티프로세서 시스템 온 칩에서의 인트라 칩 데이터 전송에 사용되며, 여기서 이의 프로세싱 유닛은 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하여 구현되고, DMA는 로컬 메모리와 메인 메모리 사이에서 데이터를 전송하는 데에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널이 없는 컴퓨터에 비해 매우 적은 CPU 오버헤드를 갖고 장치로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서 타임을 점유하지 않고 로컬 메모리로/로부터 데이터를 전송할 수 있고, 연산 및 데이터 전송을 동시에 할 수 있다.
DMA 없이, 병렬 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에서 로드/저장 명령을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 소요시간 동안 완전히 점유되고, 이에 따라 다른 업무를 수행하는 데에 이용될 수 없게 된다. DMA를 포함하면, CPU는 전송을 초기화하고, 전송이 진행되는 동안 다른 동작을 할 수 있으며, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 지연 없음이 중요한 요소가 아닌 실시간 연산 애플리케이션에서 유용하다.
도 3을 참조하면, 도 1의 컨트롤러 유닛(300)이, SSD 메모리 디스크 유닛(100)의 데이터 입력/출력을 제어하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 수신되는 명령에 따라, 메모리 컨트롤 모듈(310)을 제어하여 SSD 메모리 디스크 유닛(100)에 데이터를 저장하거나, SSD 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트로 해당 데이터를 제공하는 DMA(Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 제어에 따라 데이터를 버퍼하는 버퍼(330); DMA 컨트롤 모듈(320)의 제어에 의해 SSD 메모리 디스크 유닛(100)으로부터 판독되는 데이터에 대응되는 데이터 신호가 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 수신될 때, 데이터 신호의 동기화를 조절하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도를 가짐으로써 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송하며, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호가 수신될 때, 데이터 신호의 동기화를 조절하여 SSD 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x, 또는 PCI-e 등)에 대응되는 통신 속도를 가짐으로써 동기화된 데이터 신호를 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 SSD 메모리 디스크 유닛(100)으로 전송하는 동기화 컨트롤 모듈(340); 및 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 고속으로 프로세스하는 고속 인터페이스 모듈(350)을 포함하는 것으로 도시된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐 구조를 갖는 버퍼를 포함하고, 데이터를 버퍼하고 데이터 클록을 조절함으로써 고속으로 손실 없이 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 간에 전송/수신되는 데이터를 프로세스한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 RAM 저장소용 하이브리드 시스템 아키텍쳐가 도시된다. 이러한 아키텍쳐는 임의의 타입의 RAM을 위해 구현될 수도 있고, 예를 들면, PRAM, MRAM, 및/또는 FRAM을 포함한다. 일반적으로, 이러한 메모리들은 다음의 기능을 한다:
1. PRAM((PCME, PRAM, PCRAM, 오보닉 통합 메모리(OUM: Ovonic Unified Memory), 칼코겐(Chalcogenide) RAM 및 C-RAM으로도 알려진) Phase-change memory): PRAM은 비휘발성 컴퓨터 메모리 타입이다. PRAM은 칼코겐 유리의 독특한 습성을 활용한다. 전기적 전류의 통과에 의해 생성되는 열의 응용과 함께, 이러한 물질은 2개의 상태 사이에서 "스위치"될 수 있다.
2. MRAM(자기 저항성 RAM): 비휘발성 메모리. MRAM 데이터는 전기적 충전 또는 전류 흐름으로 저장되지 않으나, 자기 저장 엘리먼트에 의해 저장된다.
3. FRAM(강유전성 RAM(FeRAM 또는 FRAM)): FRAM은 DRAM과 구성이 유사한 랜덤 액세스 메모리이나, 유전성 층 대신 강유전성 층을 사용하여 비휘발성을 달성한다.
도시되는 바와 같이, 아키텍쳐는 시스템 컨트롤 보드(810)에 결합되는 하이브리드 RAID 컨트롤러(802)를 포함한다. 하이브리드 RAID 컨트롤러(802)에는 데이터 백업 유닛(808), DDR RAID 컨트롤러(824), RAM RAID 컨트롤러(829) 및 HDD/플래시 RAID 컨트롤러(826)가 결합된다. 데이터 백업 유닛(824) 및 (적어도 하나의) DDR RAID 컨트롤 블록 세트(830)는 DDR RAID 컨트롤러(824)에 결합된다. 도시되는 바와 같이, 각각의 DDR RAID 컨트롤 블록(830)은: DDR 메모리 디스크 세트(832); DDR 메모리 디스크 세트에 결합되는 핫 스페어 디스크(834); DDR 메모리 디스크 세트(832)에 결합되는 (PCI-E 투 PCI-E) RAID 컨트롤러(840); RAID 컨트롤러(840)에 결합되는 RAID 페일 컴포넌트(836); 및 RAID 컨트롤러(840)에 결합되는 데이터 백업 컴포넌트(838)를 포함한다.
RAM RAID 컨트롤러(829)에는 (일 이상의) RAM 컨트롤 블록 세트(860)가 결합된다. 각각의 RAM 컨트롤 블록(860)은: RAM SSD 유닛 세트(862); RAM SSD 유닛 세트(862)에 결합되는 핫 스페어 디스크(864); RAM SSD 유닛 세트(862)에 결합되는 RAID 컨트롤러(866); 및 RAID 컨트롤러(866) 및 핫 스페어 디스크(864)에 결합되는 RAID 페일 컴포넌트(868)를 포함한다.
HDD/플래시 RAID 컨트롤러(826)에는 (일 이상의) HDD RAID 컨트롤 블록 세트가 결합된다. 각각의 HDD RAID 컨트롤 블록 세트(842)는: HDD/플래시 SSD 유닛 세트(844); HDD/플래시 SSD 유닛 세트(844)에 결합되는 핫 스페어 디스크(846); HDD/플래시 SSD 유닛 세트(844)에 결합되는 (PCI-e) RAID 컨트롤러(850); 및 RAID 컨트롤러(850)에 결합되는 RAID 페일 컴포넌트(848)를 포함한다.
또한 도 4에 도시되는 바와 같이, 하이브리드 RAID 컨트롤러(802)는: 고속 데이터 컨트롤러(804); 중속(middle-speed) 데이터 컨트롤러(805); 및 저속 데이터 컨트롤러(806)를 포함한다. 데이터 백업 컴포넌트(808)는 하이브리드 RAID 컨트롤러(802)에 결합되는 것으로 도시된다. 시스템 컨트롤 보드(810)는 일반적으로: 칩(예를 들면, IGH)(816); 칩(816)에 결합되는 고속 데이터 컨트롤러(812); 칩(816)에 결합되는 중속 데이터 컨트롤러(813); 칩(816)에 결합되는 저속 데이터 컨트롤러(814); 칩(816)에 결합되는 파이버 채널 칩(818); 칩(816)에 결합되는 프로세서(820); 및 프로세서(820)에 결합되는 캐시 메모리(822)를 포함한다.
다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 제어에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.
전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛(600) 및 백업 컨트롤 유닛(700)으로 공급한다.
또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단되거나, 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고, 해당 전력을 컨트롤러 유닛(300)을 통해 SSD 메모리 디스크 유닛(100)에 공급한다.
백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되고 SSD 메모리 디스크 유닛(100)의 데이터를 저장한다.
백업 컨트롤 유닛(700)은 백업 저장 유닛(600A-B)의 데이터 입력/출력을 제어함으로써 SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업 저장 유닛(600A-B)에 백업하고, 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업 저장 유닛(600A-B)에 백업한다.
SAS(Serial Attached Small Computer System Interface)/SATA(Serial Advanced Technology Attachment) (PCI-익스프레스) 타입의 저장 장치는 PCI-익스프레스와 같은 병렬 인터페이스 표준을 통한 호스트와 메모리 디스크 간 데이터 통신 시 호스트와 메모리 디스크 간에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대해 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 메모리 성능을 지원한다.
예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.
본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.
100: 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러 유닛
360: 저장 장치 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600A-B: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러
802: 하이브리드 RAID 컨트롤러
804: 고속 데이터 컨트롤러
805: 중속 데이터 컨트롤러
806: 저속 데이터 컨트롤러
808: 데이터 백업 컴포넌트
810: 시스템 컨트롤 보드
812: 고속 데이터 컨트롤러
813: 중속 데이터 컨트롤러
814: 저속 데이터 컨트롤러
816: 칩
818: 파이버 채널 칩
820: 프로세서
822: 캐시 메모리
824: DDR RAID 컨트롤러
826: HDD/플래시 RAID 컨트롤러
829: RAM RAID 컨트롤러
830: DDR RAID 컨트롤 블록
832: DDR 메모리 디스크
834: 핫 스페어 디스크
836: RAID 페일 컴포넌트
838: 데이터 백업 컴포넌트
842: HDD RAID 컨트롤 블록
844: HDD/플래시 SSD 유닛
846: 핫 스페어 디스크
848: RAID 페일 컴포넌트
850: RAID 컨트롤러
860: RAM 컨트롤 블록
862: RAM SSD 유닛 세트
864: 핫 스페어 디스크
866: RAID 컨트롤러
868: RAID 페일 컴포넌트

Claims (27)

  1. 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러;
    상기 하이브리드 RAID 컨트롤러에 결합되는 DDR RAID 컨트롤러;
    상기 DDR RAID 컨트롤러에 결합되며, 각각이 DDR 메모리 디스크 세트를 포함하는 DDR RAID 컨트롤 블록 세트;
    상기 하이브리드 RAID 컨트롤러에 결합되는 RAM RAID 컨트롤러;
    상기 RAM RAID 컨트롤러에 결합되며, 각각이 RAM SSD 유닛 세트를 포함하는 RAM RAID 컨트롤 블록 세트;
    상기 하이브리드 RAID 컨트롤러에 결합되는 HDD RAID 컨트롤러; 및
    상기 HDD RAID 컨트롤러에 결합되며, 각각이 HDD/플래시 SSD 유닛 세트를 포함하는 HDD RAID 컨트롤 블록 세트를 포함하는 랜덤 액세스 메모리(RAM) 용 하이브리드 시스템 아키텍쳐.
  2. 제1항에 있어서,
    상기 시스템 컨트롤 보드는,
    칩;
    상기 칩에 결합되는 고속 데이터 컨트롤러;
    상기 칩에 결합되는 저속 데이터 컨트롤러;
    상기 칩에 결합되는 파이버 채널 칩;
    상기 칩에 결합되는 프로세서; 및
    상기 프로세서에 결합되는 캐시 메모리를 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  3. 제1항에 있어서,
    상기 하이브리드 RAID 컨트롤러는,
    고속 데이터 컨트롤러; 및
    저속 데이터 컨트롤러를 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  4. 제1항에 있어서,
    상기 DDR RAID 컨트롤 블록 세트 각각은,
    상기 DDR 메모리 디스크 세트에 결합되는 핫 스페어 디스크;
    상기 DDR 메모리 디스크 세트에 결합되는 RAID 컨트롤러;
    상기 RAID 컨트롤러에 결합되는 RAID 페일 컴포넌트; 및
    상기 RAID 컨트롤러에 결합되는 데이터 백업 컴포넌트를 더 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  5. 제1항에 있어서,
    상기 RAM RAID 컨트롤 블록 세트 각각은,
    상기 DDR 메모리 디스크 세트에 결합되는 핫 스페어 디스크;
    상기 DDR 메모리 디스크 세트에 결합되는 RAID 컨트롤러; 및
    상기 RAID 컨트롤러에 결합되는 RAID 페일 컴포넌트를 더 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  6. 제1항에 있어서,
    상기 SSD RAID 컨트롤 블록 세트 각각은,
    상기 HDD/플래시 SSD 유닛 세트에 결합되는 핫 스페어 디스크;
    상기 HDD/플래시 SSD 유닛 세트에 결합되는 RAID 컨트롤러; 및
    상기 RAID 컨트롤러에 결합되는 RAID 페일 컴포넌트를 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  7. 제6항에 있어서,
    상기 RAID 컨트롤러는 PCI-익스프레스 RAID 컨트롤러를 포함하는, RAM 용 하이브리드 시스템 아키텍쳐.
  8. 시스템 컨트롤 보드에 결합되는 하이브리드 RAID 컨트롤러;
    상기 하이브리드 RAID 컨트롤러에 결합되는 DDR RAID 컨트롤러;
    상기 DDR RAID 컨트롤러에 결합되며, 각각이 DDR 메모리 디스크 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 DDR RAID 컨트롤 블록 세트;
    상기 하이브리드 RAID 컨트롤러에 결합되는 RAM RAID 컨트롤러;
    상기 RAM RAID 컨트롤러에 결합되며, 각각이 RAM SSD 유닛 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 RAM RAID 컨트롤 블록 세트;
    상기 하이브리드 RAID 컨트롤러에 결합되는 HDD RAID 컨트롤러; 및
    상기 HDD RAID 컨트롤러에 결합되며, 각각이 HDD/플래시 SSD 유닛 세트 및 PCI-익스프레스 RAID 컨트롤러를 포함하는 HDD RAID 컨트롤 블록 세트를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  9. 제8항에 있어서,
    상기 시스템 컨트롤 보드는,
    칩;
    상기 칩에 결합되는 고속 데이터 컨트롤러;
    상기 칩에 결합되는 저속 데이터 컨트롤러;
    상기 칩에 결합되는 파이버 채널 칩;
    상기 칩에 결합되는 프로세서; 및
    상기 프로세서에 결합되는 캐시 메모리를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  10. 제8항에 있어서,
    상기 하이브리드 RAID 컨트롤러는,
    고속 데이터 컨트롤러; 및
    저속 데이터 컨트롤러를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  11. 제8항에 있어서,
    상기 DDR RAID 컨트롤 블록 세트 각각은,
    상기 DDR 메모리 디스크 세트에 결합되는 핫 스페어 디스크; 및
    상기 RAID 컨트롤러에 결합되는 데이터 백업 컴포넌트를 더 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  12. 제8항에 있어서,
    상기 RAM RAID 컨트롤 블록 세트 각각은,
    상기 DDR 메모리 디스크 세트에 결합되는 핫 스페어 디스크;
    상기 DDR 메모리 디스크 세트에 결합되는 RAID 컨트롤러; 및
    상기 RAID 컨트롤러에 결합되는 RAID 페일 컴포넌트를 더 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  13. 제8항에 있어서,
    상기 SSD RAID 컨트롤 블록 세트 각각은,
    상기 HDD/플래시 SSD 유닛 세트에 결합되는 핫 스페어 디스크; 및
    상기 RAID 컨트롤러에 결합되는 RAID 페일 컴포넌트를 포함하는, 멀티 레벨 RAID 아키텍쳐용 하이브리드 저장소 시스템.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020120025910A 2011-03-14 2012-03-14 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐 KR101244000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/047,230 2011-03-14
US13/047,230 US9229816B2 (en) 2011-03-14 2011-03-14 Hybrid system architecture for random access memory

Publications (2)

Publication Number Publication Date
KR20120104954A KR20120104954A (ko) 2012-09-24
KR101244000B1 true KR101244000B1 (ko) 2013-03-15

Family

ID=46829402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025910A KR101244000B1 (ko) 2011-03-14 2012-03-14 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐

Country Status (3)

Country Link
US (1) US9229816B2 (ko)
KR (1) KR101244000B1 (ko)
WO (1) WO2012124976A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6146087B2 (ja) * 2013-03-28 2017-06-14 富士通株式会社 ストレージ制御プログラム，ストレージ制御方法，ストレージシステム及びその階層制御装置
KR102059865B1 (ko) 2013-08-06 2020-02-12 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 가변 저항 메모리 시스템
KR102318478B1 (ko) * 2014-04-21 2021-10-27 삼성전자주식회사 스토리지 컨트롤러, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
US9958897B1 (en) 2014-06-20 2018-05-01 Western Digital Technologies, Inc. Controller board having expandable memory
CN104375578A (zh) * 2014-11-24 2015-02-25 浪潮电子信息产业股份有限公司 一种高速大容量缓存存储卡
US11592991B2 (en) 2017-09-07 2023-02-28 Pure Storage, Inc. Converting raid data between persistent storage types
US10417092B2 (en) 2017-09-07 2019-09-17 Pure Storage, Inc. Incremental RAID stripe update parity calculation
US11609718B1 (en) 2017-06-12 2023-03-21 Pure Storage, Inc. Identifying valid data after a storage system recovery
US10552090B2 (en) 2017-09-07 2020-02-04 Pure Storage, Inc. Solid state drives with multiple types of addressable memory
CN116431072A (zh) 2017-06-12 2023-07-14 净睿存储股份有限公司 集成到大容量存储设备的可访问快速耐久存储
US10789020B2 (en) 2017-06-12 2020-09-29 Pure Storage, Inc. Recovering data within a unified storage element
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
CN114093908A (zh) 2020-08-24 2022-02-25 联华电子股份有限公司 混合式随机存取存储器的系统架构、结构以及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472207B1 (ko) * 2002-12-23 2005-03-10 한국전자통신연구원 다중 레이드 제어기를 통한 데이터 분산 공유 레이드 제어시스템
KR20100019221A (ko) * 2008-08-08 2010-02-18 삼성전자주식회사 하이브리드 저장 장치 및 그에 대한 논리 블록 어드레스 할당 방법
JP2010152643A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd データ転送装置、データ記憶装置及び方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4294142B2 (ja) * 1999-02-02 2009-07-08 株式会社日立製作所 ディスクサブシステム
KR100388498B1 (ko) * 2000-12-30 2003-06-25 한국전자통신연구원 복수 개의 레이드를 구비한 계층적 레이드 시스템
US6922752B2 (en) * 2002-08-23 2005-07-26 Hewlett-Packard Development Company, L.P. Storage system using fast storage devices for storing redundant data
JP2005539309A (ja) * 2002-09-16 2005-12-22 ティギ・コーポレイション 記憶システムアーキテクチャおよび多重キャッシュ装置
US6938184B2 (en) * 2002-10-17 2005-08-30 Spinnaker Networks, Inc. Method and system for providing persistent storage of user data
US7180732B2 (en) * 2002-11-06 2007-02-20 Disk Dynamix Mounting apparatus for storage devices
US20040177218A1 (en) * 2002-11-06 2004-09-09 Meehan Thomas F. Multiple level raid architecture
US7136973B2 (en) * 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7296116B2 (en) * 2004-02-12 2007-11-13 International Business Machines Corporation Method and apparatus for providing high density storage
JP4441929B2 (ja) * 2005-01-19 2010-03-31 日本電気株式会社 ディスク装置及びホットスワップ方法
KR100712511B1 (ko) * 2005-05-27 2007-04-27 삼성전자주식회사 호스트와 적어도 2개의 서로 다른 속도의 데이터 통신이가능한 메모리 장치 및 이를 이용하는 데이터 통신 시스템
US7991951B2 (en) * 2006-11-22 2011-08-02 Quantum Corporation Clustered storage network
KR100784865B1 (ko) * 2006-12-12 2007-12-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
KR100827287B1 (ko) * 2006-12-29 2008-05-07 주식회사 태진인포텍 반도체 보조 기억 장치 및 이를 이용한 데이터 저장 방법
US20090063895A1 (en) * 2007-09-04 2009-03-05 Kurt Smith Scaleable and maintainable solid state drive
US9134917B2 (en) * 2008-02-12 2015-09-15 Netapp, Inc. Hybrid media storage system architecture
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
US20100017649A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporation Data storage system with wear-leveling algorithm
US20100049914A1 (en) * 2008-08-20 2010-02-25 Goodwin Paul M RAID Enhanced solid state drive
JP2010079445A (ja) * 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
JP2010108411A (ja) * 2008-10-31 2010-05-13 Toshiba Corp ディスクアレイコントロール装置および情報処理装置
US8446729B2 (en) * 2009-03-23 2013-05-21 Ocz Technology Group Inc. Modular mass storage system and method therefor
US8151051B2 (en) * 2009-04-23 2012-04-03 International Business Machines Corporation Redundant solid state disk system via interconnect cards
US8250283B1 (en) * 2009-05-22 2012-08-21 Google Inc. Write-distribute command for RAID mirroring
US8719495B2 (en) * 2010-03-30 2014-05-06 Lenovo (Singapore) Pte. Ltd. Concatenating a first raid with a second raid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472207B1 (ko) * 2002-12-23 2005-03-10 한국전자통신연구원 다중 레이드 제어기를 통한 데이터 분산 공유 레이드 제어시스템
KR20100019221A (ko) * 2008-08-08 2010-02-18 삼성전자주식회사 하이브리드 저장 장치 및 그에 대한 논리 블록 어드레스 할당 방법
JP2010152643A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd データ転送装置、データ記憶装置及び方法

Also Published As

Publication number Publication date
KR20120104954A (ko) 2012-09-24
WO2012124976A3 (en) 2012-12-27
US20120239856A1 (en) 2012-09-20
US9229816B2 (en) 2016-01-05
WO2012124976A2 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
KR101244000B1 (ko) 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐
KR101243999B1 (ko) 반도체 저장소 장치를 위한 알람 기반 백업 및 복구
KR101541132B1 (ko) 크로스 바운더리 하이브리드 및 다이나믹 저장 장치 및 메모리 상황 인식 캐시 시스템
KR101209921B1 (ko) 반도체 저장 장치 기반 고속 캐시 저장 시스템
KR101134069B1 (ko) 멀티 레벨 ｒａｉｄ 구조를 위한 하이브리드 저장 시스템
KR101512743B1 (ko) 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템
KR101209915B1 (ko) Ｒａｉｄ 기반 저장소 컨트롤 보드 및 그 구동 방법
KR101317760B1 (ko) 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리
KR101196878B1 (ko) 하이브리드 ｒａｉｄ 컨트롤러
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
KR101209917B1 (ko) 고속 비휘발성 호스트 인터페이스를 가지는 복수 배열 독립 디스크 컨트롤 반도체 저장 장치 기반 시스템
KR20130047680A (ko) 비대칭 데이터 소스 간의 비동기 데이터 시프트 및 백업
KR101209922B1 (ko) 반도체 저장 장치 기반 시스템용 적응형 캐시
US20110252177A1 (en) Semiconductor storage device memory disk unit with programmable host interface
US20110252250A1 (en) Semiconductor storage device memory disk unit with multiple host interfaces
KR101316917B1 (ko) 블록 수준 장치 드라이버를 포함하는 디스크 입/출력 레이어 아키텍쳐
KR101212809B1 (ko) 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법
KR101317763B1 (ko) 반도체 저장 장치 기반 데이터 복구
KR101209914B1 (ko) 프로그램 가능한 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛
KR101209913B1 (ko) Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭
KR20120094868A (ko) 반도체 저장 장치 기반 캐시 저장 시스템
KR101512742B1 (ko) 향상된 밴드폭을 위한 복수의 호스트 인터페이스 유닛을 갖는 반도체 저장 장치 및 이에 따른 반도체 저장 장치 기반 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 7

R401 Registration of restoration