KR101209913B1 - Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭 - Google Patents

Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭 Download PDF

Info

Publication number
KR101209913B1
KR101209913B1 KR1020120070976A KR20120070976A KR101209913B1 KR 101209913 B1 KR101209913 B1 KR 101209913B1 KR 1020120070976 A KR1020120070976 A KR 1020120070976A KR 20120070976 A KR20120070976 A KR 20120070976A KR 101209913 B1 KR101209913 B1 KR 101209913B1
Authority
KR
South Korea
Prior art keywords
controller
memory
high speed
data
fpga
Prior art date
Application number
KR1020120070976A
Other languages
English (en)
Inventor
조병철
Original Assignee
주식회사 태진인포텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 태진인포텍 filed Critical 주식회사 태진인포텍
Priority to KR1020120070976A priority Critical patent/KR101209913B1/ko
Application granted granted Critical
Publication of KR101209913B1 publication Critical patent/KR101209913B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 실시예들은 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array, FPGA) 및 메모리 모듈 사이의 임피던스 매칭(impedance matching)을 제공한다. 특히, (적어도 하나의) 메모리 모듈 세트가 FPGA에 연결된다. 댐핑저항(damping resistor)은 시그널 노이즈(noise)를 감소시키기 위하여 임피던스 미스매칭 지점에 위치한다.

Description

ＦＰＧＡ 및 메모리 모듈 사이의 임피던스 매칭{Impedance matching between FPGA and memory modules}
본 발명의 실시예는, 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array, FPGA) 및 메모리 모듈 사이의 임피던스 매칭(impedance matching)에 관한 것이다.
관련 출원의 상호 참조
본 출원은 2010.04.13.자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE"로 명명되었으며, 공통 소유되고, 동시 계류중인 미국 출원 번호 12/758,937의 일부 실시예에 관련되며, 이의 모든 내용이 여기에 참조로서 병합된다.
더 많은 컴퓨터 저장에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서는, 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도, 데이터 저장 매체와 호스트 간의 인터페이스로서 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.
시그널 전송은 외부 노이즈 및 시그널 반사(reflection)에 의해 악영향을 받을 수 있다. 그리고, 최대 전력을 소스(source)로부터 목적지까지 전달할 필요가 있는 경우에, 상기 소스의 출력 임피던스와 목적지의 입력 임피던스는 동일해야 한다.
본 발명의 실시예들은 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array, FPGA) 및 메모리 모듈 사이의 임피던스 매칭(impedance matching)을 제공한다. 특히, 메모리 모듈 세트가 FPGA에 연결된다. 댐핑저항(damping resistor)은 시그널 노이즈(noise)를 감소시키기 위하여 임피던스 미스매칭 지점에 위치한다.
본 발명의 제 1 실시예는, 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서의 데이터 저장장치를 제공하는 것으로, 디지털 전송 표준을 이용하여 데이터를 전달하도록 전송 채널에 의하여 메모리 모듈 (적어도 하나의)세트에 연결되는 컨트롤러 보드; 및 시그널 노이즈를 감소시키기 위하여 전송 채녈을 따라 임피던스 미스매치 위치에 있는 댐핑저항;을 포함한다.
본 발명의 제 2 실시예는, 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서의 데이터 저장장치를 제공하기 위한 방법을 제공하는 것으로, 디지털 전송 표준을 이용하여 데이터를 전달하도록 전송 채널에 의하여 메모리 모듈 (적어도 하나의)세트에 컨트롤러 보드를 연결하는 단계; 및 시그널 노이즈를 감소시키기 위하여 임피던스 미스매치 위치에서 전송채널에 댐핑저항을 연결하는 단계;를 포함한다.
본 발명의 제 3 실시예는, 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서 시그널 노이즈를 감소시키기 위하여, 컨트롤러 보드와 메모리 모듈 (적어도 하나의)세트 사이에서 작동적으로 연결되는(operatively coupled) 임피던스 매치 회로에 의해 임피던스를 매칭하기 위한 방법을 제공한다.
댐핑저항은 전송회로 상에 위치하여, 시그널 품질을 떨어뜨려 시스템 성능에 악영향을 주는 시그널 반사를 감소시킨다.
본 발명의 이러한 특징들 및 다른 특징들이 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 RAID 컨트롤 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2는 SSD 세트에 연결되는 RAID 컨트롤러 구성을 더 상세히 설명하는 도면이다.
도 3은 도 1의 고속 SSD의 구성을 개략적으로 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 FPGA의 컴포넌트를 개략적으로 설명하는 도면이다.
도 5는 FPGA 및 메모리 모듈 사이의 연결을 개략적으로 설명하는 도면이다.
도 6은 상기 연결을 따르는 시그널 노이즈를 개략적으로 설명하는 도면이다.
도 7은 상기 임피던스 미스매치 지점에서 댐핑저항을 개략적으로 설명하는 도면이다.
도면들은 크기는 조정될 필요가 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.
이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가 보다 완전하게 설명될 것이다. 그러나, 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.
여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및 "그" 는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는", 또는 "구성된다" 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 불필요하게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 불필요하게 저장되는 데이터 또한 내고장성을 증가시킨다. SSD라는 용어는 반도체 저장 장치를 의미한다. DDR이라는 용어는 더블 데이터 레이트(Double Data Rate)를 의미한다. 그리고, HDD라는 용어는 하드 디스크 드라이브를 의미한다.
다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석되지 않음이 이해될 것이다.
이하 일 실시예에 따른, 직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS)/직렬 고급 기술 접속(SAIA) 타입과 같은 I/O 표준의 RAID 저장 장치가 첨부 도면을 참조로 상세히 설명될 것이다.
상기에서 보여진 것처럼, 본 발명의 실시예들은 멀티-레벨 RAID 아키텍쳐를 위한 DDR 메모리 시스템을 제공한다. 특히, 본 발명의 실시예들은 시스템 컨트롤러 보드에 연결되는 메인 RAID 컨트롤러를 제공한다. 메인 RAID 컨트롤러(802)는 자립적인데, 이는 SSD로부터 부팅을 가능하게 하는 자신만의 펌웨어(firmware)를 가지고 있다는 것을 의미한다. 상기 메인 RAID 컨트롤러에 연결되는 것은, 이배속(DDR) RAID 서브컨트롤러 세트이다. DDR RAID 컨트롤 블록 세트는 상기 DDR RAID 컨트롤러 세트 각각에 연결되며, 상기 DDR RAID 컨트롤 블록 세트 각각은 DDR 메모리 디스크 세트를 포함한다.
직렬 접속 소형 컴퓨터 시스템 인터페이스(SAS) 직렬 고급 기술 접속(SATA) 과 같은 I/O 표준 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다. PCI-익스프레스 기술이 통상적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS(Small Computer System Interface)/SATA(Serial Advanced Technology Advancement) 기술을 활용할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-익스프레스 타입, RAID 컨트롤 저장 장치(예를 들면, 직렬로 접속되는 컴퓨터 장치를 위한 저장을 제공함)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, 도 1은, 복수의 휘발성 반도체 메모리(여기에서 고속 SSD(100)로 지칭됨)를 갖는 복수의 메모리 디스크; SSD(100)에 결합되는 RAID 컨트롤러(800); 메모리 디스크 유닛과 호스트 사이를 인터페이스하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하기 위해 충전되는 보조 전력 소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 컨트롤러 유닛, 메모리 디스크 유닛, 백업 저장 유닛, 백업 컨트롤 유닛으로 전송되는 전력을 공급하고, 보조 전력 소스 유닛으로부터 전력을 수신하며 컨트롤러 유닛을 통해 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛(500); 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛(600A-B); 및 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, 메모리 디스크 유닛에 저장된 데이터를 백업 저장 유닛에 백업하는 백업 컨트롤 유닛(700)을 포함하는, 메모리 디스크 유닛(100)으로 구성되는 본 발명의 일 실시예에 따른 RAID 컨트롤 PCI-익스프레스 타입 저장 장치를 도시한다.
메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 포함하는 복수의 메모리 디스크로 구성되고, 컨트롤러 유닛(300)의 컨트롤에 따라 데이터를 입력 및 출력한다. 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.
PCI-익스프레스 호스트 인터페이스 유닛(200)은 호스트와 메모리 디스크 유닛(100) 사이를 인터페이스한다. 호스트는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치를 포함하는 컴퓨터 시스템 또는 이와 유사한 것일 수 있다.
컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.
도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)가 임의의 수의 SSD(100)에 직접적으로 결합될 수 있다. 특히, 이는 SSD(100)의 최적화된 컨트롤을 허용한다. 특히, RAID 컨트롤러(800)의 사용은,
1. 전류 백업/복구 동작을 지원한다.
2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.
a) 내부 백업 컨트롤러는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러는 SSD로의 데이터 백업을 요청한다;
c) 내부 백업 컨트롤러는 내부 백업 장치에 데이터 백업을 즉시 할 것을 요청한다;
d) SSD 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;
e) 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;
3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.
a) 내부 백업 컨트롤러는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러는 SSD로의 데이터 복구를 요청한다;
c) 내부 백업 컨트롤러는 내부 백업 장치에 데이터 복구를 즉시 할 것을 요청한다;
d) SSD 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;
e) 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다.
도 2를 참조하면, 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, SSD 메모리 디스크 유닛(100)은, 호스트 인터페이스(202)(예를 들면 PCI-익스프레스 호스트)(도 1의 인터페이스(200) 또는 도시된 바와 같이 분리된 인터페이스일 수 있는); 백업 컨트롤 모듈(700)과 인터페이스 하는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); ECC 컨트롤러(304); 및 고속 저장에 사용되는 메모리(602)의 하나 또는 그 이상의 블록(604)을 컨트롤하기 위한 메모리 컨트롤러(306); 포함한다. 또한, 도시되는 바와 같이, 백업 컨트롤러(700)는 DMA 컨트롤러에 연결될 수 있고, 백업 저장 유닛(600A)은 백업 컨트롤러(700)에 연결될 수 있다.
일반적으로, DMA는 컴퓨터 내의 특정 하드웨어 서브시스템이 중앙 프로세싱 유닛의 독립적인 읽기 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 마이크로프로세서 및 최신 컴퓨터의 일 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 및 사운드 카드를 포함하는 DMA를 사용한다. DMA는 또한 멀티 코어 프로세서, 특히, 멀티프로세서 시스템 온 칩 내의 인트라 칩 데이터 전송에 사용되고, 여기서 이의 프로세싱 엘리먼트는 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하고, DMA는 로컬 메모리와 메인 메모리 사이의 데이터 전송에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널을 갖지 않는 컴퓨터보다 매우 적은 CPU 오버헤드를 갖고 디바이스로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서 시간의 점유 없이 로컬 메모리로/로부터 데이터를 전송할 수 있고 연산 및 데이터 전송을 동시에 할 수 있다.
DMA 없이, 주변 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에 명령 로드/저장을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 시간 동안 완전히 점유되고, 이에 따라 다른 작업을 수행할 수가 없게 된다. DMA를 포함하면, CPU는 전송을 개시하여, 전송이 진행되는 동안 다른 동작을 하고, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 지연 없음이 중요한 요소인 실시간 연산 애플리케이션에서 유용하다.
도 3을 참조하면, 도 1의 컨트롤러 유닛(300)은, SSD 메모리 디스크 유닛(100)의 데이터 입력/출력을 컨트롤하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 수신된 호스트로부터의 지시에 따라, SSD 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트에 해당 데이터를 제공하거나, 메모리 컨트롤 모듈(310)을 컨트롤하여 SSD 메모리 디스크 유닛(100)에 데이터를 저장하는, 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 컨트롤에 따라 데이터를 버퍼하는 버퍼(330); DMA 컨트롤 모듈(320)의 컨트롤에 의해 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 유닛(310)을 통해 SSD 메모리 디스크 유닛(100)으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송할 수 있도록 하고, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 SSD 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x 또는 PCI-e 등)에 대응되는 전송 속도로 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 SSD 메모리 디스크 유닛(100)으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈(340); 및 동기화 컨트롤 모듈(340) 및 DMA 컨트롤 모듈(320) 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈(350)로 구성된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐(queue) 구조를 갖는 버퍼로 구성되고, 데이터를 버퍼링하고 데이터 클록을 조정함으로써 손실 없이 고속으로 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 프로세싱한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른, FPGA를 포함하는 시스템 아키텍쳐를 개략적으로 설명하는 도면이 도시된다. SSD(100)(도 1) 각각은 FPGA를 포함한다. 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array, or FPGA)는 프로그램 가능한 로직(logic) 및 상호접속(interconnection)들을 포함하는 반도체 장치이다. 특히, FPGA는 로직 엘리먼트(LEs)로 지칭되는 프로그램 가능한 로직 컴포넌트 및 상기 로직 엘리먼트가 물리적으로 연결되도록 허용하는 재설정 상호접속의 계층(hierarchy of reconfigurable interconnects)을 포함한다. FPGA의 이점은 칩이 프로그램 가능하며 최신정보(update)로 재 프로그램 될 수 있다는 것이다. FPGA 기반 디자인을 위한 컨트롤러 및 메모리 인터페이스를 포함하는 기본적인 구성블록(building block)이 있는데: 물리적 층(layer) 인터페이스, 메모리 컨트롤러, 및 상기 메모리 인터페이스 디자인을 나머지 FPGA 디자인에 가교(bridge)하는 사용자 인터페이스이다. FPGA(380)는 PCI-익스프레스 인터페이스(382) 및 메모리 컨트롤러(384)를 포함한다. FPGA(380)는 (적어도 하나의) 반도체 메모리 모듈(예를 들면, DDR, DDR2, DDR3, SDRAM, DRAM, 등과 같은) 세트에 연결된다. 도 4에 도시되는 바와 같이, FPGA(380)는 DRAM 메모리 모듈 세트(386A-N)에 연결된다. 직렬-접속 절차(serial-access procedure)가 FPGA 장치를 설정하기 위해 사용된다.
도 5를 참조하면, FPGA 및 메모리 모듈 사이의 연결을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, FPGA(414)는 전압소스(VTT)(416)에 따라 두 개의 DRAM 메모리 모듈(412A-B)에 연결된다. 다이나믹 랜덤 액세스 메모리(DRAM)는 집적회로 내에 분리된 커패시터에 데이터의 각 비트를 저장하는 랜덤 액세스 메모리의 한 타입이다. DRAM은, 매 수 밀리세컨드(millisecond) 마다 그 저장 셀에 새로운 전하를 부여하거나 또는 저장 셀을 리프레시(refresh)할 필요가 있다는 점에서 다이나믹하다.
도 6을 참조하면, 연결을 따르는 시그널 노이즈(signal noise)를 개략적으로 설명하는 도면이 도시된다. FPGA(424)는 전압소스(VTT)(426)에 따라 메모리 모듈(422A-D)(예를 들면 DRAM)에 연결된다. 전송회로를 따르는 시그널 노이즈(428)가 묘사된다. 전자 노이즈(electronic noise)는 모든 전자 회로의 특성인 전기적 신호에서의 랜덤 변동(random fluctuation)이다. 시그널 전송은 외부 노이즈 및 시그널 반사(reflection)에 의해 악영향을 받을 수 있다. 시그널 반사는 시그널이 전송 매체를 따라 전송될 때 시그널 전력의 일부가 전송 매체를 따라 종단(far end)으로 전송되지 않고 원점으로 반사되는 경우 일어난다.
전압을 생성하는 임의의 장치는 이른바 출력 임피던스(즉, 그 출력에 걸쳐 측정되는 자체 내부 회로망의 임피던스 값)를 가진다. 유사하게, 전압 입력을 수신할 것이 기대되는 임의의 장치는 그 입력에 걸쳐 측정되는 입력 임피던스를 가진다. 최대 전력을 소스(source)로부터 목적지까지 전달할 필요가 있는 경우에, 상기 소스의 출력 임피던스와 목적지의 입력 임피던스는 동일해야 한다. 이러한 상황을 임피던스를 매칭하였다라고 한다. 만일 소스와 목적지의 임피던스가 매칭되지 않으면, 소스로부터 목적지까지 전달되는 에너지의 일부가 목적지로부터(또는 연결 회로에 있어서 임피던스 매치가 안 되는 임의의 곳으로부터) 소스를 향해 반사되어 되돌아온다. 임피던스 미스매치가 발생하는 전송회로 부분은 임피던스 미스매칭 지점(impedance mismatching point)이라고 지칭된다.
도 7을 참조하면, 임피던스 미스매치 지점에서의 댐핑저항을 개략적으로 설명하는 도면이 도시된다. FPGA(434)는 전압소스(VTT)(436)에 따라 메모리 모듈(432A-D)(예를 들면 DRAM)에 연결된다. 댐핑저항은 임피던스 미스매칭 지점(438)에 위치한다. 상기 댐핑저항은 전송회로 상에 위치하여, 시그널 품질을 떨어뜨려 시스템 성능에 악영향을 주는 시그널 반사를 감소시킨다.
다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 컨트롤에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.
전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스를 통해 호스트로부터 컨트롤러 유닛(300), 메모리 디스크 유닛(100), 백업 저장 유닛(600) 및 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급한다.
또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단됨에 따라 호스트의 전력 소스에 에러가 발생하거나, 호스트로부터 전송되는 전력이 임계값을 벗어날 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고 컨트롤러 유닛(300)을 통해 메모리 디스크 유닛(100)으로 전력을 공급한다.
백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되며 메모리 디스크 유닛(100)의 데이터를 저장한다.
백업 컨트롤 유닛(700)은 백업 저장 유닛(600)의 데이터 입력/출력을 컨트롤함으로써 메모리 디스크 유닛(100)에 저장된 데이터를 백업 저장 유닛(600)에 백업하고, 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 메모리 디스크 유닛(100)에 저장된 데이터를 백업 저장 유닛(600)에 백업한다.
예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.
본 발명은 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.
본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.
100: 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러

Claims (15)

  1. 반도체 저장장치(SSD) 시스템 아키텍쳐 내의 데이터 저장장치로서,
    디지털 전송 표준을 이용하여 데이터를 전송하도록, 전송채널에 의해 메모리 모듈 세트에 연결되는 컨트롤러 보드; 및
    시그널 노이즈를 감소시키기 위하여 전송 채널을 따라 임피던스 미스매치 위치에 해당되는 상기 메모리 모듈 세트가 상기 컨트롤러에 연결되는 전단 영역에 연결되는 댐핑저항;을 포함하는 데이터 저장장치.
  2. 제 1 항에 있어서,
    상기 메모리 모듈은 다이나믹 랜덤 액세스 메모리(DRAM) 모듈을 포함하는 데이터 저장장치.
  3. 제 1 항에 있어서, 상기 컨트롤러 보드는,
    고속 인터페이스; 및
    상기 고속 인터페이스를 이용하여 호스트로부터 명령을 수신하고 그 명령을 실행하도록 설정되고 배열되는 컨트롤러;를 포함하는 데이터 저장장치.
  4. 제 3 항에 있어서,
    상기 컨트롤러는 필드 프로그램 가능 게이트 어레이(FPGA) 컨트롤러인 데이터 저장장치.
  5. 제 3 항에 있어서,
    상기 고속 인터페이스는 PCI-e 인터페이스인 데이터 저장장치.
  6. 반도체 저장장치(SSD) 시스템 아키텍쳐 내의 데이터 저장장치를 제공하는 방법으로서,
    디지털 전송 표준을 이용하여 데이터를 전달하도록 전송 채널에 의하여 메모리 모듈 세트에 컨트롤러 보드를 연결하는 단계; 및
    시그널 노이즈를 감소시키기 위하여 임피던스 미스매치 위치에서 상기 전송채널 중 상기 메모리 모듈 세트가 상기 컨트롤러에 연결되는 전단 영역에 댐핑저항을 연결하는 단계;를 포함하는 데이터 저장장치 제공방법.
  7. 제 6 항에 있어서,
    상기 메모리 모듈은 다이나믹 랜덤 액세스 메모리(DRAM) 모듈을 포함하는 데이터 저장장치 제공방법.
  8. 제 6 항에 있어서, 상기 컨트롤러 보드는,
    고속 인터페이스; 및
    상기 고속 인터페이스를 이용하여 호스트로부터 명령을 수신하고 그 명령을 실행하도록 설정되고 배열되는 컨트롤러;를 포함하는 데이터 저장장치 제공방법.
  9. 제 8 항에 있어서,
    상기 컨트롤러는 필드 프로그램 가능 게이트 어레이(FPGA) 컨트롤러인 데이터 저장장치 제공방법.
  10. 제 8 항에 있어서,
    상기 고속 인터페이스는 PCI-e 인터페이스인 데이터 저장장치 제공방법.
  11. 반도체 저장장치(SSD) 시스템 아키텍쳐 내에서 시그널 노이즈를 감소시키기 위하여, 컨트롤러 보드와 메모리 모듈 세트 사이에서 상기 메모리 모듈 세트가 상기 컨트롤러 모드에 연결되는 전단 영역에 댐핑 저항을 연결함으로써 임피던스를 매칭하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 메모리 모듈은 다이나믹 랜덤 액세스 메모리(DRAM) 모듈을 포함하는 임피던스를 매칭하기 위한 방법.
  13. 제 11 항에 있어서, 상기 컨트롤러 보드는,
    고속 인터페이스; 및
    상기 고속 인터페이스를 이용하여 호스트로부터 명령을 수신하고 그 명령을 실행하도록 설정되고 배열되는 컨트롤러;를 포함하는 임피던스를 매칭하기 위한 방법.
  14. 제 13 항에 있어서,
    상기 컨트롤러는 필드 프로그램 가능 게이트 어레이(FPGA) 컨트롤러인 임피던스를 매칭하기 위한 방법.
  15. 제 13 항에 있어서,
    상기 고속 인터페이스는 PCI-e 인터페이스인 임피던스를 매칭하기 위한 방법.

KR1020120070976A 2012-06-29 2012-06-29 Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭 KR101209913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120070976A KR101209913B1 (ko) 2012-06-29 2012-06-29 Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070976A KR101209913B1 (ko) 2012-06-29 2012-06-29 Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭

Publications (1)

Publication Number Publication Date
KR101209913B1 true KR101209913B1 (ko) 2012-12-11

Family

ID=47907210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070976A KR101209913B1 (ko) 2012-06-29 2012-06-29 Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭

Country Status (1)

Country Link
KR (1) KR101209913B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112860611A (zh) * 2020-12-28 2021-05-28 中国科学院合肥物质科学研究院 一种lvds转usb3.0多通道适配器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112860611A (zh) * 2020-12-28 2021-05-28 中国科学院合肥物质科学研究院 一种lvds转usb3.0多通道适配器
CN112860611B (zh) * 2020-12-28 2024-03-22 中国科学院合肥物质科学研究院 一种lvds转usb3.0多通道适配器

Similar Documents

Publication Publication Date Title
KR101592374B1 (ko) 공유 어드레스 및 별도의 데이터 에러 보정을 가지는 ｄｄｒ 컨트롤러 유닛
US9229816B2 (en) Hybrid system architecture for random access memory
KR101134069B1 (ko) 멀티 레벨 ｒａｉｄ 구조를 위한 하이브리드 저장 시스템
KR101209921B1 (ko) 반도체 저장 장치 기반 고속 캐시 저장 시스템
US9098423B2 (en) Cross-boundary hybrid and dynamic storage and memory context-aware cache system
US9252985B2 (en) Impedance matching between FPGA and memory modules
US20130086315A1 (en) Direct memory access without main memory in a semiconductor storage device-based system
US9311018B2 (en) Hybrid storage system for a multi-level RAID architecture
KR101317760B1 (ko) 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리
US8862817B2 (en) Switch-based hybrid storage system
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
KR101209917B1 (ko) 고속 비휘발성 호스트 인터페이스를 가지는 복수 배열 독립 디스크 컨트롤 반도체 저장 장치 기반 시스템
US20130111104A1 (en) Asynchronous data shift and backup between asymmetric data sources
US20110252177A1 (en) Semiconductor storage device memory disk unit with programmable host interface
US20110252250A1 (en) Semiconductor storage device memory disk unit with multiple host interfaces
KR101209922B1 (ko) 반도체 저장 장치 기반 시스템용 적응형 캐시
KR101209913B1 (ko) Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭
KR101212809B1 (ko) 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법
KR101316917B1 (ko) 블록 수준 장치 드라이버를 포함하는 디스크 입/출력 레이어 아키텍쳐
KR101317763B1 (ko) 반도체 저장 장치 기반 데이터 복구
KR101209914B1 (ko) 프로그램 가능한 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛
WO2013176303A1 (en) Impedance matching between fpga and memory modules
US20120215957A1 (en) Semiconductor storage device-based cache storage system
KR101512742B1 (ko) 향상된 밴드폭을 위한 복수의 호스트 인터페이스 유닛을 갖는 반도체 저장 장치 및 이에 따른 반도체 저장 장치 기반 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 7

R401 Registration of restoration