KR101212809B1 - 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법 - Google Patents

복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법 Download PDF

Info

Publication number
KR101212809B1
KR101212809B1 KR1020120061402A KR20120061402A KR101212809B1 KR 101212809 B1 KR101212809 B1 KR 101212809B1 KR 1020120061402 A KR1020120061402 A KR 1020120061402A KR 20120061402 A KR20120061402 A KR 20120061402A KR 101212809 B1 KR101212809 B1 KR 101212809B1
Authority
KR
South Korea
Prior art keywords
unit
controller
host
ssd
host interface
Prior art date
Application number
KR1020120061402A
Other languages
English (en)
Inventor
조병철
Original Assignee
주식회사 태진인포텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/155,576 external-priority patent/US20110252250A1/en
Application filed by 주식회사 태진인포텍 filed Critical 주식회사 태진인포텍
Application granted granted Critical
Publication of KR101212809B1 publication Critical patent/KR101212809B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

일반적으로, 본 발명의 실시예는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 제공한다. 특히, 대표적인 실시예에서, 상기 SSD 메모리 디스크 유닛은, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결시키기 위한 복수의 호스트 인터페이스 유닛; 상기 복수의 호스트 인터페이스 유닛 각각에 연결되는 호스트 인터페이스 컨트롤러 유닛; 상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및 상기 메모리 컨트롤러에 연결되며 적어도 하나의 SSD 메모리 블록을 포함하는 메모리 어레이,를 포함한다.

Description

복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법{SEMICONDUCTOR STORAGE DEVICE MEMORY DISK UNIT WITH MULTIPLE HOST INTERFACES AND DRIVING METHOD}
본 발명의 실시예는 PCI-익스프레스(PCI-e) 타입의 반도체 저장 장치(SSD)에 관한 것이다. 특히 본 발명의 실시예는 복수의 (예를 들면 이중의) 호스트 인터페이스를 갖는 SSD 메모리 디스크 유닛 및 그 구동 방법에 관한 것이다.
관련 출원의 상호 참조
본 출원은 2010.04.13.자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE"로 명명되었으며, 공통 소유되고, 동시 계류중인 미국 출원 번호 12/758,937의 일부 계속 출원이며, 이의 모든 내용이 여기에 참조로서 병합된다. 또한 본 출원은 2011.02.17.자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE-BASED CACHE STORAGE SYSTEM"으로 명명되었으며, 공통 소유되고, 동시 계류중인 미국 출원 번호 13/029,476의 일부 실시예에 관련되며, 이의 모든 내용이 여기에 참조로서 병합된다. 또한 본 출원은 "SEMICONDUCTOR STORAGE DEVICE MEMORY DISK UNIT WITH PROGRAMMABLE HOST INTERFACE"로 명명되었으며, 공통 소유되고, 동시 계류중인 대리인 관리번호 SSD-0027인 미국 출원의 일부 실시예에 관련되며, 이의 모든 내용이 여기에 참조로서 병합된다(상기 출원번호와 출원일자는 추후 제공될 것이다).
더 많은 컴퓨터 저장에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서는, 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도, 데이터 저장 매체와 호스트 간의 인터페이스로서 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.
본 발명은, PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원하는 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치를 제공하는 것을 목적으로 한다.
일반적으로, 본 발명의 실시예들은 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 제공한다. 특히, 대표적인 실시예에서 상기 SSD 메모리 디스크 유닛은, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결시키기 위한 복수의 호스트 인터페이스; 상기 복수의 호스트 인터페이스 유닛의 각각에 연결되는 호스트 인터페이스 컨트롤러 유닛; 상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및 적어도 하나의 SSD 메모리 블록을 포함하는 상기 메모리 컨트롤러에 연결되는 메모리 어레이,를 포함한다.
본 발명의 제 1 실시예는, 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛으로서, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한 복수의 호스트 인터페이스 유닛; 상기 복수의 호스트 인터페이스 유닛 각각에 연결되는 호스트 인터페이스 컨트롤러 유닛; 상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및 상기 메모리 컨트롤러에 연결되며 SSD 메모리 블록 세트를 포함하는 메모리 어레이(array);를 포함한다.
본 발명의 제 2 실시예는, 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛으로서, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한, 제 1 호스트 인터페이스 유닛과 상기 제 1 호스트 인터페이스 유닛에 연결되는 제 2 호스트 인터페이스 유닛; 상기 제 1 호스트 인터페이스 유닛과 제 2 호스트 인터페이스 유닛에 연결되는 호스트 인터페이스 컨트롤러 유닛; 상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및 상기 메모리 컨트롤러에 연결되며 SSD 메모리 블록 세트를 포함하는 메모리 어레이;를 포함한다.
본 발명의 제 3 실시예는, 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 제조하는 방법으로서, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한 복수의 호스트 인터페이스 유닛을 제공하는 단계; 상기 복수의 호스트 인터페이스 유닛 각각에 호스트 인터페이스 컨트롤러 유닛을 연결시키는 단계; 상기 호스트 인터페이스 컨트롤러 유닛에 DMA 컨트롤러를 연결시키는 단계; 상기 DMA 컨트롤러에 ECC 컨트롤러를 연결시키는 단계; 상기 ECC 컨트롤러에 메모리 컨트롤러를 연결시키는 단계; 및 상기 메모리 컨트롤러에 SSD 메모리 블록 세트를 포함하는 메모리 어레이를 연결하는 단계;를 포함한다.
실시예에 따르면, 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.
본 발명의 이러한 특징들 및 다른 특징들이 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 고속 SSD의 구성을 개략적으로 설명하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 이중의 호스트 인터페이스를 갖는 도 1에 있어서 컨트롤러의 구성을 개략적으로 설명하는 도면이다.
도면들은 크기는 조정될 필요가 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.
이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가 보다 완전하게 설명될 것이다. 그러나, 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.
여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및 "그" 는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는", 또는 "구성된다" 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 불필요하게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 불필요하게 저장되는 데이터 또한 내고장성을 증가시킨다. SSD라는 용어는 반도체 저장 장치를 의미한다. DDR이라는 용어는 더블 데이터 레이트(Double Data Rate)를 의미한다. 그리고, HDD라는 용어는 하드 디스크 드라이브를 의미한다.
다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석되지 않음이 이해될 것이다.
이하 일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 저장 장치가 첨부 도면을 참조로 상세히 설명될 것이다.
일반적으로, 본 발명의 실시예는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 제공한다. 특히, 대표적인 실시예에서, 상기 SSD 메모리 디스크 유닛은, SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한 복수의 호스트 인터페이스 유닛; 상기 복수의 호스트 인터페이스 유닛 각각에 연결되는 호스트 인터페이스 컨트롤러 유닛; 상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및 상기 메모리 컨트롤러에 연결되며 적어도 하나의 SSD 메모리 블록을 포함하는 메모리 어레이;를 포함한다.
직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다. PCI-익스프레스 기술이 통상적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS(Small Computer System Interface)/SATA(Serial Advanced Technology Advancement) 기술을 활용할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-익스프레스 타입, RAID 컨트롤 반도체 저장 장치(예를 들면, 직렬로 접속되는 컴퓨터 장치를 위한 저장을 제공함)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, 도 1은, 복수의 휘발성 반도체 메모리(여기에서 고속 SSD 메모리 디스크 유닛(100)으로 지칭됨)를 갖는 복수의 메모리 디스크; SSD 메모리 디스크 유닛(100)에 결합되는 RAID 컨트롤러(800); 메모리 디스크 유닛과 호스트 사이를 인터페이스하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하기 위해 충전되는 보조 전력 소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛, 백업 컨트롤 유닛으로 전송되는 전력을 공급하고, 보조 전력 소스 유닛으로부터 전력을 수신하며 컨트롤러 유닛을 통해 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛(500); SSD 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛(600A-B); 및 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, 백업 저장 유닛의 SSD 메모리 디스크 유닛에 저장된 데이터를 백업하는 백업 컨트롤 유닛(700); 및 SSD 메모리 디스크 유닛(100), 컨트롤러(300), 및 내부 백업 컨트롤러(700)에 결합되는 복수 배열 독립 디스크(RAID) 컨트롤러(800)를 포함하는, 메모리 디스크 유닛(100)으로 구성되는 본 발명의 일 실시예에 따른 RAID 컨트롤 PCI-익스프레스 타입 저장 장치(110)를 도시한다.
SSD 메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 포함하는 복수의 메모리 디스크로 구성되고, 컨트롤러(300)의 컨트롤에 따라 데이터를 입력 및 출력한다. SSD 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.
PCI-익스프레스 호스트 인터페이스 유닛(200)은 호스트와 SSD 메모리 디스크 유닛(100) 사이를 인터페이스한다. 호스트는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치를 포함하는 컴퓨터 시스템 또는 이와 유사한 것일 수 있다.
컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.
도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)가 임의의 수의 SSD 메메모리 디스크 유닛(100)에 직접적으로 결합될 수 있다. 특히, 이는 SSD 메모리 디스크 유닛(100)의 최적화된 컨트롤을 허용한다. 특히, RAID 컨트롤러(800)의 사용은,
1. 전류 백업/복구 동작을 지원한다.
2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.
a) 내부 백업 컨트롤러(700)는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 백업을 요청한다;
c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 백업을 즉시 할 것을 요청한다;
d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;
e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;
3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.
a) 내부 백업 컨트롤러(700)는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);
b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 복구를 요청한다;
c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 복구를 즉시 할 것을 요청한다;
d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;
e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다.
도 2를 참조하면, 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, SSD 메모리 디스크 유닛(100)은, 서로 연결되어 있으며 적어도 하나의 호스트와 SSD 메모리 디스크 유닛(100)을 연결/인터페이스 하기 위한 복수의 호스트 인터페이스 유닛(202A-N)(예를 들면 PCI-익스프레스 호스트)(도 1의 인터페이스(200) 또는 도시된 바와 같이 분리된 인터페이스일 수 있는); 각각의 호스트 인터페이스 유닛(202A-N)에 연결되며 호스트 인터페이스 유닛(202A-N)을 컨트롤하는 호스트 인터페이스 컨트롤러 유닛(301); 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); ECC 컨트롤러(304); 및 고속 저장에 사용되는 메모리(602)의 하나 또는 그 이상의 블록을 컨트롤하기 위한 메모리 컨트롤러(306); 포함한다. 또한, 도시되는 바와 같이, 백업 컨트롤러(700)는 DMA 컨트롤러(302)에 연결될 수 있고, 백업 저장 유닛(600A)은 백업 컨트롤러(700)에 연결될 수 있다.
일반적으로, DMA는 컴퓨터 내의 특정 하드웨어 서브시스템이 중앙 프로세싱 유닛의 독립적인 읽기 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 마이크로프로세서 및 최신 컴퓨터의 일 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 및 사운드 카드를 포함하는 DMA를 사용한다. DMA는 또한 멀티 코어 프로세서, 특히, 멀티프로세서 시스템 온 칩 내의 인트라 칩 데이터 전송에 사용되고, 여기서 이의 프로세싱 엘리먼트는 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하고, DMA는 로컬 메모리와 메인 메모리 사이의 데이터 전송에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널을 갖지 않는 컴퓨터보다 매우 적은 CPU 오버헤드를 갖고 디바이스로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서 시간의 점유 없이 로컬 메모리로/로부터 데이터를 전송할 수 있고 연산 및 데이터 전송을 동시에 할 수 있다.
DMA 없이, 주변 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에 명령 로드/저장을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 시간 동안 완전히 점유되고, 이에 따라 다른 작업을 수행할 수가 없게 된다. DMA를 포함하면, CPU는 전송을 개시하여, 전송이 진행되는 동안 다른 동작을 하고, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 중단 현상 없음이 결정적 요소인 실시간 연산 응용 프로그램에서 유용하다.
도 3을 참조하면, 도 1의 컨트롤러 유닛(300)은, SSD 메모리 디스크 유닛(100)의 데이터 입력/출력을 컨트롤하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 수신된 호스트로부터의 지시에 따라, SSD 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트에 해당 데이터를 제공하거나, 메모리 컨트롤 모듈(310)을 컨트롤하여 SSD 메모리 디스크 유닛(100)에 데이터를 저장하는, 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 컨트롤에 따라 데이터를 버퍼하는 버퍼(330); DMA 컨트롤 모듈(320)의 컨트롤에 의해 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 유닛(310)을 통해 SSD 메모리 디스크 유닛(100)으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송할 수 있도록 하고, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 SSD 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x 또는 PCI-e 등)에 대응되는 전송 속도로 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 SSD 메모리 디스크 유닛(100)으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈(340); 동기화 컨트롤 모듈(340) 및 DMA 컨트롤 모듈(320) 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈(350)로 구성된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐(queue) 구조를 갖는 버퍼로 구성되고, 데이터를 버퍼링하고 데이터 클록을 조정함으로써 손실 없이 고속으로 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 프로세싱한다.
다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 컨트롤에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.
전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스를 통해 호스트로부터 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛(600A-B) 및 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급한다.
또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단됨에 따라 호스트의 전력 소스에 에러가 발생하거나, 호스트로부터 전송되는 전력이 임계값을 벗어날 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고 컨트롤러 유닛(300)을 통해 SSD 메모리 디스크 유닛(100)으로 전력을 공급한다.
백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되며 SSD 메모리 디스크 유닛(100)의 데이터를 저장한다.
백업 컨트롤 유닛(700)은 백업 저장 유닛(600A-B)의 데이터 입력/출력을 컨트롤함으로써 백업 저장 유닛(600A-B)의 SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업하고 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 백업 저장 유닛(600A-B)의 SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업한다.
직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-익스프레스) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.
예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.
본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.
100: SSD 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600A-B: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러

Claims (20)

  1. 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛으로서,
    상기 SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한 복수의 호스트 인터페이스 유닛;
    상기 복수의 호스트 인터페이스 유닛 각각에 연결되는 호스트 인터페이스 컨트롤러 유닛;
    상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러;
    상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러;
    상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및
    상기 메모리 컨트롤러에 연결되며 SSD 메모리 블록 세트를 포함하는 메모리 어레이;를 포함하고,
    상기 SSD 메모리 디스크 유닛에 연결되는 복수 배열 독립 디스크(RAID: Redundant array of independent disks) 컨트롤러;
    상기 RAID 컨트롤러에 연결되는 컨트롤러 유닛; 및
    상기 컨트롤러 유닛에 연결되는 시스템 인터페이스 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  2. 삭제
  3. 제 1 항에 있어서, 상기 컨트롤러 유닛은,
    상기 SSD 메모리 디스크 유닛의 데이터 입/출력을 컨트롤하기 위한 메모리 컨트롤 모듈;
    상기 호스트 인터페이스 유닛을 통하여 수신된 호스트로부터의 지시에 따라, 상기 SSD 메모리 디스크 유닛에 데이터를 저장하거나 또는 데이터를 상기 호스트에 제공하기 위하여 상기 SSD 메모리 디스크 유닛으로부터 데이터를 읽도록 상기 메모리 컨트롤 모듈을 컨트롤 하는 DMA 컨트롤 모듈;
    상기 DMA 컨트롤 모듈의 컨트롤에 따라 데이터를 버퍼링하는 버퍼;
    상기 DMA 컨트롤 모듈의 컨트롤에 의해 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 유닛을 통해 상기 SSD 메모리 디스크 유닛으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 상기 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 상기 호스트 인터페이스 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하고, 상기 호스트 인터페이스 유닛을 통해 상기 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 상기 SSD 메모리 디스크 유닛에 의해 사용되는 통신 프로토콜에 대응되는 전송 속도로 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 모듈을 통해 상기 SSD 메모리 디스크 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈; 및
    상기 동기화 컨트롤 모듈 및 DMA 컨트롤 모듈 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하고, 더블 버퍼 구조를 가지며 원형 큐(queue) 구조를 갖는 버퍼를 포함하며, 상기 버퍼를 사용하고 데이터 클록을 조정함으로써 상기 동기화 컨트롤 모듈과 DMA 컨트롤 모듈 사이에 통신되는 데이터를 버퍼링하는 것에 의하여 손실 없이 고속으로 상기 동기화 컨트롤 모듈과 DMA 컨트롤 사이에 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈;을 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  4. 제1 항에 있어서,
    상기 SSD 메모리 디스크 유닛의 데이터를 저장하는 상기 컨트롤러 유닛에 연결되는 백업 저장 유닛 세트;
    적어도 다음 중 어느 하나에 따라서, 즉, 적어도 하나의 호스트로부터의 지시 또는 적어도 하나의 호스트로부터 전송되는 전력에 에러가 발생하였을 때, 상기 SSD 메모리 디스크 유닛에 저장되어 있는 데이터를 백업하며, 상기 SSD 메모리 디스크 유닛에 연결되는 백업 컨트롤 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  5. 제4 항에 있어서,
    상기 백업 컨트롤 유닛에 연결되고,상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송된 전력을 이용하여 기 설정된 전력을 유지하도록 충전되는 보조 전력 소스 유닛; 및
    상기 보조 전력 소스 유닛에 연결되고, 상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송되는 전력을 상기 컨트롤러 유닛, 메모리 디스크 유닛, 백업 저장 유닛, 및 백업 컨트롤 유닛에 공급하며, 상기 호스트 인터페이스 유닛을 통하여 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, 상기 컨트롤러 유닛을 통하여 상기 보조 전력 소스 유닛으로부터 전력을 수신하여 상기 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  6. 제 1 항에 있어서,
    상기 SSD 메모리 디스크 유닛에 연결되는 상태 모니터를 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  7. 제 1 항에 있어서,
    상기 SSD 메모리 블록 세트는 휘발성이며, 상기 복수의 호스트 인터페이스 유닛은 PCI-익스프레스 호스트 인터페이스 유닛인, 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  8. 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛으로서,
    제 1 호스트 인터페이스 유닛 및 상기 제 1 호스트 인터페이스 유닛에 연결되는 제 2 호스트 인터페이스 유닛을 포함하고, 상기 제 1 호스트 인터페이스 유닛 및 제 2 호스트 인터페이스 유닛은 상기 SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결하기 위한 것이며;
    상기 제 1 호스트 인터페이스 유닛 및 제 2 호스트 인터페이스 유닛에 연결되는 호스트 인터페이스 컨트롤러 유닛;
    상기 호스트 인터페이스 컨트롤러 유닛에 연결되는 DMA 컨트롤러;
    상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러;
    상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 및
    상기 메모리 컨트롤러에 연결되며 SSD 메모리 블록 세트를 포함하는 메모리 어레이;를 포함하고
    상기 SSD 메모리 디스크 유닛에 연결되는 복수 배열 독립 디스크(RAID: Redundant array of independent disks) 컨트롤러;
    상기 RAID 컨트롤러에 연결되는 컨트롤러 유닛; 및
    상기 컨트롤러 유닛에 연결되는 시스템 인터페이스 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 SSD 메모리 디스크 유닛의 데이터 입/출력을 컨트롤하기 위한 메모리 컨트롤 모듈;
    상기 호스트 인터페이스 유닛을 통하여 수신된 호스트로부터의 지시에 따라, 상기 SSD 메모리 디스크 유닛에 데이터를 저장하거나 또는 데이터를 호스트에 제공하기 위하여 상기 SSD 메모리 디스크 유닛으로부터 데이터를 읽도록 상기 메모리 컨트롤 모듈을 컨트롤 하는 DMA 컨트롤 모듈;
    상기 DMA 컨트롤 모듈의 컨트롤에 따라 데이터를 버퍼링하는 버퍼;
    상기 DMA 컨트롤 모듈의 컨트롤에 의해 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 유닛을 통해 상기 SSD 메모리 디스크 유닛으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 상기 호스트 인터페이스 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하고, 상기 호스트 인터페이스 유닛을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 상기 SSD 메모리 디스크 유닛에 의해 사용되는 통신 프로토콜에 대응되는 전송 속도로 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 모듈을 통해 상기 SSD 메모리 디스크 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈; 및
    상기 동기화 컨트롤 모듈 및 DMA 컨트롤 모듈 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하고, 더블 버퍼 구조를 가지며 원형 큐(queue) 구조를 갖는 버퍼를 포함하며, 상기 버퍼를 사용하고 데이터 클록을 조정함으로써 상기 동기화 컨트롤 모듈과 DMA 컨트롤 모듈 사이에 통신되는 데이터를 버퍼링하는 것에 의하여 손실 없이 고속으로 상기 동기화 컨트롤 모듈과 DMA 컨트롤 사이에 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈;을 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  11. 제 8 항에 있어서,
    상기 SSD 메모리 디스크 유닛의 데이터를 저장하는 상기 컨트롤러 유닛에 연결되는 백업 저장 유닛 세트;
    적어도 다음 중 어느 하나에 따라서, 즉, 적어도 하나의 호스트로부터의 지시 또는 적어도 하나의 호스트로부터 전송되는 전력에 에러가 발생하였을 때, 상기 SSD 메모리 디스크 유닛에 저장되어 있는 데이터를 백업하며, 상기 SSD 메모리 디스크 유닛에 연결되는 백업 컨트롤 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  12. 제 11 항에 있어서,
    상기 백업 컨트롤 유닛에 연결되고, 상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송된 전력을 이용하여 기 설정된 전력을 유지하도록 충전되는 보조 전력 소스 유닛; 및
    상기 보조 전력 소스 유닛에 연결되고, 상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송되는 전력을 상기 컨트롤러 유닛, 메모리 디스크 유닛, 백업 저장 유닛, 및 백업 컨트롤 유닛에 공급하며, 상기 호스트 인터페이스 유닛을 통하여 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, 상기 컨트롤러 유닛을 통하여 상기 보조 전력 소스 유닛으로부터 전력을 수신하여 상기 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛;을 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  13. 제 8 항에 있어서,
    상기 SSD 메모리 디스크 유닛에 연결되는 상태 모니터를 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  14. 제 8 항에 있어서,
    상기 SSD 메모리 블록 세트는 휘발성이며, 상기 복수의 호스트 인터페이스 유닛은 PCI-익스프레스 호스트 인터페이스 유닛인, 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛.
  15. 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법으로서,
    상기 SSD 메모리 디스크 유닛을 적어도 하나의 호스트에 연결시키기 위한 복수의 호스트 인터페이스 유닛을 제공하는 단계;
    상기 복수의 호스트 인터페이스 유닛 각각에 호스트 인터페이스 컨트롤러 유닛을 연결시키는 단계;
    상기 호스트 인터페이스 컨트롤러 유닛에 DMA 컨트롤러를 연결시키는 단계;
    상기 DMA 컨트롤러에 메모리 컨트롤러가 연결되어 있는 ECC 컨트롤러를 연결시키는 단계; 및
    상기 메모리 컨트롤러에 SSD 메모리 블록 세트를 포함하는 메모리 어레이를 연결하는 단계;를 포함하고
    상기 SSD 메모리 디스크 유닛에 복수 배열 독립 디스크(RAID) 컨트롤러를 연결하는 단계;
    상기 RAID 컨트롤러에 컨트롤러 유닛을 연결하는 단계; 및
    상기 컨트롤러 유닛에 시스템 인터페이스 유닛을 연결하는 단계;를 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법.
  16. 삭제
  17. 제 15 항에 있어서, 상기 컨트롤러 유닛을 구동하는 방법은,
    상기 SSD 메모리 디스크 유닛의 데이터 입/출력을 컨트롤하기 위한 메모리 컨트롤 모듈을 제공하는 단계;
    상기 호스트 인터페이스 유닛을 통하여 수신된 호스트로부터의 지시에 따라, 상기 SSD 메모리 디스크 유닛에 데이터를 저장하거나 또는 데이터를 호스트에 제공하기 위하여 상기 SSD 메모리 디스크 유닛으로부터 데이터를 읽도록 메모리 컨트롤 모듈을 컨트롤 하는 DMA 컨트롤 모듈을 메모리 컨트롤 모듈에 연결시키는 단계;
    상기 DMA 컨트롤 모듈의 컨트롤에 따라 데이터를 버퍼링하는 버퍼를 DMA 컨트롤 모듈에 연결시키는 단계;
    상기 DMA 컨트롤 모듈의 컨트롤에 의해 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 유닛을 통해 상기 SSD 메모리 디스크 유닛으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 호스트 인터페이스 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하고, 호스트 인터페이스 유닛을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 상기 SSD 메모리 디스크 유닛에 의해 사용되는 통신 프로토콜에 대응되는 전송 속도로 상기 DMA 컨트롤 모듈 및 메모리 컨트롤 모듈을 통해 상기 SSD 메모리 디스크 유닛으로 동기화된 데이터 신호를 전송할 수 있도록 하는 상기 동기화 컨트롤 모듈을 상기 버퍼에 연결시키는 단계; 및
    상기 동기화 컨트롤 모듈 및 DMA 컨트롤 모듈 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하고, 더블 버퍼 구조를 가지며 원형 큐(queue) 구조를 갖는 버퍼를 포함하며, 상기 버퍼를 사용하고 데이터 클록을 조정함으로써 상기 동기화 컨트롤 모듈과 DMA 컨트롤 모듈 사이에 통신되는 데이터를 버퍼링하는 것에 의하여 손실 없이 고속으로 상기 동기화 컨트롤 모듈과 DMA 컨트롤 사이에 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈을 상기 동기화 컨트롤 모듈에 연결시키는 단계;를 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법.
  18. 제 15 항에 있어서,
    상기 SSD 메모리 디스크 유닛의 데이터를 저장하는 상기 컨트롤러 유닛에 연결되는 백업 저장 유닛 세트를 상기 컨트롤러 유닛에 연결하는 단계; 및
    적어도 다음 중 어느 하나에 따라서, 즉, 적어도 하나의 호스트로부터의 지시 또는 적어도 하나의 호스트로부터 전송되는 전력에 에러가 발생하였을 때, 상기 SSD 메모리 디스크 유닛에 저장되어 있는 데이터를 백업하며, 상기 SSD 메모리 디스크 유닛에 연결되는 백업 컨트롤 유닛을 상기 SSD 메모리 디스크 유닛에 연결하는 단계;를 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법.
  19. 제 18 항에 있어서,
    상기 백업 컨트롤 유닛에 연결되고, 상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송된 전력을 이용하여 기 설정된 전력을 유지하도록 충전되는 보조 전력 소스 유닛을 상기 백업 컨트롤 유닛에 연결하는 단계; 및
    상기 보조 전력 소스 유닛에 연결되고, 상기 시스템 인터페이스를 통하여 적어도 하나의 호스트로부터 전송되는 전력을 상기 컨트롤러 유닛, 메모리 디스크 유닛, 백업 저장 유닛, 및 백업 컨트롤 유닛에 공급하며, 상기 호스트 인터페이스 유닛을 통하여 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, 상기 컨트롤러 유닛을 통하여 상기 보조 전력 소스 유닛으로부터 전력을 수신하여 상기 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛을 상기 보조 전력 소스에 연결하는 단계;를 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법.
  20. 제 15 항에 있어서,
    상태 모니터를 상기 SSD 메모리 디스크 유닛에 연결하는 단계;를 더 포함하는 복수의 호스트 인터페이스 유닛을 가지는 반도체 저장 장치(SSD) 메모리 디스크 유닛을 구동하는 방법.
KR1020120061402A 2011-06-08 2012-06-08 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법 KR101212809B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/155,576 2011-06-08
US13/155,576 US20110252250A1 (en) 2010-04-13 2011-06-08 Semiconductor storage device memory disk unit with multiple host interfaces

Publications (1)

Publication Number Publication Date
KR101212809B1 true KR101212809B1 (ko) 2012-12-18

Family

ID=47296617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061402A KR101212809B1 (ko) 2011-06-08 2012-06-08 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법

Country Status (2)

Country Link
KR (1) KR101212809B1 (ko)
WO (1) WO2012169820A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10942800B2 (en) 2017-10-12 2021-03-09 Samsung Electronics Co., Ltd. Storage device, computing system and debugging method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9436630B2 (en) * 2013-06-11 2016-09-06 Western Digital Technologies, Inc. Using dual phys to support multiple PCIe link widths

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928438B1 (ko) * 2008-11-24 2009-11-25 주식회사 태진인포텍 Ｓａｓ／ｓａｔａ 타입의 스토리지 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7714700A (en) * 1999-09-22 2001-04-24 Netcell Corp. Raid controller system and method with ata emulation host interface
KR100921748B1 (ko) * 2007-06-04 2009-10-15 삼성전자주식회사 Ｅｃｃ 회로를 포함하는 메모리 시스템 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928438B1 (ko) * 2008-11-24 2009-11-25 주식회사 태진인포텍 Ｓａｓ／ｓａｔａ 타입의 스토리지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10942800B2 (en) 2017-10-12 2021-03-09 Samsung Electronics Co., Ltd. Storage device, computing system and debugging method thereof

Also Published As

Publication number Publication date
WO2012169820A2 (en) 2012-12-13
WO2012169820A3 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR101243999B1 (ko) 반도체 저장소 장치를 위한 알람 기반 백업 및 복구
KR101209921B1 (ko) 반도체 저장 장치 기반 고속 캐시 저장 시스템
KR101244000B1 (ko) 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐
KR101209918B1 (ko) 반도체 저장 장치를 위한 프로그램 가능한 인터페이스를 가지는 ｒａｉｄ 컨트롤러
KR101134069B1 (ko) 멀티 레벨 ｒａｉｄ 구조를 위한 하이브리드 저장 시스템
KR101512743B1 (ko) 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템
US8504767B2 (en) Raid controlled semiconductor storage device
KR20120089214A (ko) Ｒａｉｄ 기반 저장소 컨트롤 보드
KR101317760B1 (ko) 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리
KR101196878B1 (ko) 하이브리드 ｒａｉｄ 컨트롤러
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
US8862817B2 (en) Switch-based hybrid storage system
KR101209917B1 (ko) 고속 비휘발성 호스트 인터페이스를 가지는 복수 배열 독립 디스크 컨트롤 반도체 저장 장치 기반 시스템
KR20130047680A (ko) 비대칭 데이터 소스 간의 비동기 데이터 시프트 및 백업
US20110252250A1 (en) Semiconductor storage device memory disk unit with multiple host interfaces
US20110252177A1 (en) Semiconductor storage device memory disk unit with programmable host interface
KR101212809B1 (ko) 복수의 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛 및 그 구동 방법
KR101209922B1 (ko) 반도체 저장 장치 기반 시스템용 적응형 캐시
KR101317763B1 (ko) 반도체 저장 장치 기반 데이터 복구
KR101316917B1 (ko) 블록 수준 장치 드라이버를 포함하는 디스크 입/출력 레이어 아키텍쳐
KR101209914B1 (ko) 프로그램 가능한 호스트 인터페이스를 갖는 반도체 저장 장치 메모리 디스크 유닛
KR101209913B1 (ko) Ｆｐｇａ 및 메모리 모듈 사이의 임피던스 매칭
KR20120094868A (ko) 반도체 저장 장치 기반 캐시 저장 시스템
KR101512742B1 (ko) 향상된 밴드폭을 위한 복수의 호스트 인터페이스 유닛을 갖는 반도체 저장 장치 및 이에 따른 반도체 저장 장치 기반 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 7

R401 Registration of restoration