KR20130047680A

KR20130047680A - 비대칭 데이터 소스 간의 비동기 데이터 시프트 및 백업

Info

Publication number: KR20130047680A
Application number: KR1020120122737A
Authority: KR
Inventors: 조병철
Original assignee: 주식회사 태진인포텍
Priority date: 2011-10-31
Filing date: 2012-10-31
Publication date: 2013-05-08
Also published as: US20130111104A1; WO2013066042A1

Abstract

본 발명의 실시예는 반도체 저장 장치 기반 저장 시스템을 제공한다. 특히, 전형적인 실시예로서, 시스템은 (다른 구성 요소 중에서) 메모리 컨트롤러 및 복수의 데이터 저장 유닛(예를 들면, 메모리 유닛 및 플래시 메모리 유닛) 간의 비동기 데이터 시프트 및/또는 백업을 제공하는 비동기 백업 컨트롤러를 갖는 반도체 저장 장치 메모리 디스크 유닛을 포함한다. 반도체 저장 장치 메모리 디스크 유닛은 장치 드라이버(예를 들면, 일대일 또는 일대 다수 기준) 내의 복수의 물리적 인터페이스 유닛과 통신하는 복수의 호스트 인터페이스 유닛을 더 포함한다. 장치 드라이버는 또한 복수의 물리적 인터페이스 유닛에 연결된 논리적 인터페이스를 포함한다.

Description

비대칭 데이터 소스 간의 비동기 데이터 시프트 및 백업{ASYNCHRONOUS DATA SHIFT AND BACKUP BETWEEN ASYMMETRIC DATA SOURCES}

본 발명은 PCI-익스프레스(PCI-e) 타입의 반도체 저장 장치(SSD)에 관한 것이다. 특히, 본 발명은 비대칭 데이터 소스 간의 비동기 데이터 시프트 및 백업을 제공하기 위한 방법에 관한 것이다.

관련 출원의 상호 참조

본 출원은 2010.04.13. 자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE"로 명명되었으며, 공동 소유되고, 동시 계류중인 미국 출원 번호 12/758,937에 몇몇 측면이 관련되고, 이의 모든 내용이 여기에 참조로서 병합된다. 본 출원은 2010.09.12. 자로 출원되고, "SEMICONDUCTOR STORAGE DEVICE HAVING MULTIPLE HOST INTERFACE UNITS FOR INCREASED BANDWIDTH"로 명명되었으며, 공동 소유되고, 동시 계류중인 미국 출원 번호 13/229,557에 몇몇 측면이 관련되고, 이의 모든 내용이 여기에 참조로서 병합된다.

더 많은 컴퓨터 저장에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서는, 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도, 데이터 저장 매체와 호스트 간의 인터페이스로서 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.

본 발명의 제1측면은 호스트 인터페이스 컨트롤러; 상기 호스트 인터페이스 컨트롤러에 연결되는 복수의 호스트 인터페이스 유닛; 상기 호스트 인터페이스 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 상기 메모리 컨트롤러에 연결되는 비동기 백업 컨트롤러; 및 상기 메모리 컨트롤러에 연결되며, 적어도 하나의 메모리 블록을 포함하는 메모리 어레이를 포함하는 반도체 저장 장치 메모리 디스크 유닛을 제공한다.

본 발명의 제2측면은 호스트 인터페이스 컨트롤러; 상기 호스트 인터페이스 컨트롤러에 연결되는 복수의 호스트 인터페이스 유닛; 상기 호스트 인터페이스 유닛에 연결되는 DMA 컨트롤러; 상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러; 상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러; 상기 메모리 컨트롤러에 연결되며, 적어도 하나의 메모리 블록을 포함하는 메모리 어레이; 상기 메모리 컨트롤러에 연결되는 비동기 백업 컨트롤러; 상기 비동기 백업 컨트롤러에 연결되며, 적어도 하나의 플래시 메모리 블록을 포함하는 플래시 메모리 유닛; 복수의 물리적 인터페이스 유닛; 및 상기 복수의 물리적 인터페이스 유닛에 연결되는 논리적 인터페이스를 포함하는 장치 드라이버: 를 포함하는 반도체 저장 장치 기반 시스템을 제공한다.

본 발명의 제3측면은 호스트 인터페이스 컨트롤러에 연결된 복수의 호스트 인터페이스 유닛을 연결하는 단계; DMA 컨트롤러를 상기 호스트 인터페이스 유닛에 연결하는 단계; 상기 DMA 컨트롤러에 ECC 컨트롤러를 연결하는 단계; 상기 ECC 컨트롤러에 메모리 컨트롤러를 연결하는 단계; 상기 메모리 컨트롤러에 비동기 백업 컨트롤러를 연결하는 단계; 및 상기 메모리 컨트롤러에 적어도 하나의 메모리 블록을 포함하는 메모리 어레이를 연결하는 단계를 포함하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법을 제공한다.

본 발명의 실시예는 반도체 저장 장치 기반 저장 시스템을 제공한다. 특히, 전형적인 실시예로서, 시스템은 (다른 구성 요소 중에서) 메모리 컨트롤러 및 복수의 데이터 저장 유닛(예를 들면, 메모리 유닛 및 플래시 메모리 유닛) 간의 비동기 데이터 시프트 및/또는 백업을 제공하는 비동기 백업 컨트롤러를 갖는 반도체 저장 장치 메모리 디스크 유닛을 포함한다.

반도체 저장 장치 메모리 디스크 유닛은 장치 드라이버(예를 들면, 일대일 또는 일대 다수 기준) 내의 복수의 물리적 인터페이스 유닛과 통신하는 복수의 호스트 인터페이스 유닛을 더 포함한다. 장치 드라이버는 또한 복수의 물리적 인터페이스 유닛에 연결된 논리적 인터페이스를 포함한다.

본 발명의 이러한 특징들 및 다른 특징들은 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2a는 본 발명의 일 실시예에 따른 도 1의 고속 반도체 저장 장치의 구성을 개략적으로 설명하는 도면이다.
도 2b는 본 발명의 일 실시예에 따른 도 1의 고속 반도체 저장 장치가 장치 드라이버에 연결된 구성을 개략적으로 설명하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 도 1에 있어서의 컨트롤러 구성을 개략적으로 설명하는 도면이다.
도면들은 크기가 조정될 필요 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안 된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.

이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가보다 완전하게 설명될 것이다. 그러나 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안 된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.

여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및

"그"는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조 되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다." 및/또는 "포함하는", 또는 "구성된다." 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 중복되게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 중복되게 저장되는 데이터 또한 내고장성을 증가시킨다.

다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석 되지 않음이 이해될 것이다.

이하일 실시예에 따른 PCI-익스프레스(PCI-e) 타입의 저장 장치가 첨부 도면을 참조로 상세히 설명될 것이다.

PCI-익스프레스(PCI-e) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다. PCI-익스프레스 기술이 전형적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS(Small Computer System Interface)/SATA(Serial Advanced Technology Advancement) 기술을 활용할 수 있다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-익스프레스 타입, RAID 컨트롤 반도체 저장 장치(예를 들면, 직렬로 접속되는 컴퓨터 장치를 위한 저장을 제공함)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, 도 1은, 복수의 휘발성 반도체 메모리들/메모리 유닛(여기서 고속 SSD 메모리 디스크 유닛(100)으로 지칭됨)를 갖는 복수의 메모리 디스크; SSD 메모리 디스크 유닛(100)에 연결되는 RAID 컨트롤러(800); 메모리 디스크 유닛과 호스트 사이를 인터페이스 하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력을 사용하여 미리 결정된 전력을 유지하기 위해 충전되는 보조 전력소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛을 통해 호스트로부터 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛, 백업 컨트롤 유닛으로 전송되는 전력을 공급하고, 보조 전력 소스 유닛으로부터 전력을 수신하며 컨트롤러 유닛을 통해 SSD 메모리 디스크 유닛에 전력을 공급하는 전력 소스 컨트롤 유닛(500); SSD 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛(600A-B); 및 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, 백업 저장 유닛의 SSD 메모리 디스크 유닛에 저장된 데이터를 백업하는 백업 컨트롤 유닛(700); 및 SSD 메모리 디스크 유닛(100), 컨트롤러(300), 및 내부 백업 컨트롤러(700)에 연결되는 복수 배열 독립 디스크(RAID) 컨트롤러(800)를 포함하는, 메모리 디스크 유닛(100)(여기서, SSD 메모리 디스크 유닛, SSD, 및/또는 SSD 메모리 디스크 유닛으로 지칭됨)으로 구성되는 본 발명의 일 실시예에 따른 RAID 컨트롤 PCI-익스프레스 타입 저장 장치(110)를 도시한다.

SSD 메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 제공하는 복수의 메모리 디스크를 포함하고, 컨트롤러(300)의 컨트롤에 따라 데이터를 입력 및 출력한다. SSD 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.

PCI-익스프레스 호스트 인터페이스 유닛(200)은 호스트와 SSD 메모리 디스크 유닛(100) 사이를 인터페이스 한다. 호스트는 컴퓨터 시스템 또는 이와 유사한 것일 수 있으며, 이는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치와 함께 제공된다.

컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 SSD 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.

도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)가 임의의 수의 SSD 메모리 디스크 유닛(100)에 직접 연결될 수 있다. 무엇보다 먼저, 이는 SSD 메모리 디스크 유닛(100)의 최적화된 컨트롤을 허용한다. 특히, RAID 컨트롤러(800)의 사용은,

1. 전류 백업/복구 동작을 지원한다.

2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 백업을 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 백업을 즉시 할 것을 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드동작(end-op)을 리포트 한다;

3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛으로의 데이터 복구를 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 복구를 즉시 할 것을 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 메모리 디스크 유닛 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드동작(end-op)을 리포트 한다.

도 2a를 참조하면, 본 발명의 일 실시예에 따른 고속 SSD 메모리 디스크 유닛(100)을 도시된다. 도시되는 바와 같이, SSD 메모리 디스크 유닛(100)은, 복수의 호스트 인터페이스 유닛(308A-N)(예를 들면 PCI-익스프레스 호스트)(도 1의 인터페이스(200) 또는 도시된 바와 같이 분리된 인터페이스일 수 있는); 호스트 인터페이스 유닛(308A-N)에 연결되는 호스트 인터페이스 컨트롤러 유닛(310); 호스트 인터페이스 컨트롤러(310)에 연결되는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); DMA 컨트롤러(302)에 연결된 ECC 컨트롤러(304); 고속 저장에 사용되는 메모리 어레이(602)의 하나 또는 그 이상의 메모리 블록(604)(예를 들면, 공간이나 이용 가능한 저장 공간(605)을 갖는)을 컨트롤하기 위해 ECC 컨트롤러(304)에 연결된 메모리 컨트롤러(306); 및 플래시 메모리 유닛(606) 내의 하나 또는 그 이상의 플래시 메모리(608)를 컨트롤하기 위한 비동기 백업 컨트롤러(309)를 포함한다. 또한, 도시되는 바와 같이, 전원 컨트롤러(311) 및 내부 배터리(313)는 내부 전원 소스를 공급하기 위해 그것에 연결된다. 도시되는 바와 같이, 복수의 데이터 저장 아키텍처는 메모리(602) 및 플래시 메모리(606)로 정해진다. 데이터는 저장소들(602, 606) 간에 비동기로 시프트 및/또는 백업 될 수 있다.

도 2b를 참조하면, 장치 드라이버(312)에 연결된 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이,

또한, 도시된 바와 같이, 도시되는 바와 같이, SSD 메모리 디스크 유닛(100)은, 복수의 호스트 인터페이스 유닛(308A-N)(예를 들면 PCI-익스프레스 호스트)(도 1의 인터페이스(200) 또는 도시된 바와 같이 분리된 인터페이스일 수 있는); 호스트 인터페이스 유닛(308A-N)에 연결되는 호스트 인터페이스 컨트롤러 유닛(310); 호스트 인터페이스 컨트롤러(310)에 연결되는 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤러(302); DMA 컨트롤러(302)에 연결된 ECC 컨트롤러(304); 고속 저장에 사용되는 메모리 어레이(602)의 하나 또는 그 이상의 메모리 블록(604)(예를 들면, 공간이나 이용 가능한 저장 공간(605)을 갖는); 및 플래시 메모리 유닛(606) 내의 하나 또는 그 이상의 플래시 메모리(608)를 컨트롤하기 위한 비동기 백업 컨트롤러(309)를 포함한다. 또한, 도시되는 바와 같이, 전원 컨트롤러(311) 및 내부 배터리(313)는 내부 전원 소스를 공급하기 위해 그것에 연결된다. 장치 드라이버(312)는 호스트 인터페이스(308A-N)에 각각 및 논리적 인터페이스(314)에 연결되는 물리적 인터페이스 유닛(316A-N) 세트를 포함한다.

일반적으로, DMA는 컴퓨터 내의 특정 하드웨어 서브시스템이 중앙 프로세싱 유닛의 독립적인 읽기 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 마이크로프로세서 및 최신 컴퓨터의 일 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 및 사운드 카드를 포함하는 DMA를 사용한다. DMA는 또한 멀티 코어 프로세서, 특히, 멀티프로세서 시스템 온 칩 내의 인트라 칩 데이터 전송에 사용되고, 여기서 이의 프로세싱 엘리먼트는 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하고, DMA는 로컬 메모리와 메인 메모리 사이의 데이터 전송에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널을 갖지 않는 컴퓨터보다 매우 적은 CPU 오버헤드를 갖고 디바이스로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서 시간의 점유 없이 로컬 메모리로/로부터 데이터를 전송할 수 있고 연산 및 데이터 전송을 동시에 할 수 있다.

DMA 없이, 주변 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에 명령 로드/저장을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 시간 동안 완전히 점유되고, 이에 따라 다른 동작을 수행할 수가 없게 된다. DMA를 포함하면, CPU는 전송을 개시하여, 전송이 진행되는 동안 다른 동작을 하고, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 중단 현상 없음이 결정적 요소인 실시간 연산 응용 프로그램에서 유용하다.

도 2a 및 2b에 도시된 동적 저장 장치의 구성은 다음과 같이 분석됩니다. 데이터는 시간 제한, 배터리 용량, 데이터 밴드 폭, 전원 이용성, 및 저장 공간과 용량 요구에 대해 복수의 저장 장치들 사이에서 시프트 된다. 더욱이, 백업률, 백업 되는 장치들, 압축률, 장치의 저장률, 및 장치 I/O 상태는 모두 전력 소비를 최소화하기 위해 조정될 수 있다.

예를 들면, 비동기 휘발성 저장은 비휘발성 저장으로 백업 된다. 여기서, 데이터는 휘발성 메모리에서 비휘발성 메모리로 비동기식으로 쓰여진다. 특히, 쓰기 요청은 비휘발성 저장에 데이터의 비동기 쓰기 동작이 발생할 수 있다. 작은 데이터 공간은 "쓰기" 레코드를 기록하기 위해 이용될 것이다. 시스템이 유휴 상태 일 때, 비동기 백업 컨트롤러(309)는 백업 저장에 I/O 요청을 감시한다. 그 후, 전원 컨트롤러(311)는 "플러시"데이터로 메모리 컨트롤러(306)를 안내하고, "플러시"동작이 종료될 때까지 전원을 공급한다.

다른 구성들 중, 복수의 저장 장치의 백업 방식은 다음과 같은 향상된 신뢰성을 제공한다. 게다가, 전원 장애의 경우에 있어서, 더욱 작은 배터리 용량은 백업을 필요로 한다. 아직, 비동기 버퍼(예를 들면, 플래시 메모리 유닛(606))의 I/O 요청에 대한 I/O 성능을 지지한다.

이것은 이전 방식인 백업 메커니즘은 정적이고, 미리 설정된 저장 타입 및 시프트(백업) 방향으로 이용되는 방식과 대조적이다. 이전 방식에 있어서, 이종의 저장 장치들 사이에서 비동기화 된 데이터 시프트는 느리고, 광대한 시간의 양을 가져온다. 더욱이, 비동기 복사는 데이터 손실의 대상이었고, 낮은 신뢰성을 가지고 있다. 또한, 비휘발성 메모리에 휘발성 메모리 백업은 다음과 같다; 외부 전원 손실이 발생했을 때 배터리 용량에 의해 제한; 대용량 배터리를 필요; 및 데이터 백업 동작을 위한 저장 공간의 제한된 타입을 사용.

도 3을 참조하면, 도 1의 컨트롤러 유닛(300)은, SSD 메모리 디스크 유닛(100)의 데이터 입력/출력을 컨트롤하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 수신된 호스트로부터의 지시에 따라, SSD 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트에 해당 데이터를 제공하거나, 메모리 컨트롤 모듈(310)을 컨트롤하여 SSD 메모리 디스크 유닛(100)에 데이터를 저장하는, 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 컨트롤에 따라 데이터를 버퍼 하는 버퍼(330); DMA 컨트롤 모듈(320)의 컨트롤에 의해 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 유닛(310)을 통해 SSD 메모리 디스크 유닛(100)으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신프로토콜에 대응되는 통신 속도로 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송할 수 있도록 하고, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 SSD 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x 또는 PCI-e 등)에 대응되는 전송 속도로 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 SSD 메모리 디스크 유닛(100)으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈(340); 동기화 컨트롤 모듈(340) 및 DMA 컨트롤 모듈(320) 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈(350)로 구성된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐(queue) 구조를 갖는 버퍼로 구성되고, 데이터를 버퍼링하고 데이터 클록을 조정함으로써 손실 없이 고속으로 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 프로세싱한다.

다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 미리 결정된 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 컨트롤에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.

전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스를 통해 호스트로부터 컨트롤러 유닛(300), SSD 메모리 디스크 유닛(100), 백업 저장 유닛(600A-B) 및 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급한다.

또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단됨에 따라 호스트의 전력 소스에 에러가 발생하거나, 호스트로부터 전송되는 전력이 임계값을 벗어날 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고 컨트롤러 유닛(300)을 통해 SSD 메모리 디스크 유닛(100)으로 전력을 공급한다.

백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되며 SSD 메모리 디스크 유닛(100)의 데이터를 저장한다.

백업 컨트롤 유닛(700)은 백업 저장 유닛(600A-B)의 데이터 입력/출력을 컨트롤함으로써 백업 저장 유닛(600A-B)의 SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업하고 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 백업 저장 유닛(600A-B)의 SSD 메모리 디스크 유닛(100)에 저장된 데이터를 백업한다.

직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-익스프레스) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.

예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세 적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.

본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.

100: SSD 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600A-B: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러

Claims

호스트 인터페이스 컨트롤러;
상기 호스트 인터페이스 컨트롤러에 연결되는 복수의 호스트 인터페이스 유닛;
상기 호스트 인터페이스 유닛에 연결되는 DMA 컨트롤러;
상기 DMA컨트롤러에 연결되는 ECC 컨트롤러;
상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러;
상기 메모리 컨트롤러에 연결되는 비동기 백업 컨트롤러; 및
상기 메모리 컨트롤러에 연결되며, 적어도 하나의 메모리 블록을 포함하는 메모리 어레이를 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제1항에 있어서,
상기 반도체 저장 장치 메모리 디스크 유닛에 연결된 장치 드라이버를 더 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제2항에 있어서,
상기 장치 드라이버는
복수의 물리적 인터페이스 유닛; 및
상기 복수의 물리적 인터페이스 유닛에 연결된 논리적 인터페이스를 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제3항에 있어서,
상기 복수의 호스트 인터페이스 유닛은 제1호스트 인터페이스 유닛 및 제2호스트 인터페이스 유닛을 포함하고,
상기 복수의 물리적 인터페이스 유닛은 제1물리적 인터페이스 유닛 및 제2물리적 인터페이스 유닛을 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제4항에 있어서,
상기 제1호스트 인터페이스 유닛은 상기 제1물리적 인터페이스 유닛과 통신하고,
상기 제2호스트 인터페이스 유닛은 상기 제2물리적 인터페이스 유닛과 통신함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제1항에 있어서,
전원 컨트롤러; 및
상기 전원 컨트롤러에 연결되어, 상기 SD 메모리 디스크 유닛에 전원을 공급하는 내부 배터리를 더 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제1항에 있어서,
상기 비동기 백업 컨트롤러에 연결되는 플래시 메모리 블록 세트를 포함하는 플래시 메모리 유닛을 더 포함하고,
상기 비동기 백업 컨트롤러는 상기 메모리 어레이와 상기 플래시 메모리 유닛의 사이에 백업을 제공함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
제1항에 있어서,
상기 메모리 어레이는 휘발성이고, 상기 복수의 호스트 인터페이스 유닛은 PCI-익스프레스 호스트 인터페이스 유닛인 것을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛.
호스트 인터페이스 컨트롤러;
상기 호스트 인터페이스 컨트롤러에 연결되는 복수의 호스트 인터페이스 유닛;
상기 호스트 인터페이스 유닛에 연결되는 DMA 컨트롤러;
상기 DMA 컨트롤러에 연결되는 ECC 컨트롤러;
상기 ECC 컨트롤러에 연결되는 메모리 컨트롤러;
상기 메모리 컨트롤러에 연결되며, 적어도 하나의 메모리 블록을 포함하는 메모리 어레이;
상기 메모리 컨트롤러에 연결되는 비동기 백업 컨트롤러;
상기 비동기 백업 컨트롤러에 연결되며, 적어도 하나의 플래시 메모리 블록을 포함하는 플래시 메모리 유닛;
복수의 물리적 인터페이스 유닛; 및
상기 복수의 물리적 인터페이스 유닛에 연결되는 논리적 인터페이스를 포함하는 장치 드라이버를 포함함을 특징으로 하는 반도체 저장 장치 기반 시스템.
제9항에 있어서,
상기 복수의 호스트 인터페이스 유닛은 제1호스트 인터페이스 유닛 및 제2호스트 인터페이스 유닛을 포함하고,
상기 복수의 물리적 인터페이스 유닛은 제1물리적 인터페이스 유닛 및 제2물리적 인터페이스 유닛을 포함함을 특징으로 하는 반도체 저장 장치 기반 시스템.
제10항에 있어서,
상기 제1호스트 인터페이스 유닛은 상기 제1물리적 인터페이스 유닛과 통신하고,
상기 제2호스트 인터페이스 유닛은 상기 제2물리적 인터페이스 유닛과 통신함을 특징으로 하는 반도체 저장 장치 기반 시스템.
제9항에 있어서,
상기 반도체 저장 장치 메모리 디스크 유닛의 데이터를 저장하는 백업 저장 유닛; 및
호스트로부터의 지시에 따라 또는 상기 호스트로부터 전송되는 전력에 에러가 발생하였을 경우, 상기 백업 저장 유닛에서 상기 반도체 저장 장치 메모리 디스크 유닛에 저장된 데이터를 백업하는 백업 컨트롤 유닛을 더 포함함을 특징으로 하는 반도체 저장 장치 기반 시스템.
제12항에 있어서,
전원 컨트롤러; 및
상기 전원 컨트롤러에 연결되어, 상기 SD 메모리 디스크 유닛에 전원을 공급하는 내부 배터리를 더 포함함을 특징으로 하는 반도체 저장 장치 기반 시스템.
제9항에 있어서,
상기 메모리 어레이는 휘발성이고, 상기 복수의 호스트 인터페이스 유닛은 PCI-익스프레스 호스트 인터페이스 유닛인 것을 특징으로 하는 반도체 저장 장치 기반 시스템.
호스트 인터페이스 컨트롤러에 연결된 복수의 호스트 인터페이스 유닛을 연결하는 단계;
DMA 컨트롤러를 상기 호스트 인터페이스 유닛에 연결하는 단계;
상기 DMA 컨트롤러에 ECC 컨트롤러를 연결하는 단계;
상기 ECC 컨트롤러에 메모리 컨트롤러를 연결하는 단계;
상기 메모리 컨트롤러에 비동기 백업 컨트롤러를 연결하는 단계; 및
상기 메모리 컨트롤러에 적어도 하나의 메모리 블록을 포함하는 메모리 어레이를 연결하는 단계를 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법.
제15항에 있어서,
상기 반도체 저장 장치 메모리 디스크 유닛에 장치 드라이버를 연결하는 단계를 더 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법.
제16항에 있어서,
논리적 인터페이스를 복수의 물리적 인터페이스 유닛에 연결함으로써 상기 장치 드라이버를 형성하는 단계를 더 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법.
제17항에 있어서,
상기 복수의 호스트 인터페이스 유닛은 제1호스트 인터페이스 유닛 및 제2호스트 인터페이스 유닛을 포함하고,
상기 복수의 물리적 인터페이스 유닛은 제1물리적 인터페이스 유닛 및 제2물리적 인터페이스 유닛을 포함함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법.
제15항에 있어서,
메모리 블록 세트를 포함하는 플래시 메모리 유닛을 상기 비동기 백업 컨트롤러에 연결하는 단계를 더 포함하고,
상기 비동기 백업 컨트롤러는 상기 메모리 어레이와 상기 플래시 메모리 유닛의 사이에 백업을 제공함을 특징으로 하는 반도체 저장 장치 메모리 디스크 유닛의 형성 방법.
제15항에 있어서,
상기 메모리 어레이는 휘발성이고, 상기 복수의 호스트 인터페이스 유닛은 PCI-익스프레스 호스트 인터페이스 유닛인 것을 특징으로 하는 반도체 저장 장치메모리 디스크 유닛의 형성 방법.