KR101512743B1

KR101512743B1 - 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템

Info

Publication number: KR101512743B1
Application number: KR1020120110023A
Authority: KR
Inventors: 조병철
Original assignee: 주식회사 태진인포텍
Priority date: 2011-10-04
Filing date: 2012-10-04
Publication date: 2015-04-21
Also published as: WO2013051862A1; US20130086315A1; KR20130036727A

Abstract

본 발명의 실시예는 SSD(semiconductor storage device) 기반 시스템을 위한 메인 메모리 없는 DMA(direct memory access) 시스템을 제공한다. 특히, 대표 실시예에서, IOH(input/output hub)는 내부 DMA 엔진과 함께 제공된다. 상기 IOH는 CPU(central processing unit), 한 세트의 DDR(double data rate) SSD 메모리 디스크 유닛, 및 그래픽 카드와 연결된다. 무엇보다도, 상기 대표 실시예는, 하드웨어의 교환이 있고, 내부 DMA를 이용하는 CPU에서 DMA를 위한 리소스를 할당할 수 있고, 그래픽 카드와 프로세서로 데이터를 직접 전달할 수 있으며, 기존 시스템에서 필요로 하는 메인 메모리에 의존할 필요가 없다는 특징을 제공한다.

Description

반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템{DIRECT MEMORY ACCESS WITHOUT MAIN MEMORY IN A SEMICONDUCTOR STORAGE DEVICE-BASED SYSTEM}

본 발명은 PCI-익스프레스(Peripheral Component Interconnect-Express: PCI-e) 타입의 반도체 저장 장치(Semiconductor Storage Device: SSD)에 관한 것이다. 특히, 본 발명은 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스(Direct Memory Access: DMA) 시스템에 관한 것이다.

더 많은 컴퓨터 저장에 대한 필요가 증가함에 따라, 보다 효율적인 솔루션이 추구되고 있다. 알려진 바와 같이, 데이터 저장 매체로서 기계적 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 솔루션이 존재한다. 불행하게도, 하드 디스크와 관련된 데이터 프로세싱 속도는 종종 느려진다. 또한, 기존 솔루션들은 아직도 데이터 저장 매체와 호스트 간의 인터페이스로서, 고속 데이터 입력/출력 성능을 갖는 메모리의 데이터 프로세싱 속도를 따라잡지 못하는 인터페이스를 사용하고 있다. 따라서, 기존 영역에는, 메모리 디스크의 성능이 적절히 활용되지 못하는 문제점이 존재한다.

본 발명은, PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원하는 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치를 제공하는 것을 그 목적으로 한다.

본 발명의 일 실시예는, 내부 DMA 엔진을 갖는 입/출력 허브; 상기 입/출력 허브와 연결된 중앙 처리 유닛; 상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛; 상기 입/출력 허브와 연결되고, 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 그래픽 데이터를 수신하는 그래픽 카드를 포함하는 SSD 기반 시스템을 위한 DMA 시스템을 제공한다.

본 발명의 다른 실시예는, 내부 DMA 엔진을 갖는 입/출력 허브; 상기 입/출력 허브와 연결된 중앙 처리 유닛; 상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛; 및 상기 입/출력 허브와 연결되고, 캐시 메모리 유닛을 포함하는 그래픽 카드를 포함하고, 상기 캐시 메모리 유닛은, 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 수신된 그래픽 데이터를 저장하는 SSD 기반 시스템을 위한 DMA 시스템을 제공한다.

본 발명의 또 다른 실시예는, 내부 DMA 엔진을 갖는 입/출력 허브를 중앙 처리 유닛에 연결하는 단계; 한 세트의 DDR SSD 메모리 디스크 유닛을 상기 입/출력 허브에 연결하는 단계; 및 그래픽 카드를 상기 입/출력 허브에 연결하는 단계를 포함하고, 상기 그래픽 카드는, 상기 내부 DMA 엔진을 통해 상기 DDR SSD 메모리 디스크 유닛으로부터 그래픽 데이터를 수신하는 SSD 기반 시스템을 위한 DMA 시스템의 형성방법을 제공한다.

실시예에 따르면, 직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.

본 발명의 이러한 특징들 및 다른 특징들이 첨부되는 도면들과 함께 본 발명의 다양한 실시예에 대한 이하의 상세한 설명들로부터 보다 쉽게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PCI-익스프레스 타입의 저장 장치의 구성을 나타낸 도면이다.
도 2는 도 1의 고속 SSD의 구성을 나타낸 도면이다.
도 3은 도 1의 컨트롤러 유닛의 구성을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 메인 메모리 구성이 없는 DMA 시스템을 나타낸 도면이다.
도면들은 크기 조정될 필요가 없다. 도면들은 본 발명의 구체적인 파라미터들을 나타내지 않고, 단지 개략적으로만 나타낼 뿐이다. 도면들은 단지 본 발명의 통상적인 실시예를 도시하며, 따라서 본 발명의 범위를 제한하는 것으로 이해되어서는 안된다. 도면에서, 유사한 참조번호는 유사한 구성요소를 나타낸다.

이하 예시적인 실시예를 도시하는 첨부 도면을 참조하여 예시적인 실시예가 보다 완전하게 설명될 것이다. 그러나, 본 개시는 많은 다른 형태로 실시될 수도 있으며, 이하의 예시적인 실시예에 제한되는 것으로 이해되어서는 안된다. 오히려, 이러한 예시적인 실시예들은 본 개시가 완전하고 완벽해짐과 동시에 당업자에게 본 개시의 범위가 완전히 전달될 수 있도록 제공된다. 상세한 설명에서, 잘 알려진 구성 및 기술들에 대한 상세한 설명은 나타내어지는 실시예의 불필요한 불명확성을 피하게 위해 생략된다.

여기에 사용되는 용어는 특정 실시예를 설명하기 위한 목적으로만 사용되며 본 개시를 제한하지 않는다. 여기에 사용되는 단수형 "일", "하나", 및 "그" 는 문맥이 명확히 다른 것을 나타내지 않는 이상, 복수형을 포함하는 것이다. 또한, "일", "하나" 등의 용어 사용은 양의 한정을 의미하지 않고, 오히려 참조되는 항목이 적어도 하나 존재한다는 것을 의미한다. 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는", 또는 "구성된다" 및/또는 "구성되는"이라는 용어는 기술되는 특징, 영역, 정수, 단계, 동작, 구성요소, 및/또는 컴포넌트의 존재를 명시하며, 일 이상의 다른 특징, 영역, 정수, 단계, 동작, 구성요소, 컴포넌트, 및 또는 이의 그룹들의 존재 또는 추가를 불가능하게 하는 것이 아니다. 또한, 여기에 사용되는 RAID라는 용어는 복수 배열 독립 디스크(초기에는, 복수 배열 저가 디스크)를 의미한다. 일반적으로, RAID 기술은 다중 하드 디스크의 상이한 공간에 동일한 데이터를 (따라서, 불필요하게) 저장하는 방법이다. 다중 디스크에 데이터를 배치시킴으로써, I/O(Input/Output) 동작이 성능을 향상시키는 균형적인 방법으로 오버랩될 수 있다. 다중 디스크가 평균 고장 간격(MTBF: Mean Time Between Failure)을 증가시키기 때문에, 불필요하게 저장되는 데이터 또한 내고장성을 증가시킨다. SSD라는 용어는 반도체 저장 장치를 의미한다. DDR이라는 용어는 더블 데이터 레이트(Double Data Rate)를 의미한다. 그리고, HDD라는 용어는 하드 디스크 드라이브를 의미한다.

다르게 정의되지 않는 이상, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어는 당업자에 의해 보통 이해되는 것과 동일한 의미를 갖는다. 보통 사용되는 사전에서 정의되는 것들과 같은 용어들은 관련 기술 및 본 개시의 문맥에서의 의미와 일치하는 의미를 갖는 것으로 해석되고, 여기에 명확히 정의되지 않는 이상 이상화시키는 의미 또는 전체적으로 형식적인 의미로 해석되지 않음이 이해될 것이다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 PCI-익스프레스 타입의 저장 장치를 상세히 설명한다.

본 발명의 실시예는 SSD(semiconductor storage device) 기반 시스템을 위한 메인 메모리 없는 DMA(direct memory access) 시스템을 제공한다. 특히, 대표 실시예에서, IOH(input/output hub)는 내부 DMA 엔진과 함께 제공된다. 상기 IOH는 CPU(central processing unit), 한 세트의 DD(double data rate) SSD 메모리 디스크 유닛, 및 그래픽 카드와 연결된다. 무엇보다도, 상기 대표 실시예는, 하드웨어의 교환이 있고, 내부 DMA를 이용하는 CPU에서 DMA를 위한 리소스를 할당할 수 있고, 그래픽 카드와 프로세서로 데이터를 직접 전달할 수 있으며, 기존 시스템에서 필요로 하는 메인 메모리에 의존할 필요가 없다는 특징을 제공한다.

PCI-익스프레스(PCI-e) 타입의 저장 장치는, PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다. PCI-익스프레스 기술이 통상적인 실시예에서 활용될 것임에도, 다른 변형들이 가능함이 사전에 이해된다. 예를 들어, 본 발명은 SAS/SATA(Serial Attached Small/Serial Advanced Technology Advancement) 인터페이스를 활용하는 SAS/SATA 타입 저장 장치가 제공되는 SAS/SATA 기술을 활용할 수 있다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-익스프레스 타입, RAID 컨트롤 반도체 저장 장치(예를 들면, 직렬로 접속되는 컴퓨터 장치를 위한 저장을 제공함)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, 도 1은, 복수의 휘발성 반도체 메모리(여기에서 고속 SSD(100)로 지칭됨)를 갖는 복수의 메모리 디스크; SSD(100)에 결합되는 RAID 컨트롤러(800); 메모리 디스크 유닛과 호스트 사이를 인터페이스하는 인터페이스 유닛(200)(예를 들면, PCI-익스프레스 호스트); 컨트롤러 유닛(300); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하기 위해 충전되는 보조 전력 소스 유닛(400); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단되거나 호스트로부터 전송되는 전력에 에러가 발생할 때, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 컨트롤러 유닛(300), 메모리 디스크 유닛(100), 백업 저장 유닛(600A-B), 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급하고, 보조 전력 소스 유닛(400)으로부터 전력을 수신하며 컨트롤러 유닛(300)을 통해 메모리 디스크 유닛(100)에 전력을 공급하는 전력 소스 컨트롤 유닛(500); 메모리 디스크 유닛(100)의 데이터를 저장하는 백업 저장 유닛(600A-B); 및 호스트로부터의 명령에 따라서, 또는 호스트로부터 전송되는 전력에 에러가 발생할 때, 백업 저장 유닛(600A-B)의 메모리 디스크 유닛에 저장된 데이터를 백업하는 백업 컨트롤 유닛(700); 및 메모리 디스크 유닛(100), 컨트롤러(300), 및 내부 백업 컨트롤러(700)에 결합되는 복수 배열 독립 디스크(RAID) 컨트롤러(800)를 포함하는, 메모리 디스크 유닛(100)으로 구성되는 본 발명의 일 실시예에 따른 RAID 컨트롤 PCI-익스프레스 타입 저장 장치(110)를 도시한다.

메모리 디스크 유닛(100)은 고속 데이터 입력/출력을 위한 복수의 휘발성 메모리(예를 들면, DDR, DDR2, DDR3, SDRAM 등)를 포함하는 복수의 메모리 디스크로 구성되고, 컨트롤러(300)의 컨트롤에 따라 데이터를 입력 및 출력한다. 메모리 디스크 유닛(100)은 메모리 디스크가 병렬로 배열되는 구성을 가질 수도 있다.

PCI-익스프레스 호스트 인터페이스 유닛(200)은 호스트와 메모리 디스크 유닛(100) 사이를 인터페이스한다. 호스트는 PCI-익스프레스 인터페이스 및 전력 소스 공급 장치를 포함하는 컴퓨터 시스템 또는 이와 유사한 것일 수 있다.

컨트롤 유닛(300)은 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 사이에 전송/수신되는 데이터 신호의 동기화를 조정하여 PCI-익스프레스 호스트 인터페이스 유닛(200)과 메모리 디스크 유닛(100) 간의 데이터 전송/수신 속도를 컨트롤한다.

도시되는 바와 같이, PCI-e 타입 RAID 컨트롤러(800)가 임의의 수의 SSD(100)에 직접적으로 결합될 수 있다. 특히, 이는 SSD(100)의 최적화된 컨트롤을 허용한다. 특히, RAID 컨트롤러(800)의 사용은,

1. 전류 백업/복구 동작을 지원한다.

2. 이하를 수행함으로써 추가적이고 향상된 백업 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 백업을 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD로의 데이터 백업을 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 백업을 즉시 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 및 내부 백업 컨트롤러에 대한 백업 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다;

3. 이하를 수행함으로써 추가적이고 향상된 복구 기능을 제공한다.

a) 내부 백업 컨트롤러(700)는 복구를 판단한다(사용자의 요청 순서 또는 상태 모니터가 전력 공급 문제를 검출한다);

b) 내부 백업 컨트롤러(700)는 SSD로의 데이터 복구를 요청한다;

c) 내부 백업 컨트롤러(700)는 내부 백업 장치에 데이터 복구를 즉시 요청한다;

d) 내부 백업 컨트롤러(700)는 SSD 및 내부 백업 컨트롤러에 대한 복구 상태를 모니터한다;

e) 내부 백업 컨트롤러(700)는 내부 백업 컨트롤러의 상태 및 엔드 동작(end-op)을 리포트한다.

도 2를 참조하면, 고속 SSD(100)의 구성을 개략적으로 설명하는 도면이 도시된다. 도시되는 바와 같이, SSD/메모리 디스크 유닛(100)은, (도 1의 인터페이스(200)일 수 있는) 호스트 인터페이스 유닛(202); 백업 컨트롤 유닛(700)과 인터페이스하는 DMA 컨트롤러(302); ECC 컨트롤러(304); 및 고속 저장소로 이용되는 하나 이상의 메모리(602)의 블록들(604)을 제어하기 위한 메모리 컨트롤러(306)를 포함한다. 또한, DMA 컨트롤러(302)와 연결된 백업 컨트롤러(700), 및 백업 컨트롤러(700)와 연결된 백업 저장 유닛(600A)가 도시된다.

일반적으로, DMA는 컴퓨터 내의 특정 하드웨어 서브시스템이 특정 프로세싱 유닛의 독립적인 판독 및/또는 쓰기를 위해 시스템 메모리에 액세스할 수 있도록 하는 마이크로프로세서 및 최신 컴퓨터의 일 특징이다. 많은 하드웨어 시스템은 디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 및 사운드 카드를 포함하는 DMA를 사용한다. DMA는 또한 멀티 코어 프로세서, 특히, 멀티프로세서 시스템 온 칩 내의 인트라 칩 데이터 전송에 사용되고, 여기서 이의 프로세싱 엘리먼트는 (주로 스크래치패드 메모리로 지칭되는) 로컬 메모리를 포함하고, DMA는 로컬 메모리와 메인 메모리 사이의 데이터 전송에 사용된다. DMA 채널을 갖는 컴퓨터는 DMA 채널을 갖지 않는 컴퓨터보다 매우 적은 CPU 오버헤드를 갖고 디바이스로/로부터 데이터를 전송할 수 있다. 유사하게, 멀티 코어 프로세서 내의 프로세싱 엘리먼트는 프로세서의 점유 없이 로컬 메모리로/로부터 데이터를 전송할 수 있고 연산 및 데이터 전송을 동시에 할 수 있다.

DMA 없이, 주변 장치와의 통신을 위한 프로그램 입력/출력(PIO) 모드, 또는 멀티 코어 칩의 경우에 명령 로드/저장을 사용하면, CPU는 통상적으로 판독 또는 쓰기 동작의 전체 시간 동안 완전히 점유되고, 이에 따라 다른 작업을 수행할 수가 없게 된다. DMA를 포함하면, CPU는 전송을 개시하여, 전송이 진행되는 동안 다른 동작을 하고, 일단 동작이 완료되면 DMA 컨트롤러로부터 인터럽트를 수신한다. 이는 특히 동시 동작에서의 중단 현상 없음이 결정적 요소인 실시간 연산 응용 프로그램에서 유용하다.

도 3을 참조하면, 도 1의 컨트롤러 유닛(300)은, 메모리 디스크 유닛(100)의 데이터 입력/출력을 컨트롤하는 메모리 컨트롤 모듈(310); PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 수신된 호스트로부터의 지시에 따라, 메모리 디스크 유닛(100)으로부터 데이터를 판독하여 호스트에 해당 데이터를 제공하거나, 메모리 컨트롤 모듈(310)을 컨트롤하여 메모리 디스크 유닛(100)에 데이터를 저장하는, 직접 메모리 액세스(DMA: Direct Memory Access) 컨트롤 모듈(320); DMA 컨트롤 모듈(320)의 컨트롤에 따라 데이터를 버퍼하는 버퍼 모듈(330); DMA 컨트롤 모듈(320)의 컨트롤에 의해 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 유닛(310)을 통해 메모리 디스크 유닛(100)으로부터 판독된 데이터에 대응되는 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 PCI-익스프레스 통신 프로토콜에 대응되는 통신 속도로 PCI-익스프레스 호스트 인터페이스 유닛(200)으로 동기화된 데이터 신호를 전송할 수 있도록 하고, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 데이터 신호를 수신할 때, 데이터 신호의 동기화를 조정하여 메모리 디스크 유닛(100)에 의해 사용되는 통신 프로토콜(예를 들면, PCI, PCI-x 또는 PCI-e 등)에 대응되는 전송 속도로 DMA 컨트롤 모듈(320) 및 메모리 컨트롤 모듈(310)을 통해 메모리 디스크 유닛(100)으로 동기화된 데이터 신호를 전송할 수 있도록 하는 동기화 컨트롤 모듈(340); 동기화 컨트롤 모듈(340) 및 DMA 컨트롤 모듈(320) 사이에서 고속으로 전송/수신되는 데이터를 프로세싱하는 고속 인터페이스 모듈(350)로 구성된다. 여기서, 고속 인터페이스 모듈(350)은 더블 버퍼 구조를 갖는 버퍼 및 원형 큐(queue) 구조를 갖는 버퍼로 구성되고, 데이터를 버퍼링하고 데이터 클록을 조정함으로써 손실 없이 고속으로 동기화 컨트롤 모듈(340)과 DMA 컨트롤 모듈(320) 사이에 전송/수신되는 데이터를 프로세싱한다.

도 4는 SSD 기반 시스템을 위한 메인 메모리 구성이 없는 DMA 시스템을 나타낸 도면이다. 도시된 바와 같이, 입/출력 허브(820)는 내부 DMA 엔진(830)과 함께 제공된다. 입/출력 허브(820)는 중앙 처리 유닛(840), 한 세트의 DDR SSD 메모리 디스크 유닛(100), 및 그래픽 카드(850)와 연결된다. 그래픽 카드(850)는 캐시 메모리 유닛(860) 또는 다른 타입의 메모리 유닛을 포함할 수 있다. 무엇보다도, 본 실시예는, 하드웨어의 교환이 있고, 내부 DMA를 이용하는 CPU에서 DMA를 위한 리소스를 할당할 수 있고, 그래픽 카드와 프로세서로 데이터를 직접 전달할 수 있으며, 기존 시스템에서 필요로 하는 메인 메모리에 의존할 필요가 없다는 특징을 제공한다. 예를 들어, 상기 그래픽 카드는 상기 내부 DMA 엔진을 통해 상기 DDR SSD 메모리 디스크로부터 그래픽 데이터를 수신하도록 구성될 수 있다.

기존 시스템의 실행에 있어서, 동작의 수 많은 단계가 요구되었다. 이는 DMA 속도를 보다 느리게 하는데, 특히, 다른 어플리케이션이 메인 메모리를 사용할 때 DMA 속도는 더욱 느려지게 된다.

일반적으로, DMA는 몇몇의 컴퓨터 버스 구조(computer bus architectures)에 의해 제공될 수 있다. 컴퓨터 버스 구조는, 컴퓨터의 마더보드(motherboard) 상에서 결합된 장치(디스크 드라이브와 같은 장치)로부터 메모리로 데이터를 직접적으로 보낼 수 있게 한다. 마이크로 프로세서는 데이터 전송의 개입으로부터 자유로워지고, 그에 따라 컴퓨터의 전체적인 동작 속도가 향상된다. 보통, 메모리의 특정부분은 직접 메모리 접근(direct memory access)을 위해 사용되는 영역으로서 설계된다. ISA(industry standard architecture) 버스 규격에 의하면, DMA를 위해 메모리의 16MB까지 할당될 수 있다. EISA(extended industry standard architecture)와 MCA(Micro Channel Architecture) 표준규격은 메모리 주소의 모든 범위로 접근할 수 있게 한다(이들은 32비트의 자체 주소를 가질 수 있는 것으로 추정).

다시 도 1을 참조하면, 보조 전력 소스 유닛(400)은 재충전 가능한 배터리 등으로 구성되며, 정상적으로 충전되어 PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력을 사용하여 소정 전력을 유지하고 전력 소스 컨트롤 유닛(500)의 컨트롤에 따라 전력 소스 컨트롤 유닛(500)에 충전된 전력을 공급할 수 있다.

전력 소스 컨트롤 유닛(500)은 PCI-익스프레스 호스트 인터페이스를 통해 호스트로부터 컨트롤러 유닛(300), 메모리 디스크 유닛(100), 백업 저장 유닛(600A-B) 및 백업 컨트롤 유닛(700)으로 전송되는 전력을 공급한다.

또한, PCI-익스프레스 호스트 인터페이스 유닛(200)을 통해 호스트로부터 전송되는 전력이 차단됨에 따라 호스트의 전력 소스에 에러가 발생하거나, 호스트로부터 전송되는 전력이 임계값을 벗어날 때, 전력 소스 컨트롤 유닛(500)은 보조 전력 소스 유닛(400)으로부터 전력을 수신하고 컨트롤러 유닛(300)을 통해 메모리 디스크 유닛(100)으로 전력을 공급한다.

백업 저장 유닛(600A-B)은 하드 디스크와 같은 저속 비휘발성 저장 장치로 구성되며 메모리 디스크 유닛(100)의 데이터를 저장한다.

백업 컨트롤 유닛(700)은 백업 저장 유닛(600A-B)의 데이터 입력/출력을 컨트롤함으로써 백업 저장 유닛(600A-B)의 메모리 디스크 유닛(100)에 저장된 데이터를 백업하고 호스트로부터의 지시에 따라서, 또는 호스트로부터 전송되는 전력이 임계값을 벗어남에 따라 호스트의 전력 소스에 에러가 발생할 때, 백업 저장 유닛(600A-B)의 메모리 디스크 유닛(100)에 저장된 데이터를 백업한다.

직렬 접속 소형 컴퓨터 시스템 인터페이스/직렬 고급 기술 접속(PCI-Express) 타입의 저장 장치는 PCI-익스프레스 인터페이스를 통한 호스트와 메모리 디스크 사이의 데이터 통신 시 호스트와 메모리 디스크 사이에 전송/수신되는 데이터 신호의 동기화를 조절함으로써 호스트에 대해 저속 데이터 프로세싱 속도를 지원하고, 동시에 메모리 디스크에 대한 고속 데이터 프로세싱 속도를 지원하며, 이에 의해 기존 인터페이스 환경에서 최대의 고속 데이터 프로세싱을 가능하게 하는 성능을 지원한다.

예시적인 실시예가 도시되고 설명되었으며, 당업자는 형태적으로 및 상세적으로 다양한 변형들이 첨부된 특허청구범위에 의해 규정되는 본 개시의 사상 및 범위를 벗어나지 않는 범위 내에서 가능하다는 것을 이해할 것이다. 또한, 다양한 수정들이 이루어져 필수적 범위를 벗어나지 않는 범위 내에서 특정 상황 또는 물질이 본 개시의 시사에 적용될 수 있다. 따라서, 본 개시는 본 개시를 실시하기 위해 고려된 최선의 형태로서 개시된 예시적인 특정 실시예에 제한되지 않으며, 본 개시는 첨부되는 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함한다.

본 발명의 다양한 실시예에 대한 이상의 설명은 설명의 목적을 위해 표현되었다. 이는 본 발명을 제한하고 개시된 특정 형태에 제한하는 것이 아니며, 용이하게, 많은 수정 및 변형이 가능하다. 당업자에게 자명한 이러한 수정 및 변형은 첨부되는 특허청구범위에 의해 규정되는 본 발명의 범위 내에 속한다.

100: SSD 메모리 디스크 유닛
200: 인터페이스 유닛
300: 컨트롤러
400: 보조 전력 소스 유닛
500: 전력 소스 컨트롤 유닛
600A-B: 백업 저장 유닛
700: 백업 컨트롤 유닛
800: RAID 컨트롤러
900: 상태 모니터
202: 호스트 인터페이스
302: DMA 컨트롤러
304: ECC 컨트롤러
306: 메모리 컨트롤러
602: 메모리 모듈
604: 메모리 블록
310: 메모리 컨트롤 모듈
320: DMA 컨트롤 모듈
330: 버퍼 모듈
340: 동기화 컨트롤 모듈
350: 고속 인터페이스 모듈
820: 입/출력 허브
830: 내부 DMA 엔진
840: CPU
850: 그래픽 카드
860: 캐시 메모리 유닛

Claims

내부 DMA 엔진을 갖는 입/출력 허브;
상기 입/출력 허브와 연결된 중앙 처리 유닛;
상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛;
상기 입/출력 허브와 연결되고, 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 그래픽 데이터를 직접 수신하는 그래픽 카드를 포함하고,
상기 한 세트의 DDR SSD 메모리 디스크 유닛 각각은,
상기 DDR SSD 메모리 디스크 유닛과 호스트를 연결하기 위한 호스트 인터페이스;
상기 호스트 인터페이스와 연결된 DMA 컨트롤러;
상기 DMA 컨트롤러와 연결된 백업 컨트롤러; 및
상기 백업 컨트롤러와 연결된 백업 저장 유닛을 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 1 항에 있어서,
상기 그래픽 카드는, 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 수신된 상기 그래픽 데이터를 저장하는 캐시 메모리 유닛을 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 1 항에 있어서,
상기 백업 컨트롤러에서 상기 DMA 컨트롤러로 상기 SSD 메모리 디스크 유닛의 전력 공급을 알리는 알림 신호를 전송하고,
상기 백업 컨트롤러는, 상기 알림 신호에 응답하여 상기 백업 저장 유닛으로부터 데이터를 자동적으로 복구하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 3 항에 있어서,
상기 DMA 컨트롤러에 연결된 ECC 컨트롤러를 더 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 4 항에 있어서,
상기 ECC 컨트롤러에 연결된 메모리 컨트롤러; 및
상기 메모리 컨트롤러에 연결된 한 세트의 메모리 블록을 더 포함하고,
상기 백업 컨트롤러는, 상기 백업 저장 유닛으로부터 상기 한 세트의 메모리 블록으로 상기 데이터를 자동적으로 복구하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 5 항에 있어서,
상기 한 세트의 메모리 블록은 메모리 반도체 블록을 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 1 항에 있어서,
상기 한 세트의 DDR SSD 메모리 디스크 유닛과 연결된 RAID 컨트롤러를 더 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 7 항에 있어서,
상기 RAID 컨트롤러와 연결된 컨트롤러 유닛을 더 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
내부 DMA 엔진을 갖는 입/출력 허브;
상기 입/출력 허브와 연결된 중앙 처리 유닛;
상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛; 및
상기 입/출력 허브와 연결되고, 캐시 메모리 유닛을 포함하는 그래픽 카드를 포함하고,
상기 캐시 메모리 유닛은, 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 직접 수신된 그래픽 데이터를 저장하고,
상기 한 세트의 DDR SSD 메모리 디스크 유닛 각각은,
상기 DDR SSD 메모리 디스크 유닛과 호스트를 연결하기 위한 호스트 인터페이스;
상기 호스트 인터페이스와 연결된 DMA 컨트롤러;
상기 DMA 컨트롤러와 연결된 백업 컨트롤러; 및
상기 백업 컨트롤러와 연결된 백업 저장 유닛을 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 9 항에 있어서,
상기 백업 컨트롤러에서 상기 DMA 컨트롤러로 상기 SSD 메모리 디스크 유닛의 전력 공급을 알리는 알림 신호를 전송하고,
상기 백업 컨트롤러는, 상기 알림 신호에 응답하여 상기 백업 저장 유닛으로부터 데이터를 자동적으로 복구하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 10 항에 있어서,
상기 DMA 컨트롤러에 연결된 ECC 컨트롤러를 더 포함하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
제 11 항에 있어서,
상기 ECC 컨트롤러에 연결된 메모리 컨트롤러; 및
상기 메모리 컨트롤러에 연결된 한 세트의 메모리 블록을 더 포함하고,
상기 백업 컨트롤러는, 상기 백업 저장 유닛으로부터 상기 한 세트의 메모리 블록으로 상기 데이터를 자동적으로 복구하는 것을 특징으로 하는 SSD 기반 시스템을 위한 DMA 시스템.
내부 DMA 엔진을 갖는 입/출력 허브, 상기 입/출력 허브와 연결된 중앙 처리 유닛, 상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛, 상기 입/출력 허브와 연결된 그래픽 카드를 포함하며, 상기 한 세트의 DDR SSD 메모리 디스크 유닛 각각은, 상기 DDR SSD 메모리 디스크 유닛과 호스트를 연결하기 위한 호스트 인터페이스, 상기 호스트 인터페이스와 연결된 DMA 컨트롤러, 상기 DMA 컨트롤러와 연결된 백업 컨트롤러, 및 상기 백업 컨트롤러와 연결된 백업 저장 유닛을 포함하는 SSD 기반 시스템을 위한 DMA 시스템의 동작 방법에 있어서,
상기 그래픽 카드는 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 그래픽 데이터를 직접 수신하는 것을 특징으로 하는 DMA 시스템의 동작 방법.
내부 DMA 엔진을 갖는 입/출력 허브, 상기 입/출력 허브와 연결된 중앙 처리 유닛, 상기 입/출력 허브와 연결된 한 세트의 DDR SSD 메모리 디스크 유닛, 및 상기 입/출력 허브와 연결되고, 캐시 메모리 유닛을 포함하는 그래픽 카드를 포함하고, 상기 한 세트의 DDR SSD 메모리 디스크 유닛 각각은, 상기 DDR SSD 메모리 디스크 유닛과 호스트를 연결하기 위한 호스트 인터페이스, 상기 호스트 인터페이스와 연결된 DMA 컨트롤러, 상기 DMA 컨트롤러와 연결된 백업 컨트롤러, 및 상기 백업 컨트롤러와 연결된 백업 저장 유닛을 포함하는 SSD 기반 시스템을 위한 DMA 시스템의 동작 방법에 있어서,
상기 캐시 메모리 유닛은 상기 내부 DMA 엔진을 통해 상기 한 세트의 DDR SSD 메모리 디스크 유닛으로부터 직접 수신된 그래픽 데이터를 저장하는 것을 특징으로 하는 DMA 시스템의 동작 방법.
삭제
삭제
삭제
삭제
삭제
삭제