TWI423020B - 用於實施磁碟陣列中之分散式快取系統的方法及設備 - Google Patents

用於實施磁碟陣列中之分散式快取系統的方法及設備 Download PDF

Info

Publication number
TWI423020B
TWI423020B TW097121876A TW97121876A TWI423020B TW I423020 B TWI423020 B TW I423020B TW 097121876 A TW097121876 A TW 097121876A TW 97121876 A TW97121876 A TW 97121876A TW I423020 B TWI423020 B TW I423020B
Authority
TW
Taiwan
Prior art keywords
cache
circuit
disk drive
circuits
implemented
Prior art date
Application number
TW097121876A
Other languages
English (en)
Other versions
TW200945031A (en
Inventor
Mahmoud K Jibbe
Senthil Kannan
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW200945031A publication Critical patent/TW200945031A/zh
Application granted granted Critical
Publication of TWI423020B publication Critical patent/TWI423020B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

用於實施磁碟陣列中之分散式快取系統的方法及設備
本發明大致關於磁碟陣列，更明確地說，係關於用以於磁碟陣列中實作一分散式快取系統的方法及/或設備。
傳統的外部獨立磁碟冗餘陣列(RAID)的控制器具有固定的區域快取(RAM)，由所有磁卷使用。基於所得的頻繁區塊定址模式，該RAID控制器會自對應的區塊定址事先預提取該相關的資料。區塊高速存取的方法可能無法滿足應用中(如通訊、網路伺服器，與資料庫應用)增大的存取密度需求，其中一小部分的檔案會促成大部份的輸入輸出要求。此可造成潛時與存取時間延遲。
傳統RAID控制器中快取的容量有限。一傳統的快取可能無法滿足現代陣列增大的存取密度需求。一傳統RAID控制器中的快取利用區塊高速存取，其無法達到高輸入輸出密集式應用的需求，其要求檔案高速存取。當該有限的RAID快取容量不符合該快取要求時，儲存器區域網絡(SAN)環境中資料磁卷的增加會產生其他問題。所有的邏輯單元號碼裝置(LUNs)係使用該一般RAID等級的區塊高速存取。此一配置在試著用於服務來自不同LUN的不同操作系統與應用駐留資料時會有瓶頸現象。
本發明關於一種設備，其包含：一磁碟陣列、一第一快取電路、複數個第二快取電路，與一控制器。該磁碟陣 列可包含複數個磁碟驅動機。該等複數個第二快取電路各自可被連結至該等磁碟驅動機中的一者。該控制器可配置以(i)控制該磁碟驅動機的讀取與寫入操作，(ii)自該等磁碟驅動機讀取與寫入資訊至該第一快取，(iii)讀取與寫入資訊至該等第二快取電路，(iv)直接控制自該等磁碟驅動機中一者至該等第二快取電路中一者之資訊的讀取與寫入。
本發明的目的、特徵，與優點包含實作一分散式快取，其可(i)使得於與該儲存陣列相同的子系統中可檔案高速存取，(ii)提供該等磁卷或LUN專用的檔案高速存取，(iii)橫跨一組SSD以分散式提供檔案高速存取，其係經按比例調整的，(iv)提供不受限的快取容量予RAID高速存取，(v)減少存取時間，(vi)增加存取密度，及/或(vii)提升整體陣列效能。
本發明可完成獨立磁碟冗餘陣列(RAID)控制器。該控制器可實做為外部附加於該等磁碟。該控制器可設計為可存取一快取集團(或快取部分組)。該快取集團可作為快取記憶體的一邏輯組，其可位於一固態裝置(SSD)上。該RAID控制器所具有(或控制)的磁卷可自該快取集團被指定為專用的快取儲存庫。該特定的指定快取儲存庫可用於操作系統/應用層做為檔案高速存取。
參考圖1，其顯示系統100的方塊圖。該系統100可實作於一RAID環境中。該系統100一般包含：一區塊(或 電路)102、一區塊(或電路)104、一區塊(或電路)106，與一區塊(或電路)108。該電路102可實作為一微處理器(或微控制器的一部份)。該電路104可實作為一區域快取。該電路106可實作為一儲存電路。該電路108可實作為一快取群(或快取集團)。該電路106一般包含多個磁卷LUN0－LUNn。磁卷LUN0－LUNn的數量可變化以符合一特定實作的設計基準。
該快取組108一般包含多個快取區段C1－Cn。該快取組108可被視為一快取儲存庫。該快取區段C1－Cn可實作於一固態裝置(SSD)組上。舉例來說，該等快取區段C1－Cn可實作於一固態記憶體裝置上。可實作的固態記憶體裝置包含下列例子：雙直列記憶體模組(DIMM)、奈米快閃記憶體，或其他揮發性或非揮發性記憶體。快取區段C1－Cn的數量可變化以符合特定實作的設計基準。一例子中，磁卷LUN0－LUNn的數量可配置以符合快取區塊C1－Cn的數量。然而，其他比例(如對每一個磁卷LUN0－LUNn有兩個或更多快取區段C1－Cn)也可實作。一例子中，該快取組108可被實作及/或製作為自該電路102的一外部晶片。另一例子中，該快取組106可被實作及/或製作為該電路102的一部分。若該電路106被實作為該電路102的一部分，則分離的記憶體埠可被實作以使得可同步存取該等快取區段C1－Cn中的每一者。
該控制器電路102可經由匯流排120被連接至該電路106。該匯流排120可用以控制該等磁卷LUN0－LUNn的讀 取與寫入操作。一例子中，該匯流排120可實作為一雙向匯流排。另一例子中，該匯流排120可被實作為一或更多個單向匯流排。該匯流排120的位元寬度可變化以符合一特定實作的設計基準。
該控制器電路102可經由一匯流排122連接至該電路104。該匯流排122可用以控制自該等磁卷LUN0－LUNn傳送讀取與寫入資訊至該電路104。一例子中，該匯流排122可實作為一雙向匯流排。另一例子中，該匯流排122可實作為一或更多個單向匯流排。該匯流排122的位元寬度可變化以符合一特定實作的設計基準。
該控制器電路102可經由一匯流排124連接至該電路108。該匯流排124可用以控制自該等磁卷LUN0－LUNn至該電路108的資訊之讀取與寫入。一例子中，該匯流排124可實作為一雙向匯流排。另一例子中，該匯流排124可實作為一或更多個單向匯流排。該匯流排124的位元寬度可變化以符令一特定實作的設計基準。
該電路106可經由複數個連接匯流排130a－130n連接至該電路108。該控制器電路102可控制直接自該等磁卷LUN0－LUNn傳送資訊至該快取組108(如LUN0至C1、LUN1至C2、LUNn－Cn，等等)。一例子中，該等連接匯流排130a－130n可實作為複數個雙向匯流排。另一例子中，該等連接匯流排130a－130n可實作為複數個單向匯流排。該等連接匯流排130a－130n的位元寬度可變化以符合一特定實作的設計基準。
該系統100可將該快取部份C1－Cn實作為一組固態裝置予一快取集團。當該系統100創造磁卷LUN0－LUNn中新的一者，通常會於該電路108中創造出對應的快取部份C1－Cn。該電路108的容量通常會決定為預定義控制器規格的一部份。舉例來說，在一例子中，該電路108的容量可定義為介於該等磁卷LUN0－LUNn容量的1%至10%之間。然而，也可實作為其他百分比以符合一特定實作的設計基準。該特定快取部份C1－Cn會變成該特定磁卷LUN0－LUNn的專用快取來源。該系統100可以此一方式將該特定磁卷LUN0－LUNn與特定快取部份C1－Cn初始化，此方式係為一操作系統及/或應用程式可利用該快取部份C1－Cn來進行檔案高速存取及/或額外的磁卷容量來儲存真實資料。
該系統100可實作為具有n個磁卷，其中n為一整數。藉由實作磁卷LUN0－LUNn，每一者會創造出一或多個快取區段C1－Cn，該系統100的效能會有所提升。操作系統及/或應用程式可存取該磁卷LUN0－LUNn與快取儲存庫區段C1－Cn的結合空間。一例子中，除了區域快取電路104外，可實作該快取區段C1－Cn。然而，一些設計實作中，該等快取區段C1－Cn可實作以代替該區域快取電路104。
參考圖2，其係顯示一種方法(或過程)200的流程圖。該過程200可包含：一狀態(或步驟)202、一決定狀態(或步驟)204、一決定狀態(或步驟)206、一狀態(或步驟)208、一狀態(或步驟)210、一狀態(或步驟)212、 一狀態(或步驟)214，與一狀態(或步驟)216。
該狀態202可創造該等磁卷LUN0－LUNn中的一者。舉例來說，該狀態202可啟始一創造磁卷的程序以開始一特定磁卷(如磁卷LUN0)的創造。該決定狀態204可決定該電路108中是否有足夠的可用未佔空間以加入該等快取部份C1－Cn中的一者。舉例來說，該決定狀態204可決定是否有足夠的空間可加入該快取部份C1。若沒有，則該過程200會移至該決定狀態206。該決定狀態206可決定一使用者是否想創造沒有該快取部份C1的磁卷。若是，則該過程200會接著移至該狀態210。該狀態210會創造沒有對應快取部份C1的磁卷LUN0。若否，則該過程200會移至該狀態208。該狀態208會停止該磁卷LUN0的創造。若該電路108中有未佔空間，則該過程200會接著移至該狀態212。該狀態212創造出該快取部份C1與該磁卷LUN0。該狀態214可將該磁卷LUN0鏈接至該對應快取部份Cn。藉由操作系統及/或應用程式，該狀態216會准許存取該磁卷LUN0加上該快取部份Cn中的空間。
參考圖3，其顯示一種系統100’的替代實作。該系統100’可實作多個快取區段108a－108n。一例子中，該等快取區段108a－108n中的每一者皆可實作為一個別的裝置。另一例子中，該等快取區段108a－108n中的每一者可實作於該相同裝置的一個別部份上。若該等快取部份108a－108n係實作於個別裝置上，則可完成該系統100’運作中的維修。舉例來說，該快取區段108a－108n中的一者可被取代， 而其他該等快取區段108a－108n可維持運作。一例子中，該快取部份108a的快取部份C1與該快取部份108n的快取部份C1係顯示為鏈接至該磁卷LUN0。藉由將該等快取部份108a－108n之兩個或多個中每一者的快取部份C1－Cn中超過一者鏈接至一對應磁卷LUN0－LUNn，可能會實作一快取冗餘。雖然該快取部份C1係顯示為鏈接至該磁卷LUN0，鏈接至該等磁卷LUN0－LUNn中每一者的特定快取部份C1－Cn可變化，以符合一特定實作的設計基準。
參考圖4，其係顯示一種系統100”的替代實作。該系統100”可實作一電路108’作為一快取池。該電路108’可實作多個快取區段C1－Cn，其係大於磁卷LUN0－LUNn的數量。該等快取部份C1－Cn中超過一者會鏈接至該等磁卷LUN0－LUNn的每一者。舉例來說，該磁卷LUN1係顯示為鏈接至該快取部份C2與該快取部份C4。該磁卷LUNn係顯示為鏈接至該快取部份C5、該快取部份C7，與該快取部份C9。鏈接至該等磁卷LUN0－LUN1每一者的該等特定快取部份C1－Cn可變化，以符合一特定實作的設計基準。該等快取部份C1－Cn可被實作為具有相同大小或不同大小。若該等快取部份C1－Cn係實作為具有相同大小，則指派多於一個的快取部份C1－Cn至該等磁卷LUN0－LUNn中的單一個係可使得經歷較高負載的磁卷LUN0－LUN1上可有額外快取。該等快取部份C1－Cn可動態分配於該等磁卷LUN0－LUN1，其係回應於接收到的輸入輸出要求的磁卷。舉例來說，該等快取部份C1－Cn的配置在初始配置後可再 配置一或更多次。
一般說來，圖3的系統100’實作多個快取區段108a－108n。相較於圖1的快取區塊108，圖4的系統100”實作一較大的快取區段108’。該系統100’與100”的結合亦可實作。舉例來說，圖3的快取電路108a－108n中的每一者皆可實作為有圖4的較大快取電路108’。藉由實作該等多個電路108’，該系統100”可實施冗餘。可實行系統100、系統100’，與系統100”的其他組合。
該系統100的檔案高速存取電路108一般可在與儲存陣列106相同的子系統中使用。該檔案高速存取可專用於特定磁卷LUN0－LUNn。一例子中，該檔案高速存取電路108可分散地橫跨固態裝置組。此等固態裝置可按比例調整。
該系統100可提供該電路108不受限及/或可擴張的容量，其係專用於高速存取特定磁卷LUN0－LUNn。藉由將該快取電路108實作為一固態裝置，特定快取讀取的總存取時間可減少。該減少的存取時間會發生於總存取密度增加時。該快取電路108可提昇該等磁卷LUN0－LUNn的整體效能。
該快取組108可利用一固態記憶體元件來實作，其僅稍微增加該系統100的總製造成本。一些實作中，若發生資料錯誤時，該快取組108可被鏡射以提供冗餘。該系統在商業等級的儲存器區域網路(SAN)環境中非常有用，該環境中使用不同應用的多個操作系統及/或多個使用者會需要存取該陣列106。舉例來說，通訊、網絡，及/或資料 庫伺服器應用可完成該系統100。
由圖2的流程圖所執行的功能可利用傳統一般目的的數位電腦(係根據本說明書教示來程式化)來實行，如熟習相關技藝者可明瞭的。基於本揭示教示，熟練的程式設計師可輕易地準備出適宜的軟體編碼，熟習相關技藝者亦可明瞭。
本發明的實行，也可藉由準備ASIC、FPGA，或是藉由互連一適宜之傳統組成電路的網絡，如本文中所描述，熟習本技藝者可輕易明瞭其修改部分。
本發明因而也可包含一電腦產品，其可為一包含指令的儲存媒介，該等指令可用以編譯電腦以根據本發明執行一程序。該儲存媒介可包含(但不限於)任何形式的磁碟，包含軟式磁碟、光碟、CD－ROM、磁性光碟、ROM、RAM、EPROM、EEPROM、快閃記憶體、磁性或光學卡，或任何形式適合用以儲存電子指令的媒介。
於本文中所使用的「同步」一詞係用以描述分享某共同時間週期的事件，而非用以限制事件必須於同時間點開始、同時間點結束，或有同樣的持續期間。
本發明參照其較佳實施例來特別顯示並且描述，熟習本技藝人士將可了解其可有形式上與細節上的各種變化，而不會脫離本發明範疇。
C1－Cn‧‧‧快取部份,快取區段
LUN0－LUNn‧‧‧磁卷
100、100’、100”‧‧‧系統
102、104、106、108‧‧‧電路,快取組,陣列
108a－108n‧‧‧快取部份,快取區段
120、122、124‧‧‧匯流排
130a－130n‧‧‧連接匯流排
本發明此等與其他目標、特徵，與優點自上面的詳細描述與附加的申請專利範圍與附圖將會更為清楚。
圖1為一本發明一種系統的方塊圖。
圖2為一說明本發明操作的流程示意圖。
圖3係一該組所示一種替代實作方塊圖。
圖4係一該快取組所示另一種替代實作的方塊圖。

Claims (16)

  1. 一種用於在一磁碟陣列中實施一分散式快取系統之設備，其包含：一磁碟陣列，其包含複數個磁碟驅動機；一第一快取電路；複數個第二快取電路，其實作在一記憶體電路上，該等複數個第二快取電路各者連接至該磁碟驅動機中的一相應磁碟驅動機，其中(i)該等第二快取電路各者變成用於該等複數個磁碟驅動機中一特定磁碟驅動機之一專用快取電路，(ii)該等複數個第二快取電路中一者或更多的一大小係經動態分配至該等複數個磁碟驅動機各者，與(iii)該等複數個第二快取電路中一者或更多的一大小係可根據在該等複數個磁碟驅動機中一特定磁碟驅動機上所接收的數個輸入/輸出要求以進行再配置；以及一控制器，其經製作為與該等複數個第二快取電路分開之一分離元件，該控制器經配置以(i)控制該磁碟驅動機的讀取與寫入操作，(ii)自該等磁碟驅動機讀取與寫入資訊至該第一快取，(iii)讀取與寫入資訊至該等第二快取電路，與(iv)直接控制自該等磁碟驅動機中一者至該等第二快取電路中一者之資訊的讀取與寫入。
  2. 如申請專利範圍第1項的設備，其中該控制器包含一微處理器。
  3. 如申請專利範圍第1項的設備，其中該控制器經由一第一控制匯流排來控制該等磁碟驅動機的讀取及寫入操 作，該第一控制匯流排係連接於該控制器與該等磁碟驅動機間。
  4. 如申請專利範圍第3項的設備，其中該控制器經由一第二控制匯流排來控制自該磁碟驅動機傳送該讀取與寫入資訊至該第一快取。
  5. 如申請專利範圍第4項的設備，其中該控制器經由一第三控制匯流排來控制自該磁碟驅動機傳送資訊至該等第二快取電路。
  6. 如申請專利範圍第5項的設備，其中(i)該控制器直接經由該第二控制匯流排來控制自該磁碟驅動機傳送資訊至該第二快取電路，並且(ii)直接傳送至該第二快取電路的資訊係經由複數個連接匯流排來傳送。
  7. 如申請專利範圍第5項的設備，其中該第一匯流排、第二匯流排，與第三匯流排各者包含雙向匯流排。
  8. 如申請專利範圍第1項的設備，其中該等複數個第二快取電路係實作為固態記憶體元件。
  9. 如申請專利範圍第1項的設備，其中(i)該控制器直接經由一控制匯流排來控制自該磁碟驅動機傳送資訊至該第二快取電路，並且(ii)直接傳送至該等第二快取電路的資訊係經由複數個連接匯流排來傳送。
  10. 如申請專利範圍第1項的設備，其中(i)該等複數個第二快取電路的第一者或更多者係實作於一第一記憶體電路上，並且(ii)該等複數個第二快取電路的第二者或更多者係實作於一第二記憶體電路上。
  11. 如申請專利範圍第1項的設備，其中(i)該等複數個第二快取電路中的第一者或更多者係實作於一記憶體電路的一第一部份上，且(ii)該等複數個第二快取電路的第二者或更多者係實作於該記憶體電路的一第二部份上。
  12. 如申請專利範圍第11項的設備，其中該等複數個第二快取電路係配置以鏈接至該等磁碟驅動機中一者。
  13. 如申請專利範圍第1項的設備，其中該等複數個第二快取電路各者係經動態分配至該等磁碟驅動機。
  14. 如申請專利範圍第1項的設備，其中該等複數個第二快取電路各者係可根據對於該等磁碟驅動機的輸入/輸出要求來進行再配置。
  15. 如申請專利範圍第1項的設備，其中該等磁碟驅動機的每一者包含一資料磁卷。
  16. 如申請專利範圍第1項的設備，其中該等磁碟驅動機的兩者或更多包含一資料磁卷。
TW097121876A 2008-04-22 2008-06-12 用於實施磁碟陣列中之分散式快取系統的方法及設備 TWI423020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4681508P 2008-04-22 2008-04-22

Publications (2)

Publication Number Publication Date
TW200945031A TW200945031A (en) 2009-11-01
TWI423020B true TWI423020B (zh) 2014-01-11

Family

ID=41217084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121876A TWI423020B (zh) 2008-04-22 2008-06-12 用於實施磁碟陣列中之分散式快取系統的方法及設備

Country Status (7)

Country Link
US (1) US20110022794A1 (zh)
EP (1) EP2288992A4 (zh)
JP (1) JP5179649B2 (zh)
KR (1) KR101431480B1 (zh)
CN (1) CN102016807A (zh)
TW (1) TWI423020B (zh)
WO (1) WO2009131560A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984225B2 (en) 2011-06-22 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Method to improve the performance of a read ahead cache process in a storage array
US20130138884A1 (en) * 2011-11-30 2013-05-30 Hitachi, Ltd. Load distribution system
US8924944B2 (en) 2012-06-29 2014-12-30 Microsoft Corporation Implementation of distributed methods that support generic functions
US9176769B2 (en) 2012-06-29 2015-11-03 Microsoft Technology Licensing, Llc Partitioned array objects in a distributed runtime
US8893155B2 (en) 2013-03-14 2014-11-18 Microsoft Corporation Providing distributed array containers for programming objects
US9678787B2 (en) 2014-05-23 2017-06-13 Microsoft Technology Licensing, Llc Framework for authoring data loaders and data savers
CN106527985A (zh) * 2016-11-02 2017-03-22 郑州云海信息技术有限公司 一种基于ceph的存储交互装置及存储系统
CN110928495B (zh) * 2019-11-12 2023-09-22 杭州宏杉科技股份有限公司 一种在多控存储系统上的数据处理方法及装置
US11768599B2 (en) * 2021-07-13 2023-09-26 Saudi Arabian Oil Company Managing an enterprise data storage system
CN115826882B (zh) * 2023-02-15 2023-05-30 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493772B1 (en) * 1999-08-23 2002-12-10 International Business Machines Corporation System and method with guaranteed maximum command response time
US6912669B2 (en) * 2002-02-21 2005-06-28 International Business Machines Corporation Method and apparatus for maintaining cache coherency in a storage system
US20050172074A1 (en) * 2004-02-04 2005-08-04 Sandisk Corporation Dual media storage device
US20050216660A1 (en) * 2003-06-19 2005-09-29 Fujitsu Limited RAID apparatus, RAID control method, and RAID control program
US20060041691A1 (en) * 2004-08-20 2006-02-23 Bashford Patrick R Circuit and method to provide configuration of serial ATA queue depth versus number of devices
US20060206663A1 (en) * 2005-03-11 2006-09-14 Nec Corporation Disk array device and shared memory device thereof, and control program and control method of disk array device
TW200643712A (en) * 2005-03-31 2006-12-16 Ibm Storage of data in cache and non-volatile media
US20070050571A1 (en) * 2005-09-01 2007-03-01 Shuji Nakamura Storage system, storage device, and control method thereof
US7269674B2 (en) * 2004-09-01 2007-09-11 Hitachi, Ltd. Disk array apparatus
TW200742995A (en) * 2006-05-15 2007-11-16 Inventec Corp System of performing a cache backup procedure between dual backup servers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603382A (en) * 1984-02-27 1986-07-29 International Business Machines Corporation Dynamic buffer reallocation
JPH05216760A (ja) * 1992-02-04 1993-08-27 Hitachi Ltd 計算機システム
US6192408B1 (en) * 1997-09-26 2001-02-20 Emc Corporation Network file server sharing local caches of file access information in data processors assigned to respective file systems
US7127668B2 (en) * 2000-06-15 2006-10-24 Datadirect Networks, Inc. Data management architecture
JP2002032196A (ja) * 2000-07-19 2002-01-31 Toshiba Corp ディスクドライブ装置
US6880044B2 (en) * 2001-12-31 2005-04-12 Intel Corporation Distributed memory module cache tag look-up
JP2004110503A (ja) 2002-09-19 2004-04-08 Hitachi Ltd 記憶制御装置、記憶システム、記憶制御装置の制御方法、チャネル制御部、及びプログラム
US7137038B2 (en) * 2003-07-29 2006-11-14 Hitachi Global Storage Technologies Netherlands, B.V. System and method for autonomous data scrubbing in a hard disk drive
JP4494031B2 (ja) * 2004-02-06 2010-06-30 株式会社日立製作所 ストレージ制御装置、及びストレージ制御装置の制御方法
JP4585217B2 (ja) * 2004-03-29 2010-11-24 株式会社日立製作所 ストレージシステムおよびその制御方法
JP2005309739A (ja) * 2004-04-21 2005-11-04 Hitachi Ltd ディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493772B1 (en) * 1999-08-23 2002-12-10 International Business Machines Corporation System and method with guaranteed maximum command response time
US6912669B2 (en) * 2002-02-21 2005-06-28 International Business Machines Corporation Method and apparatus for maintaining cache coherency in a storage system
US20050216660A1 (en) * 2003-06-19 2005-09-29 Fujitsu Limited RAID apparatus, RAID control method, and RAID control program
US20050172074A1 (en) * 2004-02-04 2005-08-04 Sandisk Corporation Dual media storage device
US20060041691A1 (en) * 2004-08-20 2006-02-23 Bashford Patrick R Circuit and method to provide configuration of serial ATA queue depth versus number of devices
US7269674B2 (en) * 2004-09-01 2007-09-11 Hitachi, Ltd. Disk array apparatus
US20060206663A1 (en) * 2005-03-11 2006-09-14 Nec Corporation Disk array device and shared memory device thereof, and control program and control method of disk array device
TW200643712A (en) * 2005-03-31 2006-12-16 Ibm Storage of data in cache and non-volatile media
US20070050571A1 (en) * 2005-09-01 2007-03-01 Shuji Nakamura Storage system, storage device, and control method thereof
TW200742995A (en) * 2006-05-15 2007-11-16 Inventec Corp System of performing a cache backup procedure between dual backup servers

Also Published As

Publication number Publication date
WO2009131560A1 (en) 2009-10-29
KR101431480B1 (ko) 2014-09-23
EP2288992A4 (en) 2011-11-30
TW200945031A (en) 2009-11-01
US20110022794A1 (en) 2011-01-27
JP2011518392A (ja) 2011-06-23
JP5179649B2 (ja) 2013-04-10
CN102016807A (zh) 2011-04-13
EP2288992A1 (en) 2011-03-02
KR20110004397A (ko) 2011-01-13

Similar Documents

Publication Publication Date Title
TWI423020B (zh) 用於實施磁碟陣列中之分散式快取系統的方法及設備
US6754785B2 (en) Switched multi-channel network interfaces and real-time streaming backup
US10042869B1 (en) Method for data transfer between compute clusters and file system
US8639907B2 (en) Method and apparatus for dynamically adjusting memory capacity in accordance with data storage
US11698873B2 (en) Interleaving in multi-level data cache on memory bus
US10037272B2 (en) Storage system employing MRAM and array of solid state disks with integrated switch
US7975115B2 (en) Method and apparatus for separating snapshot preserved and write data
CN101206553B (zh) 利用支持处理器的优化数据迁移方法和系统
US9857997B2 (en) Replicating tracks from a first storage site to a second and third storage sites
WO2013008264A1 (en) Storage system and its data processing method
CN102405460A (zh) 虚拟存储系统及其运行方法
CN102147713B (zh) 一种网络存储系统的管理方法及装置
CN111164584B (zh) 用于管理针对低延迟存储装置的分布式快照的方法及其设备
CN101976181A (zh) 一种存储资源的管理方法及管理装置
CN113076055B (zh) 数据储存装置以及非挥发式存储器控制方法
CN104850355A (zh) 存储装置、存储系统及存储装置的地址信息处理方法
CN116126251B (zh) 一种实现多并发写入的方法、控制器和固态存储设备
US10628300B2 (en) RAID stripe physical placement
JP2022553951A (ja) ブロックデバイスの構築
JP2022553950A (ja) ブロックデバイスの構築
CN101997919A (zh) 一种存储资源的管理方法及管理装置
Imazaki et al. EFFICIENT SNAPSHOT METHOD FOR ALL-FLASH ARRAY.
WO2021221725A1 (en) Zone-based device with control level selected by the host

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees