JPH05216760A - 計算機システム - Google Patents

計算機システム

Info

Publication number
JPH05216760A
JPH05216760A JP4019230A JP1923092A JPH05216760A JP H05216760 A JPH05216760 A JP H05216760A JP 4019230 A JP4019230 A JP 4019230A JP 1923092 A JP1923092 A JP 1923092A JP H05216760 A JPH05216760 A JP H05216760A
Authority
JP
Japan
Prior art keywords
data
cache memory
disk
cpu
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4019230A
Other languages
English (en)
Inventor
Kenji Ido
健嗣 井戸
Yoshiro Shirayanagi
芳朗 白柳
Kimisaki Kanbayashi
公咲 神林
Mitsuo Nagasawa
光男 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4019230A priority Critical patent/JPH05216760A/ja
Publication of JPH05216760A publication Critical patent/JPH05216760A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】CPUがアクセスするデータを、そのアクセス
状況に応じて、最適な装置のキャッシュメモリに格納す
ることにより、CPUのアクセス性能を安定に保ちなが
ら向上させる。 【構成】ディスク制御装置201は、CPU101〜1
03からアクセスがあったデータを、当該データに対す
るCPU101〜103のアクセス状況に基づいて、チ
ャネル装置104〜106のキャッシュメモリ107〜
109,ディスク制御装置201のキャッシュメモリ2
02およびディスクドライブ装置301〜303のキャ
ッシュメモリ304〜306のうちのいずれ装置のキャ
ッシュメモリに格納するかを判断し、格納先と判断され
た装置のキャッシュメモリに格納するよう制御する。 【効果】データを常に最適なキャッシュメモリに格納し
ておくことにより、無駄の少ないキャッシュデータ管理
ができ、かつ、CPUのアクセス性能を安定に保ちなが
ら向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、キャッシュメモリを有
する装置を備えた計算機システムに係り、特に、キャッ
シュメモリの構成およびその管理方法に関する。
【0002】
【従来の技術】計算機システムにおいて、ディスクドラ
イブ装置は、その構造上、シーク動作等の機械動作を伴
うために、データに対するアクセス速度は、上位処理装
置であるCPUの処理速度より遅く、計算機システム全
体の性能のネックになっている。このため、チャネル装
置,ディスク制御装置,ディスクドライブ装置等にキャ
ッシュメモリを持たせ、キャッシュメモリに、CPUと
頻繁にアクセスするデータを格納し、ディスクドライブ
装置とのアクセス頻度を減らすことで、アクセス速度の
向上を図っている。
【0003】基本となる制御は、CPUが目的とするデ
ータがキャッシュメモリ内に存在すれば、キャッシュメ
モリ内のデータに対して高速アクセスを行い、逆に、デ
ータがキャッシュメモリ内に存在しないときには、ディ
スクドライブ装置に直接アクセスを行うものである。一
般的には、ディスク制御装置に比較的大容量のキャッシ
ュメモリを持たせ、ディスクドライブ装置のデータを、
CPUができる限り効率よく高速にアクセスできるよう
管理している。
【0004】管理方法としては、例えば、アクセスされ
たデータを古いものから順番に破棄し、新たなデータを
格納していくLRU(Least Recently Used)制御を採
用した方法があり、このLRU制御を利用しながら、C
PUのアクセス状態に応じて、キャッシュメモリの領域
を分割して制御したり、次にアクセスされると思われる
データを予測して、CPUからデータをアクセスされる
前に、キャッシュメモリにデータを読み込んでおく等の
制御をする方法もある。
【0005】例えば、特開昭58−144961号公報
に記載されている技術では、キャッシュメモリの領域
を、CPUがアクセスするデータの用途に応じてグルー
プ分けし、グループごとに占有できる記憶量の上限値を
設け、データ格納時に、該当するグループの占有領域量
の上限値が越える場合には、そのグループ内でLRU制
御をし、越えない場合には、全体でLRU制御をするよ
うにしている。
【0006】これにより、ある用途で用いられるデータ
によりキャッシュメモリを過占有されるのを防ぐことが
でき、他の用途で使用されるデータ領域に与える記憶容
量の影響を小さくすることで、効率的なキャッシュメモ
リ管理を期待することができる。
【0007】
【発明が解決しようとする課題】一般に、キャッシュメ
モリを用いたデータの管理は、CPUとの高速アクセス
を目的とするものであるが、管理する上で、キャッシュ
制御がCPUのアクセスに対する期待と異なってしまっ
た場合には、キャッシュメモリの管理がかえって負荷と
なり、計算機システムの性能は逆に低下してしまう。
【0008】上記従来技術において、CPUのアクセス
の用途に応じてデータをグループ分けする場合、その分
ける方法やグループごとに占有できる上限値の取り方に
よって、CPUに対するアクセス性能が低下する危険が
生じる。例えば、あるグループ領域における記憶量の上
限値設置に対して、CPUからのアクセス頻度が予想に
反して高い場合または低い場合には、キャッシュメモリ
管理は非効率的となり、CPUに対するアクセス性能は
低下する。また、データのグループ分けの方法に関して
も、設定の仕方とCPUのデータのアクセスの仕方に大
きな食違いを生じると、CPUに対するアクセス性能が
低下してしまう。
【0009】以上のように、例えば、ディスク制御装置
のキャッシュメモリだけでデータを用途別のグループに
分けることは、必ずしもCPUのアクセスの仕方に適応
するとは限らず、かえって性能的に不安定なものとな
る。
【0010】本発明の目的は、キャッシュメモリ内のデ
ータを効率よく管理し、CPUのアクセス性能を向上さ
せ、計算機システム全体として安定に保つことにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のCPUにそれぞれ接続されたチャ
ネル装置と、チャネル装置の配下に接続されたディスク
制御装置と、ディスク制御装置の配下に接続された複数
のディスクドライブ装置とを備えた計算機システムにお
いて、チャネル装置,ディスク制御装置,ディスクドラ
イブ装置に、それぞれ、キャッシュメモリを持たせるよ
うにしており、ディスク制御装置に、CPUからアクセ
スがあったデータを、当該データに対するCPUのアク
セス状況に基づいて、チャネル装置のキャッシュメモ
リ,ディスク制御装置のキャッシュメモリおよびディス
クドライブ装置のキャッシュメモリのうちのいずれの装
置のキャッシュメモリに格納するかを判断し、格納先と
判断された装置のキャッシュメモリに格納するよう制御
する制御手段を備えるようにしている。
【0012】また、上記制御手段は、ディスク制御装置
のキャッシュメモリに格納されているデータ,ディスク
ドライブ装置のキャッシュメモリに格納されているデー
タおよびチャネル装置のキャッシュメモリに格納されて
いるデータを、当該データに対するCPUのアクセス状
況に基づいて、他の装置のキャッシュメモリに移動させ
るよう制御することもできる。
【0013】なお、チャネル装置からディスク制御装置
に対して、自装置のキャッシュメモリに格納されている
データに対するCPUのアクセス状況を通知し、ディス
ク制御装置からチャネル装置に対して、当該チャネル装
置のキャッシュメモリにデータを格納する指示を通知す
るために、ディスク制御装置およびチャネル装置に、そ
れぞれ、インタフェース手段を備えるようにすることが
好ましい。また、ディスク制御装置からディスクドライ
ブ装置に対して、当該ディスクドライブ装置のキャッシ
ュメモリにデータを格納する指示を通知するために、デ
ィスク制御装置およびディスクドライブ装置に、それぞ
れ、インタフェース手段を備えるようにすることが好ま
しい。
【0014】
【作用】上記制御手段は、具体的には、CPUからアク
セスがあったデータが、1つのCPUで使用される傾向
が強いとき、または、1つのCPUで常に使用されるこ
とが認識されたときに、当該CPUに対応するチャネル
装置のキャッシュメモリに当該データを格納するよう制
御する。また、CPUからアクセスがあったデータが、
複数のCPUで一様に使用される傾向が強いとき、また
は、複数のCPUで必ず使用されることが認識されたと
きに、ディスク制御装置のキャッシュメモリに当該デー
タを格納するか、または、当該データが格納されている
ディスクドライブ装置のキャッシュメモリに当該データ
を格納するよう制御する。
【0015】このように、CPUからアクセスがあった
データを、当該データに対するCPUのアクセス状況に
基づいて、最適な装置のキャッシュメモリに格納するこ
とができる。
【0016】また、上記制御手段は、具体的には、チャ
ネル装置から、自装置のキャッシュメモリに格納されて
いるデータに対するCPUのアクセス頻度が低くなった
旨を通知された場合に、当該チャネル装置のキャッシュ
メモリからディスク制御装置のキャッシュメモリまたは
当該データが格納されているディスクドライブ装置のキ
ャッシュメモリに、当該データを移動させるよう制御す
る。また、ディスク制御装置のキャッシュメモリに格納
されているデータに対するCPUのアクセス頻度が低く
なった場合に、ディスク制御装置のキャッシュメモリか
ら当該データが格納されているディスクドライブ装置の
キャッシュメモリに、当該データを移動させるよう制御
する。逆に、上記制御手段は、ディスクドライブ装置の
キャッシュメモリに格納されているデータに対するCP
Uのアクセス頻度が高くなった場合に、当該ディスクド
ライブ装置のキャッシュメモリからディスク制御装置の
キャッシュメモリに、当該データを移動させるよう制御
する。また、ディスク制御装置のキャッシュメモリに格
納されているデータに対するCPUのアクセス頻度が高
くなった場合に、ディスク制御装置のキャッシュメモリ
から当該CPUに対するチャネル装置のキャッシュメモ
リに、当該データを移動させるよう制御する。
【0017】このように、各装置のキャッシュメモリに
格納されているデータに対するCPUのアクセス状況が
変化する度に、当該データを、最適な装置のキャッシュ
メモリに移動させることができる。
【0018】上述したように、本発明によれば、チャネ
ル装置,ディスク制御装置,ディスクドライブ装置に、
それぞれ、キャッシュメモリを分散させているので、1
つのCPUのみで使用するデータ,複数のCPUで使用
するデータ等、データに対するCPUのアクセス状況に
応じて、データを明確に区分けすることができる。ま
た、ディスク制御装置のみにキャッシュメモリを持たせ
た場合に比べ、キャッシュメモリ内のデータに対するア
クセスの負荷が少なく、他のデータに与える影響は、条
件によらず、少なくとも装置単位に押さえることがで
き、分散させたキャッシュメモリ全体には影響は及ぼさ
ない。これにより、CPUのアクセス性能は安定する。
【0019】また、装置ごとにキャッシュメモリを持つ
という観点からみれば、例えば、上位装置のキャッシュ
メモリに格納されているデータがLRU制御等により破
棄された場合に、下位装置のキャッシュメモリに当該デ
ータを格納して救済することができ、逆に、例えば、下
位装置のキャッシュメモリに格納されたデータに対する
CPUのアクセス頻度が高くなった場合に、ディスクド
ライブ装置から再度データを読み出すことなしに、下位
装置のキャッシュメモリから上位装置のキャッシュメモ
リに当該データを復帰させることができるので、常にC
PUのアクセス状況の変化に応じて、最適な装置のキャ
ッシュメモリにデータを格納することができるようにな
り、無駄の少ないデータ管理を行うことができ、かつ、
CPUのアクセス性能が安定に保たれながら向上する。
【0020】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0021】図1は本発明の一実施例の計算機システム
の構成を示す図である。
【0022】図1において、101〜103はCPU、
104〜106はチャネル装置、201はディスク制御
装置、301〜303はディスクドライブ装置である。
【0023】チャネル装置104〜106は、それぞ
れ、キャッシュメモリ107〜109を持ち、ディスク
制御装置201は、キャッシュメモリ202を持ち、デ
ィスクドライブ装置301〜303は、それぞれ、キャ
ッシュメモリ304〜306を持つ構成となっている。
【0024】次に、本実施例の動作について説明する。
【0025】ディスク制御装置201は、CPU101
〜103からディスクドライブ装置301〜303にデ
ータのアクセスがあった場合、ディスクドライブ装置3
01〜303からCPU101〜103へデータを転送
すると同時に、当該データに対するCPU101〜10
3のアクセス状況を判断することにより、当該データを
最適な装置のキャッシュメモリに格納するよう制御す
る。
【0026】すなわち、データがCPU101〜103
のうちの1つのCPUで使用される傾向が強いとき、ま
たは、データがCPU101〜103のうちの1つのC
PUで常に使用されることが認識されたときには、当該
CPUに対応するチャネル装置のキャッシュメモリに、
当該データを格納するよう制御する。また、データがC
PU101〜103のうちの複数のCPUで一様に使用
される傾向が強いとき、または、データがCPU101
〜103のうちの複数のCPUで必ず使用されることが
認識されたときには、ディスク制御装置201のキャッ
シュメモリ202または当該データが格納されているデ
ィスクドライブ装置301〜303のキャッシュメモリ
304〜306に、当該データを格納するよう制御す
る。
【0027】ディスク制御装置201がチャネル装置1
04〜106のキャッシュメモリ107〜109にデー
タを格納する制御は、チャネル装置104〜106に対
して、図4に示すような、ディスク制御装置201とチ
ャネル装置104〜106との間に接続された制御線4
01を用いて、当該データをキャッシュメモリ107〜
109に格納する指示を出力することにより行われる。
また、ディスク制御装置201がディスクドライブ装置
301〜303のキャッシュメモリ304〜306にデ
ータを格納する制御は、ディスクドライブ装置301〜
303に対して、図4に示すような、ディスク制御装置
201とディスクドライブ装置301〜303との間に
接続された制御線402を用いて、当該データをキャッ
シュメモリ304〜306に格納する指示を出力するこ
とにより行われる。
【0028】なお、当該データに対するCPU101〜
103のアクセス状況を判断するために、ディスク制御
装置201は、図5に示すように、キャッシュメモリの
1トラック分や1レコード分等の単位データごとに、ど
のCPUまたはチャネルパスからアクセスがあったかと
いう情報,そのアクセス回数,当該データがどの装置の
キャッシュメモリに格納されているかという情報を含む
データ情報を記憶する管理テーブルを持っており、この
管理テーブルの内容に基づいて、当該データを最適な装
置のキャッシュメモリに格納するよう制御し、どの装置
のキャッシュメモリに格納したかを記憶しておく。
【0029】一方、ディスク制御装置201は、例え
ば、LRU制御により、各装置のキャッシュメモリ内の
データを管理する。すなわち、CPU101〜103か
らいずれかの装置のキャッシュメモリ内のデータにアク
セスがある度に、アクセスがあったデータのデータ情報
を管理テーブルの最後尾に移動させ、当該データのデー
タ情報を更新する。
【0030】そして、管理テーブルの内容によっては、
データを格納すべきキャッシュメモリを変更する。
【0031】例えば、ディスク制御装置201は、チャ
ネル装置104〜106のキャッシュメモリ107〜1
09に格納されているデータに対するCPU101〜1
03のアクセス頻度が低くなった場合には、キャッシュ
メモリ107〜109から当該データを破棄し、ディス
ク制御装置201のキャッシュメモリ202または当該
データが格納されているディスクドライブ装置301〜
303のキャッシュメモリ304〜306に、当該デー
タを格納するよう制御する。また、ディスク制御装置2
01のキャッシュメモリ202に格納されているデータ
に対するCPU101〜103のアクセス頻度が低くな
った場合には、キャッシュメモリ202から当該データ
を破棄し、当該データが格納されているディスクドライ
ブ装置301〜303のキャッシュメモリ304〜30
6に、当該データを格納するよう制御する。また、ディ
スクドライブ装置301〜303のキャッシュメモリ3
04〜306に格納されているデータに対するCPU1
01〜103のアクセス頻度が低くなった場合には、キ
ャッシュメモリ304〜306から当該データを破棄す
るよう制御する。
【0032】また、ディスク制御装置201は、CPU
101〜103のアクセス頻度が高くなった場合等、必
要に応じて、ディスクドライブ装置301〜303のキ
ャッシュメモリ304〜306からデータを破棄し、デ
ィスク制御装置201のキャッシュメモリ202に、当
該データを格納するよう制御し、また、ディスク制御装
置201のキャッシュメモリ202からデータを破棄
し、チャネル装置104〜106のキャッシュメモリ1
07〜109に、当該データを格納するよう制御するこ
ともできる。
【0033】なお、ディスク制御装置201は、ディス
ク制御装置201のキャッシュメモリ202に格納され
ているデータに対するCPU101〜103のアクセス
頻度、および、ディスクドライブ装置301〜303の
キャッシュメモリ304〜306に格納されているデー
タに対するCPU101〜103のアクセス頻度につい
ては、自身で判断できるが、チャネル装置104〜10
6のキャッシュメモリ107〜109に格納されている
データに対するCPU101〜103のアクセス頻度に
ついては、自身で判断できないので、チャネル装置10
4〜106は、自装置のキャッシュメモリ107〜10
9内のデータに対してCPU101〜103からアクセ
スがあった場合に、制御線401を用いて、その旨をデ
ィスク制御装置201に通知するようにし、ディスク制
御装置201は、この通知を受けると、図5に示した管
理テーブルにおける当該データのデータ情報を更新し、
上述したLRU制御により、当該データのデータ情報を
最後尾に移動する。
【0034】また、制御線401は、チャネル装置10
4〜106に対して、キャッシュメモリ107〜109
からデータを破棄する旨を、ディスク制御装置201が
通知するときにも用いられ、制御線402は、ディスク
ドライブ装置301〜303に対して、キャッシュメモ
リ304〜306からデータを破棄する旨を、ディスク
制御装置201が通知するときにも用いられる。
【0035】このように、本実施例によれば、キャッシ
ュメモリを、チャネル装置104〜106,ディスク制
御装置201,ディスクドライブ装置301〜303ご
とに分散し、ディスク制御装置201が、CPU101
〜103がアクセスするデータについて、当該データに
対するCPU101〜103のアクセス状況に応じて、
当該データを最適な装置のキャッシュメモリに格納する
よう制御するので、他のデータへ与える影響は少なくと
も各装置内に押さえることができる。また、データに対
するCPU101〜103のアクセス状況に応じて、上
位装置のキャッシュメモリから破棄されるデータを救済
したり、データを上位装置のキャッシュメモリへ復帰し
たりするので、キャッシュメモリ内のデータを効率よく
管理することができる。従って、CPU101〜103
のアクセス性能を向上させ、計算機システム全体として
安定に保つことができる。
【0036】また、上記実施例においては、全てのキャ
ッシュメモリ内のデータをディスク制御装置201が管
理するものとして説明したが、チャネル装置104〜1
06,ディスク制御装置201,ディスクドライブ装置
301〜303が、それぞれ、上述したLRU制御によ
り、自装置のキャッシュメモリ内のデータを管理するよ
うにすることもできる。
【0037】このとき、ディスク制御装置201は、チ
ャネル装置104〜106のキャッシュメモリ107〜
109からデータが破棄された場合には、ディスク制御
装置201のキャッシュメモリ202または当該データ
が格納されているディスクドライブ装置301〜303
のキャッシュメモリ304〜306に、当該データを格
納するよう制御する。また、ディスク制御装置201の
キャッシュメモリ202に格納されているデータに対す
るCPU101〜103のアクセス頻度が低くなった場
合には、キャッシュメモリ202から当該データを破棄
し、当該データが格納されているディスクドライブ装置
301〜303のキャッシュメモリ304〜306に、
当該データを格納するよう制御する。
【0038】なお、チャネル装置104〜106は、キ
ャッシュメモリ107〜109からデータを破棄する旨
を、制御線401を用いて、ディスク制御装置201に
通知される。
【0039】また、ディスク制御装置201は、CPU
101〜103のアクセス頻度が高くなった場合等、必
要に応じて、ディスクドライブ装置301〜303のキ
ャッシュメモリ304〜306に格納されているデータ
を、ディスク制御装置201のキャッシュメモリ202
に格納するよう制御し、ディスク制御装置201のキャ
ッシュメモリ202に格納されているデータを、チャネ
ル装置104〜106のキャッシュメモリ107〜10
9に格納するよう制御することもできる。
【0040】この場合も、ディスク制御装置201とチ
ャネル装置104〜106との間の情報のやり取りは、
制御線401を用いて行われ、ディスク制御装置201
とディスクドライブ装置301〜303との情報のやり
取りは、制御線402を用いて行われる。
【0041】また、上記実施例においては、ディスク制
御装置201が、図5に示す管理テーブルを用いて、デ
ータに対するCPU101〜103のアクセス状況を判
断することにより、当該データを最適な装置のキャッシ
ュメモリに格納するよう制御する方法について説明した
が、CPU101〜103が、データのアクセス時に、
当該データの格納先となる装置のキャッシュメモリを指
定するようにすることもできる。
【0042】例えば、CPU101は、ディスクドライ
ブ装置301に格納されているデータに対してアクセス
する場合に、当該データの格納先をチャネル装置104
のキャッシュメモリ107とするよう指定することがで
きる。この指定は、図4に示した制御線401を用い
て、ディスク制御装置201に対して、チャネル装置1
04のキャッシュメモリ107に当該データを格納する
指示を出力することにより行われる。
【0043】ディスク制御装置201は、ディスクドラ
イブ装置301からCPU101へデータを転送すると
同時に、制御線401による指示があれば、この指示に
基づいて、当該データをチャネル装置104のキャッシ
ュメモリ107に格納するよう制御する。また、CPU
101が当該データの格納先を特に指定せず、制御線4
01による指示がないならば、ディスク制御装置201
のキャッシュメモリ202またはディスクドライブ装置
301のキャッシュメモリ304に当該データを格納す
るよう制御する。
【0044】また、例えば、ディスク制御装置201
は、CPU101が当該データの格納先をディスクドラ
イブ装置301のキャッシュメモリ304とするよう指
定した場合には、図4に示した制御線402によって、
当該データをディスクドライブ装置301のキャッシュ
メモリ304に格納するよう指示を出力する。
【0045】なお、ディスク制御装置201は、同一デ
ータに対して、複数のCPU101〜103がそれぞれ
自分の配下のチャネル装置のキャッシュメモリに当該デ
ータを格納するよう指示してきた場合には、指示通りに
データを格納するよう制御してもよいが、複数のCPU
101〜103からアクセスされるデータであるので、
ディスク制御装置201のキャッシュメモリ202に当
該データを格納するよう制御してもよい。
【0046】また、データに対するCPU101〜10
3のアクセス状況をディスク制御装置201が判断する
ことによる方法、および、CPU101〜103が当該
データの格納先となる装置のキャッシュメモリを指定す
ることによる方法の2つの方法を組み合わせることで、
CPU101〜103からのデータアクセスに対して、
さらに望ましい状態にデータを管理することができる。
【0047】図2および図3は上記実施例を応用した計
算機システムの構成を示す図である。
【0048】図2において、101〜103はCPU、
104〜106はチャネル装置、201はディスク制御
装置、301〜303はディスクドライブ装置である。
【0049】チャネル装置104〜106は、それぞ
れ、キャッシュメモリ107〜109を持ち、ディスク
ドライブ装置301〜303は、それぞれ、キャッシュ
メモリ304〜306を持つ構成となっている。
【0050】図2の計算機システムは、図1の計算機シ
ステムにおいて、ディスク制御装置201がキャッシュ
メモリ202を持たない構成となっている。すなわち、
ディスク制御装置201以下のサブシステムにおいて、
ディスクドライブ装置301〜303にキャッシュメモ
リが均等に割り当てられた構成となっているので、構造
がシンプルで、キャッシュメモリ内のデータ管理が行い
やすく、特に、ディスクドライブ装置301〜303内
のデータに対してCPU101〜103が一様にアクセ
スする場合には、CPU101〜103のアクセス性能
はより安定する。このとき、ディスクドライブ装置30
1〜303のキャッシュメモリ304〜306の容量が
大きいほど効果がある。
【0051】図3において、101〜103はCPU、
104〜106はチャネル装置、201はディスク制御
装置、301〜303はディスクドライブ装置である。
【0052】チャネル装置104〜106は、それぞ
れ、キャッシュメモリ107〜109を持ち、ディスク
制御装置201は、キャッシュメモリ202を持ち、デ
ィスクドライブ装置301〜303は、それぞれ、キャ
ッシュメモリ304〜306を持つ構成となっている。
【0053】そして、ディスク制御装置201のキャッ
シュメモリ202の一部または全部を、チャネル装置1
04〜106のキャッシュメモリ107〜109のバッ
ファの役割をする領域107´〜109´、および、デ
ィスクドライブ装置301〜303のキャッシュメモリ
304〜306のバッファの役割をする領域304´〜
306´として用いるようにしている。すなわち、キャ
ッシュメモリ107〜109から破棄されたデータを領
域107´〜109´に一旦格納するようにし、キャッ
シュメモリ304〜306から復帰されてきたデータを
領域304´〜306´に一旦格納するようにすること
ができるので、上位装置のキャッシュメモリから破棄さ
れるデータを救済したり、データを上位装置のキャッシ
ュメモリへ復帰したりする処理を容易に行うことができ
るようになる。
【0054】なお、図2および図3の構成の計算機シス
テムにおいても、その動作は、上述した実施例と基本的
に同じである。
【0055】
【発明の効果】以上説明したように、本発明によれば、
CPUがアクセスするデータを常に最適な装置のキャッ
シュメモリに格納しておくことができるので、無駄の少
ないキャッシュデータ管理を行うことができ、かつ、C
PUのアクセス性能を安定に保ちながら向上させること
ができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の計算機システムの構成を示
す図。
【図2】本実施例を応用した計算機システムの構成を示
す図。
【図3】本実施例を応用した計算機システムの構成を示
す図。
【図4】チャネル装置とディスク制御装置との間および
ディスクドライブ装置とディスク制御装置との間のイン
タフェースを示す図。
【図5】管理テーブルの構成を示す図。
【符号の説明】
101〜103…CPU、104〜106…チャネル装
置、201…ディスク制御装置、301〜303…ディ
スクドライブ装置、107〜109,202,304〜
306…キャッシュメモリ、107´〜109´,30
4´〜306´…キャッシュメモリ領域、401,40
2…制御線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長澤 光男 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数のCPU(中央処理ユニット)にそれ
    ぞれ接続されたチャネル装置と、上記チャネル装置の配
    下に接続されたディスク制御装置と、上記ディスク制御
    装置の配下に接続された複数のディスクドライブ装置と
    を備えた計算機システムにおいて、 上記チャネル装置,上記ディスク制御装置および上記デ
    ィスクドライブ装置は、それぞれ、内部にキャッシュメ
    モリを有しており、 上記ディスク制御装置は、上記CPUからアクセスがあ
    ったデータを、当該データに対するCPUのアクセス状
    況に基づいて、上記チャネル装置のキャッシュメモリ,
    上記ディスク制御装置のキャッシュメモリおよび上記デ
    ィスクドライブ装置のキャッシュメモリのうちのいずれ
    の装置のキャッシュメモリに格納するかを判断し、格納
    先と判断された装置のキャッシュメモリに格納するよう
    制御する制御手段を備えたことを特徴とする計算機シス
    テム。
  2. 【請求項2】請求項1記載の計算機システムにおいて、 上記制御手段は、上記ディスク制御装置のキャッシュメ
    モリに格納されているデータ,上記ディスクドライブ装
    置のキャッシュメモリに格納されているデータおよび上
    記チャネル装置のキャッシュメモリに格納されているデ
    ータを、当該データに対するCPUのアクセス状況に基
    づいて、他の装置のキャッシュメモリに移動させるよう
    制御することを特徴とする計算機システム。
  3. 【請求項3】請求項2記載の計算機システムにおいて、 上記ディスク制御装置および上記チャネル装置は、上記
    チャネル装置から上記ディスク制御装置に対して、自装
    置のキャッシュメモリに格納されているデータに対する
    CPUのアクセス状況を通知し、上記ディスク制御装置
    から上記チャネル装置に対して、当該チャネル装置のキ
    ャッシュメモリにデータを格納する指示を通知するため
    のインタフェース手段を備え、 上記ディスク制御装置および上記ディスクドライブ装置
    は、上記ディスク制御装置から上記ディスクドライブ装
    置に対して、当該ディスクドライブ装置のキャッシュメ
    モリにデータを格納する指示を通知するためインタフェ
    ース手段を備えたことを特徴とする計算機システム。
JP4019230A 1992-02-04 1992-02-04 計算機システム Pending JPH05216760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019230A JPH05216760A (ja) 1992-02-04 1992-02-04 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019230A JPH05216760A (ja) 1992-02-04 1992-02-04 計算機システム

Publications (1)

Publication Number Publication Date
JPH05216760A true JPH05216760A (ja) 1993-08-27

Family

ID=11993585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019230A Pending JPH05216760A (ja) 1992-02-04 1992-02-04 計算機システム

Country Status (1)

Country Link
JP (1) JPH05216760A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516532A (ja) * 2000-08-29 2004-06-03 オラクル・インターナショナル・コーポレイション 多層キャッシングシステム
JP2005285058A (ja) * 2004-03-31 2005-10-13 Hitachi Ltd 記憶装置のキャッシュ管理方法
US7392341B2 (en) 2002-05-24 2008-06-24 Hitachi, Ltd. Disk array system and cache control method
JP2009199540A (ja) * 2008-02-25 2009-09-03 Nec Corp ストレージ装置とシステムと方法並びにプログラム
JP2011503754A (ja) * 2007-11-19 2011-01-27 マイクロソフト コーポレーション メモリー階層最適化のための統計的カウンティング
JP2011518392A (ja) * 2008-04-22 2011-06-23 エルエスアイ コーポレーション ドライブアレイにおける分散キャッシュシステム
WO2014007249A1 (ja) * 2012-07-05 2014-01-09 株式会社日立製作所 I/oノード及び複数の計算ノードに備えられたキャッシュメモリの制御方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516532A (ja) * 2000-08-29 2004-06-03 オラクル・インターナショナル・コーポレイション 多層キャッシングシステム
US7392341B2 (en) 2002-05-24 2008-06-24 Hitachi, Ltd. Disk array system and cache control method
JP2005285058A (ja) * 2004-03-31 2005-10-13 Hitachi Ltd 記憶装置のキャッシュ管理方法
JP4631301B2 (ja) * 2004-03-31 2011-02-16 株式会社日立製作所 記憶装置のキャッシュ管理方法
JP2011503754A (ja) * 2007-11-19 2011-01-27 マイクロソフト コーポレーション メモリー階層最適化のための統計的カウンティング
JP2009199540A (ja) * 2008-02-25 2009-09-03 Nec Corp ストレージ装置とシステムと方法並びにプログラム
JP2011518392A (ja) * 2008-04-22 2011-06-23 エルエスアイ コーポレーション ドライブアレイにおける分散キャッシュシステム
KR101431480B1 (ko) * 2008-04-22 2014-09-23 엘에스아이 코포레이션 드라이브 어레이내의 분산 캐시 시스템
WO2014007249A1 (ja) * 2012-07-05 2014-01-09 株式会社日立製作所 I/oノード及び複数の計算ノードに備えられたキャッシュメモリの制御方法
JPWO2014007249A1 (ja) * 2012-07-05 2016-06-02 株式会社日立製作所 I/oノード及び複数の計算ノードに備えられたキャッシュメモリの制御方法
US9811465B2 (en) 2012-07-05 2017-11-07 Hitachi, Ltd. Computer system and cache control method

Similar Documents

Publication Publication Date Title
US8788765B2 (en) Buffer control system and method for a memory system having outstanding read and write request buffers
US5226141A (en) Variable capacity cache memory
US6381677B1 (en) Method and system for staging data into cache
JP4391548B2 (ja) デバイスドライバ
JP3726484B2 (ja) 記憶サブシステム
US6170042B1 (en) Disc drive data storage system and method for dynamically scheduling queued commands
JP4819369B2 (ja) ストレージシステム
US6948033B2 (en) Control method of the cache hierarchy
US4868734A (en) Variable rate improvement of disc cache subsystem
US6189080B1 (en) Minimum read rate throughput in a disk cache system
US20080005461A1 (en) Power-saving control apparatus, power-saving control method, and computer product
JPH0524533B2 (ja)
JPH07219848A (ja) キャッシュ制御システム
JP2002297320A (ja) ディスクアレイ装置
US5241666A (en) Variable rate improvement of disc cache subsystem
US6748494B1 (en) Device for controlling access to units of a storage device
GB2052118A (en) Disc Cache Subsystem
US6799228B2 (en) Input/output control apparatus, input/output control method and information storage system
JPH05216760A (ja) 計算機システム
US20110252205A1 (en) Managing Access Commands By Multiple Level Caching
US7069409B2 (en) System for addressing a data storage unit used in a computer
KR100419682B1 (ko) 액세스 제어 장치 및 액세스 방법
JPH11224164A (ja) 磁気ディスクサブシステム
JPH01303547A (ja) 情報記憶制御システム
JPH09330257A (ja) 外部記憶媒体読出装置