JP2022553951A - ブロックデバイスの構築 - Google Patents

Abstract

開示する実施形態は、異種のメモリコンポーネントを使用してメモリサブシステム内にメモリの割り当てを構築することに関する。一例では、方法は、ホストシステムから、メモリの割り当てを構築するためのリクエストを受信することと、メモリデバイスのプールから複数のメモリデバイスを選択することと、複数のメモリデバイス中の複数のメモリコンポーネントを選択することと、メモリの割り当てを実装するために複数のメモリコンポーネントを集約することと、ホストシステムに、メモリの割り当てを実装する複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むことを含む。

Description

本開示は、一般的に、メモリサブシステム内のブロックデバイスの構築に関し、より具体的には、異種の媒体を有するブロックデバイスを実装することに関する。

メモリサブシステムは、データを蓄積するメモリデバイス内に１つ以上のメモリコンポーネントを含み得る。メモリコンポーネントは、例えば、不揮発性メモリコンポーネント及び揮発性メモリコンポーネントであり得る。一般的に、ホストシステムは、メモリコンポーネントにデータを蓄積し、メモリコンポーネントからデータを検索するために、メモリサブシステムを利用し得る。

開示は、以下に与えられる詳細な説明及び開示の様々な実施形態の添付の図面からより完全に理解されるであろう。図面は、しかしながら、開示を特定の実施形態に限定するように解釈されるべきではなく、説明及び理解のみを目的とする。

本開示の幾つかの実施形態に従ったメモリサブシステムを含む例示的なコンピューティング環境を説明する。 本開示の幾つかの実施形態に従ったブロックデバイスをホストするための複数の異種のメモリコンポーネントの最初の割り当てを説明する。 本開示の幾つかの実施形態に従った変更されたブロックデバイス構成を説明する。 本開示の幾つかの実施形態に従った異種のブロックデバイスを構築するための例示的な方法のフロー図である。 本開示の幾つかの実施形態に従ったブロックデバイスを形成するための複数のホストシステムに渡る異種のメモリコンポーネントの最初の割り当てを説明する。 本開示の幾つかの実施形態に従った変更されたブロックデバイス構成を説明する。 本開示の幾つかの実施形態に従った異種のブロックデバイスを構築するための例示的な方法のフロー図である。 本開示の実施形態が動作し得る例示的なコンピュータシステムのブロック図である。

本開示の態様は、メモリサブシステム内の異種のブロックデバイスの構築に向けられる。メモリサブシステムは、以下では、“メモリデバイス”又は“（複数の）メモリデバイス”とも称される。メモリサブシステムの例は、メモリバスを介して中央処理デバイス（ＣＰＵ）に接続された１つ以上のメモリモジュールである。メモリサブシステムは、ストレージデバイス、メモリモジュール、又はストレージデバイスとメモリモジュールとのハイブリッドであり得る。ストレージデバイス及びメモリモジュールの例は、図１に関連して以下に説明される。一般的に、ホストシステムは、１つ以上のメモリデバイスを含むメモリサブシステムを利用し得る。メモリデバイスは、例えば、ネガティブＡＮＤ（ＮＡＮＤ）メモリデバイス等の不揮発性メモリデバイス、及び不揮発性メモリセルのクロスポイントアレイである３次元クロスポイント（“３Ｄクロスポイント”）メモリデバイス等の書き込みインプレースメモリデバイスを含み得る。揮発性メモリデバイスを含む他のタイプのメモリデバイスは、図１に関連して以下により詳細に説明される。ホストシステムは、メモリサブシステムに蓄積されるデータを提供し得、メモリサブシステムから検索されるデータをリクエストし得る。

本明細書で言及するように、ブロックデバイスは、グループ、物理ユニット、チャンク、及び論理ブロックにフォーマット化され得る、ある量の不揮発性メモリ（ＮＶＭ）である。例えば、ブロックデバイスは、アプリケーション又は使用に割り当てられ、メモリのブロック又はその他のユニット等のフォーマットされたグループ内に書き込まれる、ＮＶＭの一部分の抽象化（例えば、パーティション又は物理ストレージリソースのその他の論理的抽象化等）であり得る。幾つかの文脈では、ブロックデバイスは名前空間と称され得る。以下に説明する実施形態は、ブロックデバイスを指すが、“ブロック”の特定の定義に限定されない。したがって、用語“ブロックデバイス”は、用語“メモリの割り当て”と交換可能に使用され得る。

従来のブロックデバイスは、メモリサブシステム内の同種の媒体を使用して構築される。例えば、複数のタイプの不揮発性メモリ（ＮＶＭ）（例えば、シングルレベルセル（ＳＬＣ）ＮＡＮＤフラッシュ、マルチレベルセル（ＭＬＣ）ＮＡＮＤフラッシュ、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュ、クアッドレベルセル（ＱＬＣ）ＮＡＮＤフラッシュ、３Ｄクロスポイント、ＲｅＲＡＭ（抵抗変化型ランダムアクセスメモリ）、又はＮＲＡＭ（ナノＲＡＭ））、ＭＲＡＭ（磁気抵抗変化型ＲＡＭ）、ＳＴＴ（スピントルクトランスファーＭＲＡＭ）、ＭＲＡＭ、ＦＲＡＭ（登録商標）（強誘電体ＲＡＭ）が利用可能である場合、従来の各ブロックデバイスは、１つの媒体タイプのみを使用する。こうした限定があるため、従来のシステムは、ホストシステム上で実行するアプリケーションの多様なニーズに適切に一致しないことがしばしばある。

本開示の態様は、異なる媒体タイプの集合体を使用して異種のブロックデバイスを構築することによって、例えば、アプリケーションのニーズに最もよく一致する媒体タイプを選択することによって、上記の及びその他の欠陥に対処する。例えば、アプリケーションは、ブロックデバイス内にストレージの階層化又はキャッシングを実装するために、ストレージの高密度で高遅延の部分と、ストレージの低密度で低レイテンシの部分との両方を使用し得る。

開示する実施形態は、ブロックデバイスの動的変更を更にサポートし、媒体タイプの最初の選択で構築された後、その後、それを拡張、縮小、シンプロビジョニング、複製、及び移行することを可能にする。言い換えれば、メモリコンポーネント及びメモリデバイスは、ブロックデバイスを最初に構築した後の何時か、ブロックデバイスに追加され得、又はブロックデバイスから除去され得る。開示する実施形態は、ブロックデバイスを動的に拡張、縮小、又は再構築する必要があることを指し示す様々なトリガーに応答し得る。

有利には、開示する実施形態は、ホストシステム上のアプリケーションのニーズに動的に一致させることを試み、ブロックデバイスをホストシステムの変化する要件又はＮＶＭのコンポーネントの障害に適合する。

図１は、本開示の幾つかの実施形態に従ったメモリサブシステム１１０を含む例示的なコンピューティング環境１００を説明する。メモリサブシステム１１０は、メモリコンポーネント１１２Ａ～１１２Ｎ（“メモリデバイス”とも称される）等の媒体を含み得る。メモリコンポーネント１１２Ａ～１１２Ｎは、揮発性メモリコンポーネント、不揮発性メモリコンポーネント、又はそれらの組み合わせであり得る。メモリサブシステム１１０は、ストレージデバイス、メモリモジュール、又はストレージデバイスとメモリモジュールとのハイブリッドであり得る。ストレージデバイスの例は、ソリッドステートドライブ（ＳＳＤ）、フラッシュドライブ、ユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブ、組み込みマルチ媒体コントローラ（ｅＭＭＣ）ドライブ、ユニバーサルフラッシュストレージ（ＵＦＳ）ドライブ、及びハードディスクドライブ（ＨＤＤ）を含む。メモリモジュールの例は、デュアルインラインメモリモジュール（ＤＩＭＭ）、スモールアウトラインＤＩＭＭ（ＳＯ－ＤＩＭＭ）、及び不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）を含む。

コンピューティング環境１００は、１つ以上のメモリサブシステム１１０に結合された（例えば、メモリサブシステム管理スタック１２５を含む）ホストシステム１２０を含み得る。幾つかの実施形態では、ホストシステム１２０は、異なるタイプのメモリサブシステム１１０に結合される。図１は、１つのメモリサブシステム１１０に結合されたホストシステム１２０の一例を説明する。ホストシステム１２０は、例えば、メモリサブシステム１１０にデータを書き込み、メモリサブシステム１１０からデータを読み出すために、メモリサブシステム１１０を使用する。本明細書で使用するとき、“結合される”は、一般的に、電気、光、磁気等の接続を含む、有線であるか無線であるかに関わらない、間接的な通信接続又は（例えば、介在するコンポーネントのない）直接的な通信接続であり得るコンポーネント間の接続を指す。

ホストシステム１２０は、デスクトップコンピュータ、ラップトップコンピュータ、ネットワークサーバ、モバイルデバイス、組み込みコンピュータ（例えば、車両、産業用機器、若しくはネットワーク化された商用デバイスに含まれるもの）、ストレージシステムプロセッサ、又はメモリ及び処理デバイスを含むそうしたコンピューティングデバイス等のコンピューティングデバイスであり得る。ホストシステム１２０は、メモリサブシステム１１０を含み得、又はそれに結合され得、その結果、ホストシステム１２０は、メモリサブシステム１１０からデータを読み出し、又はメモリサブシステム１１０にデータを書き込み得る。ホストシステム１２０は、物理的ホストインターフェースを介してメモリサブシステム１１０に結合され得る。物理的ホストインターフェースの例は、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）インターフェース、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、ファイバーチャネル、シリアルアタッチドＳＣＳＩ（ＳＡＳ）等を含むが、これらに限定されない。物理的ホストインターフェースは、ホストシステム１２０とメモリサブシステム１１０との間でデータを送信するために使用され得る。ホストシステム１２０は、メモリサブシステム１１０がＰＣＩｅインターフェースによりホストシステム１２０と結合されている場合にメモリコンポーネント１１２Ａ～１１２Ｎにアクセスするために、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）プロトコルインターフェースを更に利用し得る。物理的ホストインターフェースは、メモリサブシステム１１０とホストシステム１２０との間で制御、アドレス、データ、及びその他の信号を渡すためのインターフェースを提供し得る。

メモリコンポーネント１１２Ａ～１１２Ｎは、異なるタイプの不揮発性メモリコンポーネント及び／又は揮発性メモリコンポーネントの任意の組み合わせを含み得る。不揮発性メモリコンポーネントの例は、ネガティブａｎｄ（ＮＡＮＤ）タイプフラッシュメモリを含む。メモリコンポーネント１１２Ａ～１１２Ｎの各々は、例えば、シングルレベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、又はクアッドレベルセル（ＱＬＣ）等のメモリセルの１つ以上のアレイを含むダイであり得る。メモリセルの各々は、ホストシステム１２０により使用されるデータの１つ以上のビットを蓄積し得る。ＮＡＮＤタイプフラッシュメモリ等の不揮発性メモリコンポーネントが説明されているが、メモリコンポーネント１１２Ａ～１１２Ｎは、揮発性メモリ等の任意のその他のタイプのメモリに基づき得る。幾つかの実施形態では、メモリコンポーネント１１２Ａ～１１２Ｎは、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、相変化メモリ（ＰＣＭ）、マグネトランダムアクセスメモリ（ＭＲＡＭ）、ネガティブｏｒ（ＮＯＲ）フラッシュメモリ、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、ＲｅＲＡＭ、ＮＲＡＭ（ナノＲＡＭ、抵抗性不揮発性ランダムアクセスメモリ）、及び不揮発性メモリセルのクロスポイントアレイであり得るが、これらに限定されない。不揮発性メモリのクロスポイントアレイは、積み重ね可能なクロスグリッドデータアクセスアレイと組み合わせて、バルク抵抗の変化に基づいてビットストレージを実施し得る。また、多くのフラッシュベースのメモリとは対照的に、クロスポイント不揮発性メモリは、不揮発性メモリセルを事前に消去することなく不揮発性メモリセルがプログラミングされ得る書き込みインプレース動作を実施し得る。更に、メモリコンポーネント１１２Ａ～１１２Ｎのメモリセルは、ページを形成するためにグループ化され得、又はそれは、データを蓄積するために使用されるメモリコンポーネントのユニットを指し得る。メモリ（例えば、ＮＡＮＤ）の内の幾つかのタイプでは、ページは、ブロックを形成するためにグループ化され得る。

メモリシステムコントローラ１１５（以下、“コントローラ”又は“（複数の）コントローラ”と称する）は、コンポーネント１１２Ａ～１１２Ｎにおけるデータの読み出し、データの書き込み、又はメモリでのデータの消去等の動作、及びその他のそうした動作を実施するために、メモリコンポーネント１１２Ａ～１１２Ｎと通信し得る。一実施形態では、図３～図４及び図５～図６を参照して説明するように、メモリサブシステム１１０は、特定の媒体タイプの１つ以上のメモリコンポーネント１１２Ａ～１１２Ｎのセットのためのコントローラ１１５を含む。例えば、メモリサブシステムは、１つ以上のＳＬＣメモリコンポーネント１１２Ａ～１１２Ｎのセットを管理するための第１のコントローラ１１５、１つ以上のＴＬＣメモリコンポーネント１１２Ａ～１１２Ｎのセットを管理するための第２のコントローラ１１５等を含み得る。

各コントローラ１１５は、１つ以上の集積回路及び／若しくは個別のコンポーネント、バッファメモリ、又はそれらの組み合わせ等のハードウェアを含み得る。コントローラ１１５は、マイクロコントローラ、特殊目的論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等）、又は別の適切なプロセッサであり得る。コントローラ１１５は、ローカルメモリ１１９内に蓄積された命令を実行するように構成されたプロセッサ（処理デバイス）１１７を含み得る。説明する例では、コントローラ１１５のローカルメモリ１１９は、メモリサブシステム１１０とホストシステム１２０との間の通信の処理を含む、メモリサブシステム１１０の動作を制御する様々なプロセス、動作、ルーチンを実施するための命令を蓄積するように構成された組み込みメモリを含む。幾つかの実施形態では、ローカルメモリ１１９は、メモリポインタ、フェッチされたデータ等を蓄積するメモリレジスタを含み得る。ローカルメモリ１１９はまた、マイクロコードを蓄積するためのリードオンリーメモリ（ＲＯＭ）を含み得る。図１のメモリサブシステム１１０は、コントローラ１１５を含むものとして説明されているが、本開示の別の実施形態では、メモリサブシステム１１０は、コントローラ１１５を含まなくてもよく、代わりに、（例えば、メモリサブシステム１１０とは別のホスト、プロセッサ、又はコントローラにより提供される）メモリコンポーネント１１２Ａ～１１２Ｎの管理の内の少なくとも幾つかのための外部制御に依拠し得る。

一般的に、コントローラ１１５は、ホストシステム１２０からコマンド又は動作を受信し得、コマンド又は動作を、メモリコンポーネント１１２Ａ～１１２Ｎへの所望のアクセスを達成するための命令又は適切なコマンドに変換し得る。コントローラ１１５は、ウェアレベリング動作、ガベージコレクション動作、エラー検出及びエラー訂正コード（ＥＣＣ）動作、暗号化動作、重複排除動作、圧縮動作、キャッシング動作、及びメモリコンポーネント１１２Ａ～１１２Ｎと関連付けられた論理アドレス（例えば、論理ブロックアドレス（ＬＢＡ））と物理アドレス（例えば、物理ブロックアドレス）との間のアドレス変換等のその他の動作を担当し得る。コントローラ１１５は、物理的ホストインターフェースを介してホストシステム１２０と通信するためのホストインターフェース回路を更に含み得る。ホストインターフェース回路は、ホストシステムから受信したコマンドを、メモリコンポーネント１１２Ａ～１１２Ｎにアクセスするためのコマンド命令に変換し得ると共に、メモリコンポーネント１１２Ａ～１１２Ｎと関連付けられた応答をホストシステム１２０に対する情報に変換し得る。

メモリコンポーネント１１２Ａ～１１２Ｎの内の何れか１つは、メモリコンポーネント１１２Ａ～１１２Ｎのメモリセルを管理するための、メモリサブシステムコントローラ１１５と通信するための、及びメモリサブシステムコントローラ１１５から受信したメモリリクエスト（例えば、読み出し又は書き込み）を実行するための媒体コントローラ（例えば、媒体コントローラ１３０Ａ及び媒体コントローラ１３０Ｎ）を含み得る。

メモリサブシステム１１０はまた、説明されない追加の回路又はコンポーネントを含み得る。幾つかの実施形態では、メモリサブシステム１１０は、キャッシュ又はバッファ（例えば、ＤＲＡＭ）、及びコントローラ１１５からアドレスを受信し得、メモリコンポーネント１１２Ａ～１１２Ｎにアクセスするために該アドレスをデコードし得るアドレス回路（例えば、行デコーダ及び列デコーダ）を含み得る。

ホストシステム１２０は、異種の媒体タイプのメモリコンポーネントを使用してブロックデバイスを割り当て及び管理し得るブロックデバイスマネージャ１１３を含む。ブロックデバイスマネージャは、以下では、“異種のブロックデバイスマネージャ”又は“（複数の）異種のブロックデバイスマネージャ”とも称される。一実施形態では、ブロックデバイスマネージャ１１３は、メモリサブシステム管理スタック１２５、例えば、ホストアプリケーションにより使用される論理ブロックアドレスと、メモリサブシステム及びそのコンポーネント１１２Ａ～１１２Ｎと関連付けられた物理ブロックアドレスとの間のアドレス変換を提供するソフトウェアスタック又はソリューションスタックの一部である。例えば、これは、ホストシステム１２０が抽象化された方法でメモリサブシステムに対して読み出す／書き込むことを可能にするスモールコンピュータシステムインターフェース（ＳＣＳＩ）又はＮＶＭｅブロックデバイス管理スタックであり得る。例えば、メモリサブシステム管理スタック１２５は、ホストシステム１２０が入力／出力スケジューリング、データ配置、ガベージコレクション、及びウェアレベリング等の、コントローラ１１５により内部的に従来は管理されるであろう態様を制御することをも可能にするオープンチャネルメモリシステムであり得る。メモリサブシステム管理スタック１２５は、マイクロコントローラ、専用論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等）、又は別の適切なプロセッサであり得、又はそれらを含み得る。また、ローカルメモリ１３５内に蓄積された命令を実行するように構成された１つ以上のプロセッサ１３０（処理デバイス）は、メモリサブシステム管理スタック１２５の少なくとも一部分を実装し得る。例えば、プロセッサ１３０は、本明細書に説明する動作を実施するためのローカルメモリ１３５内に蓄積された命令を実行し得る。本明細書の説明は、ホストシステム１２０の一部であるブロックデバイスマネージャ１１３に焦点を当てているが、幾つかの実施形態では、ブロックデバイスマネージャ１１３の機能の内の幾つか又は全ては、コントローラ１１５内に実装される。ブロックデバイスマネージャ１１３の動作に関する更なる詳細は以下に説明される。

図２は、幾つかの実施形態に従ったブロックデバイスをホストするための複数の異種のメモリコンポーネントの最初の割り当てを説明する。示されるように、メモリサブシステム１１０は、ホストシステム１２０に結合される。メモリサブシステム１１０は、上に説明したメモリサブシステム１１０の詳細な例であり、メモリデバイス２０８、２２０、及び２３２をホストシステム１２０に結合するメモリバス２０７を含む。メモリデバイス２０８、２２０、及び２３２の各々は、コントローラ２１０、２２２、及び２３４として示されるコントローラを含み、これらは、上に説明したコントローラ１１５の例である。メモリデバイス２０８、２２０、及び２３２の各々は、１つ以上のメモリコンポーネントのセットを含み、これらは、上に説明したメモリコンポーネント１１２Ａ～１１２Ｎの例である。一実施形態では、メモリデバイス２０８、２２０、及び２３２の各々は、単一のタイプの媒体のメモリモジュールである。

メモリデバイス２０８は、コントローラ２１０と、４つのＱＬＣメモリコンポーネント２１２、２１４、２１６、及び２１８とを含む。幾つかの実施形態では、ここでのように、メモリコンポーネント２１２、２１４、２１６、及び２１８は、チャネルによって並列ユニットに抽象化され得る（本明細書で使用するとき、並列ユニットは、チャネル内のメモリコンポーネントを指す）。例えば、異なるメモリコンポーネントは、異なるチャネル又はグループを介してコントローラに結合され得、並列処理及びスループットを向上させる。こうしたグループは、アドレッシングの別のレイヤーを提供する。ＱＬＣメモリコンポーネント２１６及び２１８は、並列ユニット２１９の一部である。メモリデバイス２０８は、開示する実施形態に従えば、４つのメモリコンポーネントを有することに限定されない。図示されない他の実施形態では、メモリデバイス２０８は、より多くのＱＬＣメモリコンポーネントを含む。

メモリデバイス２２０は、コントローラ２２２と、４つのＱＬＣメモリコンポーネント２２４、２２６、２２８、及び２３０とを含む。ＱＬＣメモリコンポーネント２２８及び２３０は、並列ユニット２３１の一部である。メモリデバイス２２０は、開示する実施形態に従えば、４つのメモリコンポーネントを有することに限定されない。図示されない他の実施形態では、メモリデバイス２２０は、より多くのＱＬＣメモリコンポーネントを含む。

メモリデバイス２３２は、コントローラ２３４と、４つのＳＬＣメモリコンポーネント２３６、２３８、２４０、及び２４２とを含む。ＳＬＣメモリコンポーネント２４０及び２４２は、並列ユニット２４３の一部である。メモリデバイス２３２は、開示する実施形態に従えば、４つのメモリコンポーネントを有することに限定されない。他の実施形態では、メモリデバイス２３２は、より多くのＳＬＣメモリコンポーネントを含む。

ここでは、ＱＬＣ及びＳＬＣメモリデバイスを含むメモリサブシステム１１０が示されている。他の実施形態は、ＳＬＣ、ＭＬＣ、ＴＬＣ、又はＱＬＣフラッシュメモリ、及び／若しくは不揮発性メモリセルのクロスポイントアレイ、又はＲｅＲＡＭ若しくはＮＲＡＭ若しくはＭＲＡＭ若しくはＳＴＴ ＭＲＡＭ、ＦＲＡＭ等のその他のＮＶＭを含む様々な媒体タイプの内の何れかを有するメモリコンポーネントを含む。典型的には、ＳＬＣメモリコンポーネントは、ＭＬＣ、ＴＬＣ、及びＱＬＣよりも、読み出し及び書き込みの観点でより高い性能を有する。ＱＬＣメモリコンポーネントはセル毎に４ビットを蓄積し得、ＳＬＣメモリコンポーネントよりもビット当たりの多い容量と、低コストをもたらす。したがって、説明するメモリコンポーネントのタイプは、セル毎に蓄積されるビットがＳＬＣからＭＬＣ、ＴＬＣ、ＱＬＣメモリデバイスに増加するにつれて、コストと性能速度が低下する。

動作中、ブロックデバイスマネージャ１１３は、ホストシステム１２０から、ブロックデバイス２４４を構築するためのリクエストを受信する。例えば、ブロックデバイスマネージャ１１３は、物理ユニット、ダイ、及び／又は論理ユニット番号（ＬＵＮ）を割り当てることによってブロックデバイス２４４を構築する。幾つかの実施形態では、メモリデバイス２０８、２２０、及び２３２は、それらの内部ストレージリソースをホストシステム１２０に可視化させる。幾つかの実施形態では、ホストシステム１２０は、例えば、メモリデバイスにジオメトリコマンドを発行することによって、メモリデバイス２０８、２２０、及び２３２内のメモリコンポーネントのジオメトリを発見し得る。本明細書で使用するとき、“ジオメトリ”は、メモリデバイス内のグループ、並列ユニット、及びチャンクの境界を指す。ホストシステム１２０は、ブロックデバイスを構築するためのリクエストと共に（又はそれに加えて）リクエストされたジオメトリをその後指定し得る。

一実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスを実装するために、メモリデバイス２０８、２２０、及び２３２を含むメモリデバイスのプールの中から複数のメモリデバイスを選択する。選択されたメモリデバイスの中から、ブロックデバイスマネージャ１１３は、ブロックデバイス２４４を実装するために、複数のメモリコンポーネントを更に選択する。示されるように、ブロックデバイスマネージャ１１３は、ブロックデバイス２４４を実装するために、メモリデバイスの一部分を割り当て、例えば、６つのメモリコンポーネントの物理ユニット（ＰＵ）、ダイ、及び／又は論理ユニット番号（ＬＵＮ）を割り当てる。選択された部分は、本明細書では、割り当て、分配、又は分配部分と称されることがある。示されるように、ブロックデバイス２４４を構築するために使用される割り当ては、異種のメモリコンポーネント（ＳＬＣ及びＱＬＣメモリコンポーネント）の中から選択される。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、ホストシステム１２０により指し示されるように、選択された割り当ての媒体タイプをブロックデバイス２４４のニーズに一致させ得る。表１は、ブロックデバイスマネージャ１１３によるブロックデバイス２４４の実装を示し、これは、図２にも説明されている。

ブロックデバイスマネージャ１１３は、ブロックデバイス２４４を実装する複数のメモリコンポーネントにアクセスするために使用される階層アドレスをその後生成し、メモリサブシステム管理スタック１２５に提供する。例えば、ブロックデバイスマネージャ１１３は、ブロックデバイス２４４に割り当てられた媒体の階層的アドレスをメモリサブシステム管理スタック１２５に提供する。階層は、メモリデバイス、（関連するジオメトリ情報を有する）メモリコンポーネント、及びメモリコンポーネント１１２内の論理ブロック、チャンク、又はページを含む。

幾つかの実施形態では、ブロックデバイスを構築するためのリクエストと共に、ブロックデバイスマネージャ１１３は、ホストシステム１２０から、ブロックデバイスのニーズの指標を受信する。こうしたニーズは、容量、性能、耐久性、又は電力消費を含み得る。或いは、ホストシステム１２０は、媒体タイプの観点でそうしたニーズを指し示し得る。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、２つ以上のそうしたニーズ及び各ニーズに属するストレージの量の指標を受信する。それに応じて、ブロックデバイスマネージャ１１３は、複数のメモリデバイス及び複数のメモリコンポーネントを選択する場合に、ブロックデバイスに対するニーズを、対応する媒体タイプのメモリデバイス及びコンポーネントと一致させる。例えば、リクエストは、ブロックデバイスの半分が高性能/低レイテンシのストレージである一方、他の半分は大容量ストレージであることを指し示し得る。それに応じて、ブロックデバイスマネージャ１１３は、高性能／低レイテンシのストレージのニーズを満たすためにＳＬＣ媒体を選択し得、大容量のストレージのニーズを満たすためにＱＬＣ媒体を選択し得る。ホストシステム１２０はまた、シンプロビジョニングされたブロックデバイスをリクエストし得る（例えば、最初に５０％の容量のみを割り当て得、その後、要求に応じて拡張し得る）。ホストシステム１２０はまた、ブロックデバイスマネージャ１１３に、割り当てられた容量を縮小するようにリクエストし得る（例えば、使用されていない場合に５０％の容量を割り当て解除し得る）。

図３は、幾つかの実施形態に従ったブロックデバイス構成のオンデマンドの変更を説明する。該図は、図２に説明し、表１に説明したような、メモリサブシステム１１０からブロックデバイス２４４への割り当ての再構成を説明する。ブロックデバイスマネージャ１１３は、ホストがリクエストしたジオメトリに応答してメモリデバイス２０８、２２０、及び２３２の６つのメモリコンポーネント２１４、２２４、２３６、２２６、２３８、及び２１６（夫々、割り当て１、２、３、４、５、及び６）を選択及び集約することによって、ブロックデバイス２４４を最初に構築されている。図３に示すように、ブロックデバイスマネージャ１１３は、割り当て２～５を移行し、割り当て６を除去し、割り当て７及び８を追加するように、ブロックデバイスの割り当てを変更している。この再構成された割り当ては、７つの割り当て（すなわち、容量の交換及び拡張）の集合体を含むブロックデバイス３９４として説明されている。表２は、ブロックデバイスマネージャ１１３によるブロックデバイス３９４の実装を示し、これは、図３にも示されている。図示及び説明したように、ブロックデバイスマネージャ１１３は、夫々、割り当て１、２、３、４、５、７、及び８からなるジオメトリをホストするために、メモリコンポーネント２１４、２１２、２４０、２４２、２１８、２２６、及び２３８を有するブロックデバイス３９４を実装する。

幾つかの実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスを動的に変更することを要求する１つ以上のトリガーを受信し得る。そうした実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスを再構成することによって応答し得る。例えば、ホストシステム１２０は、ブロックデバイスを拡張するためにブロックデバイスマネージャ１１３をトリガーするリクエストを発行し得る。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスを既に実装しているメモリデバイスの内の１つ、プールされたメモリデバイスのメモリデバイスの内の１つ、又はメモリデバイスのプールに追加されているメモリデバイスの中から追加のメモリコンポーネント（又はその一部分）を選択することと、拡張されたブロックデバイスを実装するために追加のメモリコンポーネントを以前に選択されたメモリコンポーネントと集約することによって応答する。ブロックデバイスのそうした拡張の例は、メモリデバイス２２０のメモリコンポーネント２２６内の新たに追加された分配７と、メモリデバイス２３２のメモリコンポーネント２３８内の新たに追加された分配８とを含む。ブロックデバイス２４４を構築するための方法は、以下の図４を参照して更に説明される。

ブロックデバイスのオンデマンドの拡張をサポートすることによって、開示する実施形態は、ホストシステム１２０が必要に応じてブロックデバイスの容量を増加させること、又は割り当て解除された分配を交換することを可能にする。

幾つかの実施形態では、ホストシステム１２０は、ブロックデバイスの一部分又は割り当てられた分配を収縮、期限切れ、又は割り当て解除する、さもなければブロックデバイスを縮小するためにブロックデバイスマネージャ１１３をトリガーするリクエストを発行する。再構成されたブロックデバイス３９４内の分配６の除去は、そうした割り当て解除の一例である。ここで、図３に示し、表２に説明したように、ブロックデバイスマネージャ１１３は、割り当て６に割り当てられたストレージを割り当て解除している。

ブロックデバイスのオンデマンドの縮小を可能にすることによって、開示する実施形態は、障害のある又は性能の低いメモリデバイスの除去／交換を可能にする。不要なメモリコンポーネントを割り当て解除することはまた、割り当て解除されたストレージ容量を別の目的でホストシステム１２０に利用可能させ得る。

幾つかの実施形態では、ホストシステム１２０は、ブロックデバイスの一部を第１のメモリコンポーネントから同じメモリデバイス上の同じ媒体タイプの第２のメモリコンポーネントに移行するためにブロックデバイスマネージャ１１３をトリガーするリクエストを発行する。こうしたニーズは、データへのアクセスのより高い並列処理を可能にするため、障害のあるメモリコンポーネントからデータを移動するためにデータを別の場所に配置する必要性、ホストシステムの性能、容量、及び電力消費のニーズの内の１つ以上の変化等、様々な理由で発生し得る。ブロックデバイスマネージャ１１３は、分配を移行する別のメモリコンポーネントを選択することと、以前に選択されたメモリコンポーネントから新たに選択されたメモリコンポーネントにデータをコピーすることによって応答する。新たに選択されたメモリコンポーネントは、ホストシステム１２０からのリクエストの一部として指し示され得る。同じメモリデバイス内の移行の例は、メモリデバイス２３２のメモリコンポーネント２３６から同じメモリデバイス２３２内の同じタイプのメモリコンポーネント２４０への割り当て３の移行として説明される。

幾つかの実施形態では、分配を、同じ媒体タイプであるが異なるメモリデバイス内の別のメモリコンポーネントに移行する必要が生じる。例えば、メモリデバイス又はコンポーネントの障害は、１つ以上の分配の移行をトリガーし得る。ブロックデバイスマネージャ１１３は、分配を移行するメモリコンポーネントを自動的に選択し得、又は対象のメモリコンポーネントは、ホストシステム１２０からのリクエストの一部として指し示され得る。そうした移行の例は、メモリデバイス２２０のコンポーネント２２４からメモリデバイス２０８の同じタイプのメモリコンポーネント２１２への分配２の移行として説明される。

幾つかの実施形態では、ブロックデバイスマネージャ１１３は、第１のメモリデバイス、又は第１のメモリデバイス内のメモリコンポーネントが耐久性レベルの閾値に達した指標を第１のメモリデバイスから受信する。耐久性レベルの閾値は、幾つかの実施形態では、所定の閾値又はプログラミング可能な閾値である。他の実施形態では、ブロックデバイスマネージャ１１３は、ホストシステム１２０から指標を受信し得る。幾つかの実施形態では、指標は、第２のメモリデバイスの選択及びブロックデバイスの一部分の第２のメモリデバイスへの移行を自動的にトリガーする。

幾つかの実施形態では、ホストシステム１２０は、性能、容量、又は電力消費のニーズの変化に応じて、ブロックデバイスの再構成をリクエストする。例えば、高性能メモリをもはや必要としない（又はあまり必要としない）アプリケーションは、ブロックデバイスマネージャ１１３に、ブロックデバイスの一部を低性能の媒体タイプに移行するように命令し得る。同様に、アプリケーションは、より多くの容量を必要とし得、又は電力消費を削減することを必要とし得る。そうした実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスの一部分を（複数のメモリコンポーネントの内の）１つのメモリコンポーネントから（メモリデバイスのプールの）別のメモリデバイスの別のメモリコンポーネントに移行し得る。一実施形態では、第２のメモリコンポーネントは、第１のメモリコンポーネントとは異なる媒体タイプのものである。例えば、第２のメモリコンポーネントの媒体タイプは、ホストシステムの性能、容量、及び電力消費のニーズの内の１つ以上を満たすために、第１のメモリコンポーネントよりもより良く適し得る。上の例に従うと、異なる媒体タイプは、低コストで低電力の媒体タイプであり得る。ブロックデバイスマネージャ１１３は、同様に、データを低性能の媒体タイプから高性能の媒体タイプに移行し得る。開示する実施形態は、そうした電力及びコストの最適化を可能にする。割り当てを高性能のメモリコンポーネントから低性能で低コストのメモリコンポーネントに移行する例は、ＳＬＣメモリデバイス２３２のメモリコンポーネント２３８からＱＬＣメモリデバイス２０８のメモリコンポーネント２１８への分配５の移行として説明される。

低性能で低コストの媒体タイプからより高性能でより高コストの媒体タイプへの分配の移行の例は、メモリデバイス２２０のＱＬＣメモリコンポーネント２２６からメモリデバイス２３２のＳＬＣメモリコンポーネント２４２への分配４の移行として説明される。

別の例では、幾つかの実施形態では、１つ以上のメモリデバイス及びメモリコンポーネントは、最初に、ブロックデバイスの一部として割り当てられる。幾つかの実施形態は、ホストシステムのニーズ（例えば、階層化を実装するため、又はキャッシングを実装するために新たにリクエストされたジオメトリ）の変化に起因してブロックデバイスを再構築するためのトリガーに応答する。幾つかのそうした実施形態では、メモリデバイスのプールからメモリデバイスの新たなグループを選択することと、メモリデバイスの新たなグループの中から最大２つ以上の異なる媒体タイプを含むメモリコンポーネントの新たなグループを選択することと、新たなブロックデバイスを構築するためにメモリコンポーネントの新たなグループを集約することによって、新たなブロックデバイスが構築される。ブロックデバイスを構築する前又は後に、メモリデバイスがメモリデバイスのプールに追加又はプールから除去され得、それによってメモリデバイスの新たなプールを創出することに留意すべきである。例えば、幾つかの実施形態は、最初に、０個以上のメモリデバイスをプールされたメモリデバイスに追加又は除去することによってブロックデバイスを再構築するためのトリガーに応答する。

開示する実施形態はまた、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｃｏｍｐｏｎｅｎｔ（ＲＡＩＭＣ）として動作するブロックデバイスを構築することによって、冗長性、フォールトトレランス、及び性能における利点を得ることができる。本明細書で使用されるとき、ＲＡＩＭＣは、（論理ユニットを創出するために複数のディスクを使用するＲｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋ（ＲＡＩＤ）とは対照的に）メモリサブシステム内のメモリデバイスに渡る複数の物理メモリコンポーネントを１つの論理ユニットに結合する。より具体的には、幾つかの実施形態では、処理デバイス（すなわち、ブロックデバイスマネージャ）は、ＲＡＩＭＣとして使用されるサブシステム／デバイスから複数のメモリコンポーネントを選択する。処理デバイスは、ホストシステムに、第１のメモリコンポーネントにアクセスするための階層アドレスを提供する。階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを含む。処理デバイスは、複数のメモリコンポーネントに渡って第１のメモリコンポーネントにアドレッシングされたデータアクセスをストライピング及び/又は複製する。幾つかの実施形態では、処理デバイスはまた、データ要素毎に、エラー訂正値を蓄積する（例えば、パリティ値は、複製された第１及び第２のメモリコンポーネントの２つの対応する要素の排他的ＯＲ（ＸＯＲ）がゼロ以外である場合にデータエラーを指し示す第３のメモリコンポーネント内に蓄積され得る）。幾つかの実施形態では、ＲＡＩＭＣは、ｎ＝ｍ＋ｋであるように、合計ｎ個のメモリコンポーネントを含み、そのうちのｍ個のコンポーネントがデータを蓄積し、ｋ個のコンポーネントがパリティ情報を蓄積するイレイジャーコーディングアルゴリズムを用いて使用される。開示する実施形態は、それらが同じメモリデバイス、メモリサブシステム、若しくはホストシステム内にあるか、及び／又は異なるメモリデバイス、メモリサブシステム、又はホストシステム内にあるかにかかわらず、異種のメモリコンポーネントを使用してＲＡＩＭＣの構築を可能にする。

図４は、本開示の幾つかの実施形態に従った異種のブロックデバイスを構築するための例示的な方法のフロー図である。方法４００は、ハードウェア（例えば、処理デバイス、回路、専用ロジック、プログラミング可能なロジック、マイクロコード、デバイスのハードウェア、集積回路等）、ソフトウェア（例えば、処理デバイス上で実行（ｒｕｎ）又は実行（ｅｘｅｃｕｔｅ）される命令）、又はそれらの組み合わせを含み得る処理ロジックによって実施され得る。幾つかの実施形態では、方法４００は、図１のブロックデバイスマネージャ１１３によって実施される。特定のシーケンス又は順序で示されているが、特に指定がない限り、プロセスの順序は変更され得る。したがって、説明する実施形態は、例としてのみ理解されるべきであり、説明するプロセスは、異なる順序で実施され得る。幾つかのプロセスは並行して実施され得る。また、様々な実施形態では、１つ以上のプロセスが省略され得る。したがって、あらゆる実施形態で全てのプロセスが必要とされない。その他のプロセスフローも可能である。

動作４０５において、処理デバイスは、ブロックデバイスを構築するためのリクエストを受信し得る。例えば、ブロックデバイスマネージャ１１３は、ホストシステム１２０内で実行するオペレーティングシステム、アプリケーション、又は別のプロセスからブロックデバイスのリクエストを受信する。一実施形態では、リクエストは、ブロックデバイスのニーズを指し示す。一実施形態では、ニーズは、容量、性能、耐久性、又は電力消費の内の２つ以上を含む。一実施形態では、リクエストは、ブロックデバイスに対するリクエストされたジオメトリ（例えば、メモリデバイスの数、デバイス内のメモリコンポーネントに対する並列ユニット／グループ等）を指定する。

動作４１０において、処理デバイスは、メモリデバイスのプールの中から複数のメモリデバイスを選択する。例えば、ブロックデバイスマネージャ１１３は、メモリデバイスのプール内の関連するジオメトリを有する利用可能なメモリコンポーネントリソースをリスト化するデータ構造を維持し得る。

一実施形態では、そうした可用性データ構造は、利用可能なメモリデバイス、それらの中の利用可能なメモリコンポーネント、利用可能な媒体タイプ、まだ割り当てられていないストレージ範囲等をリスト化する。幾つかの実施形態では、可用性データ構造は、利用可能なストレージスペース、例えば、利用可能な最大の連続ブロック、利用可能な最小のブロック、ジオメトリ（並列ユニット／グループ）等の特性をも含む。一実施形態では、可用性データ構造は、分配されたストレージスペース及びメモリデバイス統計のオンデマンドのレポートを準備するために使用される。幾つかの実施形態では、可用性データ構造は、方法４００を実施するブロックデバイスマネージャ１１３によって維持される。可用性データ構造を参照して、例えば、ブロックデバイスマネージャ１１３は、メモリデバイス２０８、２２０、及び２３２のリスト（例えば、プール）の中から複数のメモリデバイスを選択する。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、分配されたストレージスペースを複数のメモリデバイス及びコンポーネントに均等に分散するように試みることによってシステム全体のストレージ利用のバランスをとる選択戦略を適用する。一例では、リクエストがリクエストされたジオメトリを含む場合、ブロックデバイスマネージャ１１３は、リクエストに一致するように複数のメモリデバイスを選択する。

動作４１５において、処理デバイスは、複数のメモリデバイスの中から最大２つ以上（すなわち、１つ、２つ、３つ、又はそれ以上）の異なる媒体タイプを有する複数のメモリコンポーネントを選択する。例えば、上記のように、ブロックデバイスマネージャ１１３は、可用性データ構造を維持し得、リクエストに従ってメモリコンポーネントを選択し得る。一例では、ブロックデバイスマネージャ１１３は、可用性データ構造にアクセスし、複数のメモリデバイスの中から最大２つ以上（すなわち、１つ、２つ、３つ、又はそれ以上）の異なる媒体タイプを有する複数のメモリコンポーネント２１４、２２４、２３６、２２６、２３８、及び２１６を選択する。この例では、選択されたメモリコンポーネントは、２つの異なる媒体タイプ、ＳＬＣ及びＱＬＣを有する。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、同種の媒体タイプ（例えば、全てＳＬＣ）を有するメモリコンポーネントを選択する。

動作４２０において、処理デバイスは、ブロックデバイスを実装するために複数のメモリコンポーネントを集約する。例えば、ブロックデバイスマネージャ１１３は、割り当てられた複数のメモリコンポーネントにアクセスするために使用される階層アドレスを識別する。こうした階層アドレスは、関連するメモリデバイスのデバイスＩＤを夫々含む。

一実施形態では、ブロックデバイスマネージャ１１３は、複数の割り当てられたメモリコンポーネントを集約し、ブロックデバイス２４４のジオメトリを詳述するジオメトリデータ構造を構築する。例えば、そうしたジオメトリデータ構造は、論理ブロックアドレス、並列ユニット／グループ、及びブロックデバイスを構成するメモリコンポーネントの割り当てのアドレス形式を含み得る。また、こうしたジオメトリデータ構造は、最小の書き込みデータサイズ等の書き込みデータ要件を指定し得る。ジオメトリデータ構造は、読み出し、書き込み、リセットに対する標準時間及び最大時間等、性能関連のメトリックを指し示し得る。

一実施形態では、ブロックデバイスマネージャ１１３は、過去のリクエストに対して行われた割り当てを含む、過去の割り当てを指し示すログ又は履歴データ構造を維持する。

ブロックデバイスマネージャ１１３は、リクエストに応答して新たな割り当てが提供される場合に、そうしたデータ構造を更新する。一実施形態では、履歴データ構造は、故障又は障害（例えば、メモリコンポーネントの障害又はメモリデバイスの障害）の場合にブロックデバイスを再構築するために使用され得る。

動作４２５において、処理デバイスは、メモリサブシステム管理スタックに、複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供する。例えば、ブロックデバイスマネージャ１１３は、動作４２０において創出されたジオメトリデータ構造をメモリサブシステム管理スタック１２５に提供する。メモリサブシステム管理スタック１２５に提供される階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含む。階層アドレスは、メモリデバイス内の個々のメモリコンポーネントに必要であり得るジオメトリ及びその他のアドレッシングをも含み得る。

幾つかの実施形態では、階層アドレスは、以下を含む、各メモリコンポーネントと関連付けられたアドレス階層の幾つかのレイヤーを識別するフィールドを含む。
・デバイスＩＤ：関連するメモリデバイスを識別する。
・グループ：デバイス上の異なる転送バス又はチャネル上に各々ある並列ユニット（ＰＵ）の集合。
・パラレルユニット（ＰＵ）：デバイス上の同じ転送バス又はチャネルを共有する個々のメモリコンポーネントの集合。
・論理ブロック：読み出し及び書き込みに対する最小のアドレッシング可能単位。
・チャンク：論理ブロックの集合。リセット（消去）に対する最小のアドレッシング可能単位でもあり得る。

一実施形態では、メモリサブシステム管理スタック１２５は、将来の使用のために、１つ以上のブロックデバイスに割り当てられた論理アドレスを含む割り当てデータ構造を維持する。別の実施形態では、コンピューティング環境１００内のメモリデバイスの各々は、過去の分配についての詳細をリスト化する割り当てデータ構造を維持する。こうした割り当てデータ構造は、故障（例えば、メモリコンポーネント又はデバイスの障害）の場合場合にブロックデバイスの割り当てを再構築するために使用され得る。こうした割り当てデータ構造は、システム全体のストレージ割り当てのオンデマンドのレポートを生成するためにも使用され得る。

動作４３０において、処理デバイスは、ブロックデバイスを拡張、縮小、若しくは再構築するため、又はブロックデバイス内のメモリコンポーネントを移行するための１つ以上のトリガーに応答する。幾つかの実施形態では、処理デバイスは、新たなメモリデバイス又は新たなメモリコンポーネントをブロックデバイスに追加し得る。例えば、ブロックデバイスマネージャ１１３は、ブロックデバイスを動的に変更するために、以下のトリガーの内の何れかの発生を認識し得、１）コンポーネントの障害（例えば、メモリコンポーネント又はメモリデバイスの障害）、２）耐久性の変化（すなわち、メモリデバイスが耐久性レベルの閾値に近づくこと）、３）性能ニーズの変化（例えば、ホストシステムの性能要件の増加又は性能要件の減少）、４）容量ニーズの変化（例えば、ホストシステムの容量要件の増加又は容量要件の減少）、５）消費電力のニーズの変化（例えば、電力バジェットの増加は、より多くの又はより高速の媒体の追加が必要になり得、電力バジェットの減少は、幾つかのストレージ媒体を割り当て解除し、又はブロックデバイスの一部分をより低性能でより低電力の媒体タイプに移行する必要があり得る）、及び６）その他の変化するニーズ（例えば、新たにリクエストされたジオメトリ、階層化を実装するニーズ、又はキャッシングを実装するニーズ）。開示する実施形態は、ブロックデバイスを動的に再構築又は変更することによって、そうしたトリガーに応答する。

例えば、幾つかの実施形態では、ホストシステム１２０がより高性能のストレージを必要とする場合、それは、ブロックデバイスの一部をより高性能の媒体タイプに移行する。そうした実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスの一部分を、第１の複数のメモリデバイスのメモリコンポーネントから、異なるより高性能の媒体タイプを有する第２のメモリデバイス上のメモリコンポーネントに移行する。第１及び第２のメモリデバイスは、同じホストシステム又は異なるホストシステムの何れかと関連付けられ得る。割り当てを低性能で低コストの媒体タイプから高性能の媒体タイプに移行する例は、図２～図３に説明したように、メモリデバイス２２０のＱＬＣメモリコンポーネント２２６からメモリデバイス２３２のＳＬＣメモリコンポーネント２４２への割り当て４の移行として説明される。

異種の不揮発性メモリコンポーネントを含む異種のメモリコンポーネント間の割り当てのオンデマンドの移行を可能にすることによって、幾つかの開示する実施形態は、動的キャッシングの割り当てを可能にすることによって性能を改善する。

別の例では、幾つかの実施形態では、１つ以上のメモリデバイス及びメモリコンポーネントは、最初に、ブロックデバイスの一部として割り当てられる。幾つかの実施形態は、ホストシステムのニーズ（例えば、階層化を実装するため、又はキャッシングを実装するための新たに要求されたジオメトリ）の変化に起因してブロックデバイスが再構築されることを指し示すトリガーに応答する。幾つかのそうした実施形態では、メモリデバイスのプールからメモリデバイスの新たなグループを選択することと、メモリデバイスの新たなグループの中から最大２つ以上の異なる媒体タイプを含むメモリコンポーネントの新たなグループを選択することと、新たなブロックデバイスを構築するためにメモリコンポーネントの新たなグループを集約することによって、新たなブロックデバイスが構築される。

一旦構築されると、ブロックデバイスのメモリコンポーネントにアクセスするために使用される階層アドレスがホストシステムに提供される。ここで、階層アドレスは、上で説明したように、各メモリコンポーネントと関連付けられたホストＩＤと共に、デバイスＩＤ、グループ、並列ユニット、論理ブロック、及びチャンクに対する識別子を含み得る。

図５は、幾つかの実施形態に従ったブロックデバイスをホストするための複数の異種のメモリコンポーネントの別の最初の割り当てを説明する。示されるように、コンピューティングシステム５００は、ホストシステム５０１、５０２、及び５０３のプールを含み、それらの各々は、ブロックデバイスマネージャ１１３を含む。ホストシステム５０１、５０２、及び５０３は、上に説明したホストシステム１２０の例である。動作中、ホストシステムは、ホストシステムのプールに追加され得、又は該プールから除去され得ることに留意すべきである。例えば、ブロックデバイスは、ホストシステムのプールに追加されている別のホストシステム内の追加されたメモリデバイスから選択されたメモリコンポーネントを追加することによって拡張し得る。

ホストシステムバス５０９は、ホストシステム５０１、５０２、及び５０３のプール間の通信を可能にする。例えば、ホストシステム５０１は、メモリデバイス５０８及び５２０内の利用可能な媒体タイプの量を指し示すリスト又はその他のデータ構造を維持し得、該データをホストシステム５０２及び５０３と共有し得る。同様に、ホストシステム５０２及び５０３は、それらの個別の基礎となるメモリサブシステム５３２及び５６０に対する同様のデータ構造を維持及び共有し得る。一実施形態では、プール内の別のホストシステムにより管理されるメモリサブシステムからの媒体の割り当てをリクエストするために、ホストシステムは、ホストシステムバス５０９を使用する。幾つかの実施形態では、ホストシステムバス５０９は、イーサネット、ＰＣＩｅ、Ｉｎｆｉｉｂａｎｄ、又は別のホストネットワーク相互接続バスである。他の実施形態では、ホスト５０１～５０３は、バスを介したＮＶＭｅＯＦ（ＮＶＭｅオーバーファブリック）プロトコル接続を介して通信する。

メモリサブシステム５０６は、ホストシステム５０１と関連付けられ、メモリデバイス５０８及び５２０のプールを含む。動作中、メモリデバイスは、メモリデバイスのプールに追加され得、又は該プールから除去され得、ホストシステムは、ホストシステムのプールに追加され得、又は該プールから除去され得ることに留意すべきである。メモリデバイス５０８は、コントローラ１１５と、４つのＳＬＣメモリコンポーネント５１２、５１４、５１６、及び５１８とを含む。メモリデバイス５２０は、コントローラ１１５と、４つのＭＬＣメモリコンポーネント５２４、５２６、５２８、及び５３０とを含む。メモリデバイス５０８及び５２０のコントローラ１１５は、上で論じたコントローラ１１５の例である。幾つかの実施形態では、ここでのように、メモリコンポーネント５１２、５１４、５１６、５１８、５２４、５２６、５２８、及び５３０は、チャネル毎に並列ユニットのグループに抽象化され得る。例えば、異なるメモリコンポーネントは、異なるチャネルを介してコントローラに結合され得、並列処理及びスループットを向上させる。こうしたグループは、アドレッシングの別のレイヤーを提供する。ＳＬＣメモリコンポーネント５１６及び５１８は、並列ユニット５１９の一部である。ＭＬＣメモリコンポーネント５２８及び５３０は、並列ユニット５３１の一部である。同様に、ＭＬＣメモリコンポーネント５２４及び５２６は、並列ユニット５２７の一部である。並列ユニット５３１及び５２７は、グループであり、別々のチャネル又は転送バスに各々属する。

メモリサブシステム５３２は、ホストシステム５０２と関連付けられ、メモリデバイス５３４及び５４６のプールを含む。メモリデバイス５３４は、コントローラ１１５と、４つのＱＬＣメモリコンポーネント５３８、５４０、５４２、及び５４４とを含む。メモリコンポーネント５４２及び５４４は並列ユニット５４５の一部である。メモリデバイス５４６は、コントローラ１１５と、４つのＱＬＣメモリコンポーネント５５０、５５２、５５４、及び５５６とを含む。ＱＬＣメモリコンポーネント５５４及び５５６は並列ユニット５５７の一部である。

メモリサブシステム５６０は、ホストシステム５０３と関連付けられ、メモリデバイス５６２及び５７４のプールを含む。メモリデバイス５６２は、コントローラ１１５と、４つのＴＬＣメモリコンポーネント５６６、５６８、５７０、及び５７２とを含む。ＴＬＣメモリコンポーネント５７０及び５７２は並列ユニット５７３の一部である。メモリデバイス５７４は、コントローラ１１５と、４つのＭＬＣメモリコンポーネント５７８、５８０、５８２、及び５８４とを含む。ＭＬＣメモリコンポーネント５８２及び５８４は並列ユニット５８５の一部である。

ホストシステム５０１、５０２、及び５０３の各々は、夫々、関連するメモリサブシステム５０６、５３２、及び５６０と通信するためにメモリサブシステムバス５０７を使用し得る。幾つかの実施形態では、メモリサブシステムバス５０７は、ホストシステム各々が、関連するメモリサブシステム内のメモリデバイス及びメモリコンポーネントと通信することを可能にする。幾つかの実施形態では、メモリサブシステムバス５０７は、ペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）バスであり、バス上で通信されるデータパケットは、不揮発性メモリエクスプレス（ＮＶＭｅ）プロトコルに準拠する。このバスは、Ｇｅｎ－Ｚ、ＣＸＬ（コンピュータエクスプレスリンク）、ＣＣＩＸ（Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ Ｉｎｔｅｒｆａｃｅ ｆｏｒ Ａｃｃｅｌｅｒａｔｏｒｓ）、ＤＤＲ（ダブルデータレート）等そのの他のタイプであり得る。

ここでは、ＳＬＣ、ＭＬＣ、ＴＬＣ、及びＱＬＣメモリデバイスを含むコンピューティングシステム５００が示されている。他の実施形態は、説明した媒体タイプ及び／又は不揮発性メモリセルのクロスポイントアレイを含む、様々な媒体タイプの何れかを有するメモリコンポーネントを含む。

動作中、例としてホストシステム５０１に焦点を当てると、ブロックデバイスマネージャ１１３は、プロセッサ１３０（ここには示されていないが、図１に関して上に説明した）から、ブロックデバイス５４４を構築するためのリクエストを受信する。例えば、ブロックデバイスマネージャ１１３は、物理ユニット、ダイ、及び／又はＬＵＮを割り当てることによってブロックデバイス５４４を構築する。幾つかの実施形態では、メモリデバイス５０８、５２０、５３４、５４６、５６２、及び５７４は、それらの内部ストレージリソースをホストシステムに可視化させる。そうすることで、メモリデバイス５０８、５２０、５３４、５４６、５６２、及び５７４は、ホストシステム５０１、５０２、及び５０３のプールに結合されたメモリデバイスのプールを形成すると言うことができる。幾つかの実施形態では、ホストシステム５０１は、例えば、メモリデバイスにジオメトリコマンドを発行することによって、メモリデバイス５０８、５２０、５３４、５４６、５６２、及び５７４内のメモリコンポーネントのジオメトリを発見し得る。上に説明したように、ホストシステム５０１は、ブロックデバイスを構築するためのリクエストと共に（又はそれに加えて）リクエストされたジオメトリをその後指定し得る。

一実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスを実装するために、ホストシステムのプールの中から複数のホストシステム（ホストシステム５０１、５０２、及び５０３を含む）、及び選択されたホストシステムから複数のメモリデバイス（メモリデバイス５０８、５３４、及び５６２を含む）を選択する。選択されたメモリデバイスの中から、ブロックデバイスマネージャ１１３は、ブロックデバイス５４４を実装するために複数のメモリコンポーネントを更に選択する。示されるように、ブロックデバイスマネージャ１１３は、メモリデバイスの一部分を割り当て、例えば、ブロックデバイス５４４を実装するために、５つのメモリコンポーネントの物理ユニット（ＰＵ）、ダイ、及び／又は論理ユニット番号（ＬＵＮ）を割り当てる。示されているように、ブロックデバイス５４４を構築するために使用される割り当ては、異種のメモリコンポーネント（様々な媒体タイプのメモリコンポーネント：ＳＬＣ、ＭＬＣ、ＴＬＣ、及びＱＬＣ）の中から選択される。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、ホストシステム５０１により指し示されるように、選択された割り当ての媒体タイプをブロックデバイス５４４のニーズに一致させ得る。表３は、図５に説明するようなブロックデバイスマネージャ１１３によるブロックデバイス５４４の元の実装を説明する。

ブロックデバイスマネージャ１１３は、ブロックデバイス５４４を実装する複数のメモリコンポーネントにアクセスするために使用される階層アドレスをその後生成し、ホストシステム５０１に提供する。例えば、ブロックデバイスマネージャ１１３は、ブロックデバイス５４４に割り当てられた媒体の階層アドレスをメモリサブシステム管理スタック１２５に提供する。

幾つかの実施形態では、ブロックデバイスを構築するためのリクエストと共に（又はそれに加えて）、ブロックデバイスマネージャ１１３は、ブロックデバイスに対するニーズの指標をホストシステム５０１から受信する。こうしたニーズは、容量、性能、耐久性、又は電力消費を含み得る。或いは、ホストシステム５０１は、媒体タイプの観点でそうしたニーズを指し示し得る。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、最大２つ以上（すなわち、１つ、２つ、３つ、又はそれ以上）のそうしたニーズ及び各ニーズに属するストレージの量の指標を受信する。それに応じて、ブロックデバイスマネージャ１１３は、複数のホストシステム、複数のメモリデバイス、及び複数のメモリコンポーネントを選択する場合に、ブロックデバイスに対するニーズを媒体タイプと一致させる。例えば、リクエストは、ブロックデバイスの半分が高性能/低レイテンシのストレージである一方、他の半分が大容量のストレージであることを指し示し得る。それに応じて、ブロックデバイスマネージャ１１３は、高性能／低レイテンシのストレージのニーズを満たすためにＳＬＣ媒体を選択し得、大容量のストレージのニーズを満たすためにＱＬＣ媒体を選択し得る。ブロックデバイス５４４を構築するための方法は、以下の図７を参照して更に説明される。

図６は、本開示の幾つかの実施形態に従った変更されたブロックデバイス構成を説明する。該図は、図５に説明し、表３に説明したように、メモリサブシステム５０６、５３２、及び５６０の割り当ての再構成を説明する。

ブロックデバイスマネージャ１１３は、ホストがリクエストしたジオメトリに応答して、メモリデバイス５０８、５３４、及び５６２の５つのメモリコンポーネント５１４、５４０、５１２、５３８、及び５６６（夫々、割り当て１、２、３、４、及び５）を選択及び集約することによって、ブロックデバイス５４４を最初に構築している。図６に示すように、ブロックデバイスマネージャ１１３は、割り当て１～４を移行し、割り当て５を除去し、割り当て６及び７を追加するように、ブロックデバイスの割り当てを変更している。この再構成された割り当ては、６つの割り当ての集約を含むブロックデバイス６９４として説明されている。表４は、図６に説明するような、ブロックデバイスマネージャ１１３によるブロックデバイス６９４の実装を示す。図示及び説明したように、ブロックデバイスマネージャ１１３は、夫々、割り当て１、２、３、４、６、及び７からなるジオメトリをホストするために、メモリコンポーネント５１２、５５２、５４２、５１６、５１８、及び５８０を有するブロックデバイス６９４を実装する。

幾つかの実施形態では、ブロックデバイスマネージャ１１３は、ホストシステムからのリクエストに応答してブロックデバイスを再構成する。例えば、ホストシステム５０１は、ブロックデバイスを拡張するためにブロックデバイスマネージャ１１３をトリガーするリクエストを発行し得る。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、プールされたメモリデバイスの中から、又はメモリデバイスのプールの別のメモリデバイスから、又はメモリデバイスのプールに追加されている追加のメモリデバイスから、又はホストシステムのプールに追加されている追加のホストシステムから追加のメモリコンポーネント（又はその一部分）を選択することと、拡張されたブロックデバイスを実装するために、追加のメモリコンポーネントを以前に選択されたメモリコンポーネントと集約することによって応答する。ブロックデバイスのそうした拡張の例は、メモリデバイス５０８のメモリコンポーネント５１８内に新たに追加された分配６と、メモリデバイス５７４のメモリコンポーネント５８０内に新たに追加された分配７とを含む。

例えば、幾つかの実施形態では、ブロックデバイスマネージャ１１３は、複数のメモリデバイスの中から追加のメモリコンポーネントを含む追加のメモリデバイスを動的に選択することと、追加のメモリコンポーネントを、ブロックデバイスを既に実装している複数のメモリコンポーネントと集約することによって、ブロックデバイスを拡張し得る。

ブロックデバイスのオンデマンドの拡張をサポートすることによって、開示する実施形態は、ホストシステム５０１が必要に応じてブロックデバイスの容量を増加させること、又は割り当て解除された分配を交換することを可能にする。

幾つかの実施形態では、ホストシステム５０１は、ブロックデバイスマネージャ１１３が分配の一部分を収縮、期限切れ、又は割り当て解除し、さもなければブロックデバイスを縮小するようにトリガーするリクエストを発行する。再構成されたブロックデバイス６９４内の分配５の除去は、そうした割り当て解除の一例である。ここで、図６に示し、表４に説明したように、ブロックデバイスマネージャ１１３は、割り当て５に割り当てられたストレージを割り当て解除する。

ブロックデバイスのオンデマンドの縮小を可能にすることによって、開示する実施形態は、障害のある又は性能の低いメモリデバイスの除去／交換を可能にする。不要なメモリコンポーネントを割り当て解除することはまた、割り当て解除されたストレージ容量を別の目的でホストシステム５０１（並びにホストシステム５０２及び５０３）に利用可能にさせ得る。

幾つかの実施形態では、ホストシステム５０１は、ブロックデバイスの一部を第１のメモリコンポーネントから同じメモリデバイス上の同じ媒体タイプの第２のメモリコンポーネントに移行するためにブロックデバイスマネージャ１１３をトリガーするリクエストを発行する。こうしたニーズは、データへのアクセスの並列処理を高めることを可能にするため、障害のあるメモリコンポーネントからデータを移動するため等、データを異なる場所に配置するニーズ等、様々な理由で発生し得る。ブロックデバイスマネージャ１１３は、分配を移行する別のメモリコンポーネントを選択することと、以前に選択されたメモリコンポーネントから新たに選択されたメモリコンポーネントにデータをコピーすることによって応答する。新たに選択されたメモリコンポーネントは、ホストシステム５０１からのリクエストの一部として指し示され得る。同じメモリデバイス内の移行の例は、メモリデバイス５０８のメモリコンポーネント５１４から同じメモリデバイス５０８内の同じタイプのメモリコンポーネント５１２への割り当て１の移行として説明される。

幾つかの実施形態では、異なるメモリデバイス内であるが同じ媒体の別のメモリコンポーネントに分配を移行するニーズが生じる。例えば、メモリデバイスの障害は、１つ以上の分配の移行をトリガーし得る。ブロックデバイスマネージャ１１３は、分配を移行するメモリコンポーネントを選択し得、又は対象のメモリコンポーネントは、ホストシステム５０１からのリクエストの一部として指し示され得る。そうした移行の例は、メモリデバイス５３４のＱＬＣメモリコンポーネント５４０からメモリデバイス５４６内の同じタイプのＱＬＣメモリコンポーネント５５２への分配２の移行として説明される。

幾つかの実施形態では、ブロックデバイスマネージャ１１３は、第１のメモリデバイス、又は第１のメモリデバイス内のメモリコンポーネントが耐久性レベルの閾値に達したことの指標を第１のメモリデバイスから受信する。他の実施形態では、ブロックデバイスマネージャ１１３は、ホストシステム１２０から指標を受信する。指標は、第２のメモリデバイスの選択、及びブロックデバイスの一部分の第２のメモリデバイスへの移行をトリガーする。

上に説明したように、幾つかの実施形態では、ホストシステム５０１は、幾つかのトリガーの内の何れかに応答して、ブロックデバイスを動的に再構成する。再構成によって、ブロックデバイスは、拡張、縮小、再構築、シンプロビジョニング、複製、及び移行され得る。分配を低性能で低コストの媒体タイプから高性能で高コストの媒体タイプに移行する例は、メモリデバイス５３４のＱＬＣメモリコンポーネント５３８からメモリデバイス５０８のＳＬＣメモリコンポーネント５１６への分配４の移行として説明される。

幾つかの実施形態では、ホストシステム５０１は、もはや高性能のストレージを必要とせず（又はあまり必要とせず）、ブロックデバイスの一部を低コストの媒体タイプに移行する。そうした実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスの一部分を、第１の複数のメモリデバイスの第１のメモリコンポーネントから第２のメモリデバイス上の第２のメモリコンポーネントに移行し、第２のメモリコンポーネントは、第１のメモリコンポーネントのそれとは異なる媒体タイプを有する。高性能のメモリコンポーネントから低コストのメモリコンポーネントへの割り当ての移行の例は、メモリサブシステム５０６のメモリデバイス５０８のＳＬＣメモリコンポーネント５１２からメモリサブシステム５３２のメモリデバイス５３４のＱＬＣメモリコンポーネント５４２への割り当て３の移行として説明される。

幾つかの実施形態では、ホストシステム５０１は、より高性能のストレージを必要とし、ブロックデバイスの一部をより高性能の媒体タイプに移行する。そうした実施形態では、ブロックデバイスマネージャ１１３は、ブロックデバイスの一部を、第１の複数のメモリデバイスの第１のメモリコンポーネントから第２のメモリデバイス上の第２のメモリコンポーネントに移行し、第２のメモリコンポーネントは、異なるより高高性能の媒体タイプを有する。第１及び第２のメモリデバイスは、同じホストシステム又は異なるホストシステムの何れかと関連付けられ得る。割り当てを低性能で低コストの媒体タイプから高性能の媒体タイプに移行する例は、メモリサブシステム５３２のメモリデバイス５３４のＱＬＣメモリコンポーネント５３８からメモリサブシステム５０６のメモリデバイス５０８のＳＬＣメモリコンポーネント５１６への割り当て４の移行として説明される。

異種のメモリコンポーネント間の割り当てのオンデマンドの移行を可能にすることによって、幾つかの開示する実施形態は、動的キャッシングの割り当てを可能にすることによって性能を改善する。

図７は、本開示の幾つかの実施形態に従った異種のブロックデバイスを構築するための例示的な方法のフロー図である。方法７００は、ハードウェア（例えば、処理デバイス、回路、専用ロジック、プログラミング可能なロジック、マイクロコード、デバイスのハードウェア、集積回路等）、ソフトウェア（例えば、処理デバイス上で実行又は実行される命令）、又はそれらの組み合わせを含み得る処理ロジックによって実施され得る。幾つかの実施形態では、方法７００は、図１のブロックデバイスマネージャ１１３によって実施される。特定のシーケンス又は順序で示されているが、特に指定がない限り、プロセスの順序は変更され得る。したがって、説明する実施形態は、例としてのみ理解されるべきであり、説明するプロセスは、異なる順序で実施され得る。幾つかのプロセスは並行して実施され得る。また、様々な実施形態では、１つ以上のプロセスが省略され得る。したがって、あらゆる実施形態において全てのプロセスが必要とされない。その他のプロセスフローが可能である。

動作７０５において、処理デバイスは、ブロックデバイスを構築するためのリクエストをホストシステムから受信する。例えば、ブロックデバイスマネージャ１１３は、ホストシステム５０１内で実行するオペレーティングシステム、アプリケーション、又は別のプロセスからブロックデバイスのリクエストを受信する。一実施形態では、リクエストは、ブロックデバイスのニーズを指し示す。一実施形態では、ニーズは、容量、性能、耐久性、又は電力消費の内の２つ以上を含む。一実施形態では、リクエストは、ブロックデバイスに対するリクエストされたジオメトリを指定する。

動作７１０において、処理デバイスは、ホストシステムのプールの中から複数のホストシステムを選択する。例えば、ブロックデバイスマネージャ１１３は、ホストシステムのプール内の利用可能なリソースをリスト化するデータ構造を維持し得る。こうした可用性データ構造の創出、保守、及び使用は、動作４１０に関して上に説明した可用性データ構造のそれと同様である。方法７００で使用される可用性構造は、しかしながら、複数のホストシステムについての可用性情報をも含む。

一実施形態では、可用性データ構造は、方法７００を実施するホストシステム内の異種のブロックデバイスマネージャ１１３によって維持及び更新される。幾つかの実施形態では、可用性データ構造は、システム５００内の１つ以上の他の冗長な異種のブロックデバイスマネージャ１１３によって維持及び更新される。例えば、ブロックデバイス５４４の割り当て、変更、又は割り当て解除に応答して、ホストシステム５０１のブロックデバイスマネージャ１１３は、システム５００内の利用可能なメモリリソースを反映する可用性データ構造への更新を、ホストシステム５０２及び５０３内の異種のブロックデバイスマネージャ１１３へ送信し得、各ブロックデバイスマネージャ１１３が可用性データ構造のローカルコピーを更新することを可能にする。こうした冗長な可用性データ構造は、例えば故障（例えば、ホストシステム、又はデバイス、又はコンポーネントの障害）の場合に、過去の分配を再構築するために使用され得る。

幾つかの実施形態では、システム内のホスト又はメモリデバイスの各々は、そのドメイン内のメモリコンポーネントに関連するローカルな可用性データ構造を維持する。そうしたローカルな可用性データ構造は、動作７１０を実施する前に方法７００を実施する異種のブロックデバイスマネージャ１１３によって照会される。こうして、ブロックデバイスマネージャ１１３は、システム全体の分配の最新の正確な知識を有するであろう。こうした最新の知識は、他の異種のブロックデバイスマネージャ１１３によって創出又は除去された割り当てをも反映するであろう。

上に説明したように、そうした可用性データ構造は、利用可能なホストシステム、メモリデバイス、及びメモリコンポーネントと共に、利用可能な媒体タイプ、まだ割り当てられていないストレージ範囲等をリスト化する。そうした可用性データ構造を参照して、例えば、ブロックデバイスマネージャ１１３は、ホストシステム５０１、５０２、及び５０３のリスト（例えば、プール）から複数のホストシステムを選択する。一例では、リクエストがリクエストされたジオメトリを含む場合、ブロックデバイスマネージャ１１３は、リクエストに一致させるために、複数のホストシステム、メモリデバイス、及びメモリコンポーネントを選択する。一実施形態では、ブロックデバイスマネージャ１１３は、リクエストを発信するホストシステムに直接結合された／ローカルに結合されたメモリデバイス／コンポーネントに優先権を与え、（例えば、対応する媒体タイプの可用性の欠如に起因して）リクエストがローカルで満たされ得ない場合に、プール内の他のホストシステムに結合されたメモリデバイス／コンポーネントを利用する。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、動作７１０を実施する場合に、動作４１０に関して上で説明した選択戦略のような選択戦略を適用する。

動作７１５において、処理デバイスは、複数のホストシステムの中から複数のメモリデバイスを選択する。例えば、動作７１０と同様に、ブロックデバイスマネージャ１１３は、可用性データ構造を参照して、メモリデバイス５０８、５２０、５３４、５４６、５６２、及び５７４のプールの中から複数のメモリデバイスを選択する。一例では、リクエストがリクエストされたジオメトリを含む場合、ブロックデバイスマネージャ１１３は、リクエストに一致するように複数のホスト及び複数のメモリデバイスを選択する。

一実施形態では、リクエストは、ブロックデバイスのニーズ（例えば、容量、性能、耐久性、又は電力消費の内の２つ以上）を指し示す。リクエストがブロックデバイスのニーズを指し示す場合、ブロックデバイスマネージャ１１３は、ブロックデバイスを実装するために、利用可能なホストシステム、メモリデバイス、及びメモリコンポーネントを選択する。一例では、リクエストがブロックデバイスの高性能な部分に対するニーズを指し示す場合、ブロックデバイスマネージャ１１３は、ＳＬＣメモリコンポーネントを選択することによって該ニーズと一致させる。別の例では、リクエストがブロックデバイスの低コスト部分に対するニーズを指し示す場合、ブロックデバイスマネージャ１１３は、ＱＬＣメモリコンポーネントを選択することによって該ニーズと一致させる。

動作７２０において、処理デバイスは、複数のメモリデバイスの中から最大２つ以上（すなわち、１つ、２つ、３つ以上）の媒体タイプを有する複数のメモリコンポーネントを選択する。例えば、上記のように、ブロックデバイスマネージャ１１３は、可用性データ構造を維持し得る。一例では、可用性データ構造を参照して、ブロックデバイスマネージャ１１３は、動作７１５において選択された複数のメモリデバイスの中から最大２つ以上（すなわち、１つ、２つ、３つ、又はそれ以上）の異なる媒体タイプを有する複数のメモリコンポーネント５１４、５４０、５１２、５３８、及び５６６を選択する。この例では、選択されたメモリコンポーネントは、３つの異なる／異種の媒体タイプＳＬＣ、ＱＬＣ、及びＴＬＣを有する。幾つかの実施形態では、ブロックデバイスマネージャ１１３は、同種の媒体タイプを有するメモリコンポーネントを選択し得る。

動作７２５において、処理デバイスは、ブロックデバイスを実装するために、複数のメモリコンポーネントを集約する。例えば、ブロックデバイスマネージャ１１３は、割り当てられた複数のメモリコンポーネントにアクセスするために使用される階層アドレスを識別する。こうした階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを各々含む。

一実施形態では、ブロックデバイスマネージャ１１３は、複数の割り当てられたメモリコンポーネントを集約し、ブロックデバイス５４４のジオメトリを詳述する（動作４２０に関して上で説明したもののような）ジオメトリデータ構造を構築する。例えば、そうしたジオメトリデータ構造は、ブロックデバイスを構成する割り当ての論理ブロックアドレス及びアドレス形式を含み得る。また、こうしたジオメトリデータ構造は、最小の書き込みデータサイズ等の書き込みデータ要件を指定し得る。ジオメトリデータ構造は、読み出し、書き込み、及びリセットに対する標準時間及び最大時間等、性能関連のメトリックをも指し示し得る。

一実施形態では、ブロックデバイスマネージャ１１３は、過去のリクエストに対して行われた割り当てを含む、過去の割り当てを指し示すログ又は履歴データ構造を維持する。ブロックデバイスマネージャ１１３は、リクエストに応答して新たな割り当てが提供される場合に、そうしたデータ構造を更新する。一実施形態では、履歴データ構造は、故障又は障害（例えば、ホスト、デバイス、又はコンポーネントの障害）の場合にブロックデバイスを再構築するために使用され得る。

動作７３０において、処理デバイスは、ホストシステムに、複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供する。例えば、ブロックデバイスマネージャ１１３は、動作７２５において創出されたジオメトリデータ構造をホストシステム１２０に提供する。ホストシステム１２０に提供される階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを各々含む。上に説明したように、階層アドレスはまた、デバイスＩＤ、グループ、並列ユニット、論理ブロック、及びチャンクを説明し得る。

動作７３５において、動作４３０と同様に、処理デバイスは、ブロックデバイスを拡張、収縮、若しくは再構築するため、又はブロックデバイス内のメモリコンポーネントを移行するための１つ以上のトリガーに応答する。

一実施形態では、ホストシステム５０１は、将来の使用のために、それに割り当てられた論理アドレスを含む割り当てデータ構造を維持する。別の実施形態では、システム５００内のメモリデバイスの各々は、過去の分配についての詳細をリスト化する割り当てデータ構造を維持する。こうした割り当てデータ構造は、故障（例えば、メモリコンポーネントの故障、デバイスの故障、又はホストの故障）の場合にブロックデバイスの割り当てを再構築するために使用され得る。こうした割り当てデータ構造はまた、システム全体のストレージの割り当てのオンデマンドのレポートを生成するために使用され得る。別の実施形態では、ホストシステム５０２及び５０３の内の１つ以上は、割り当てデータ構造の冗長コピーを維持する。

図８は、コンピュータシステム８００の例示的なマシンを説明し、その中で、本明細書で論じる方法の内の何れか１つ以上をマシンに実施させるための命令のセットが実行され得る。幾つかの実施形態では、コンピュータシステム８００は、メモリサブシステム（例えば、図１のメモリサブシステム１１０）を含む、それに結合される、又はそれを利用するホストシステム（例えば、図１のホストシステム１２０）に対応し得、又はコントローラの動作を実施するために（例えば、図１のブロックデバイスマネージャ１１３に対応する動作を実施するためにオペレーティングシステムを実行するために）使用され得る。代替の実施形態では、マシンは、ＬＡＮ、イントラネット、エクストラネット、及び／又はインターネット内の他のマシンに接続（例えば、ネットワーク化）され得る。マシンは、クライアントサーバネットワーク環境内のサーバ又はクライアントマシンの容量内で、ピアツーピア（又は分散）ネットワーク環境内のピアマシンとして、又はクラウドコンピューティングインフラストラクチャ若しくは環境内のサーバ若しくはクライアントマシンとして動作し得る。

マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブ家電製品、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、又は該マシンにより実行されるアクションを指定する命令のセット（シーケンシャル又はその他）を実行可能な任意のマシンであり得る。更に、単一のマシンが説明されているが、用語“マシン”はまた、本明細書で論じる方法の内の何れか１つ以上を実施するための命令のセット（又は複数のセット）を個々に又は共同して実行するマシンの任意の集合を含むと解釈されるべきであろう。

例示的なコンピュータシステム８００は、処理デバイス８０２、メインメモリ８０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、同期型ＤＲＡＭ（ＳＤＲＡＭ）又はランバスＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ）等）、スタティックメモリ８０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、及びデータストレージシステム８１８を含み、それらは、バス８３０を介して相互に通信する。

処理デバイス８０２は、マイクロプロセッサ又は中央処理デバイス等の１つ以上の汎用処理デバイスを表す。より具体的には、処理デバイスは、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長期命令語（ＶＬＩＷ）マイクロプロセッサ、又はその他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであり得る。処理デバイス８０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、又はネットワークプロセッサ等の１つ以上の専用処理デバイスであり得る。処理デバイス８０２は、本明細書で論じる動作及びステップを実施するための命令８２６を実行するように構成される。コンピュータシステム８００は、ネットワーク８２０を介して通信するためのネットワークインターフェースデバイス８０８を更に含み得る。

データストレージシステム８１８は、本明細書で説明する方法又は機能の内の何れか１つ以上を具体化する命令８２６又はソフトウェアの内の１つ以上のセットが蓄積される（コンピュータ可読媒体としても知られる）マシン可読ストレージ媒体８２４を含み得る。命令８２６はまた、完全に、又は少なくとも部分的に、メインメモリ８０４内及び／又はコンピュータシステム８００によるその実行中の処理デバイス８０２内に常駐し得、メインメモリ８０４及び処理デバイス８０２もまたマシン可読ストレージ媒体を構成する。マシン可読ストレージ媒体８２４、データストレージシステム８１８、及び／又はメインメモリ８０４は、図１のメモリサブシステム１１０に対応し得る。

一実施形態では、命令８２６は、異種のブロックデバイスマネージャコンポーネント（例えば、図１のブロックデバイスマネージャ１１３）に対応する機能を実装するための命令を含む。マシン可読ストレージ媒体８２４は、例示的な実施形態では単一の媒体であることが示されているが、用語“マシン可読ストレージ媒体”は、命令の１つ以上のセットを蓄積する単一の媒体又は複数の媒体を含むと解釈されるべきである。用語“マシン可読ストレージ媒体”はまた、マシンによる実行のための命令のセットを蓄積又は符号化し得、本開示の方法の内の何れか１つ以上をマシンに実施させる任意の媒体を含むと解釈されるであろう。用語“マシン可読ストレージ媒体”は、したがって、固体メモリ、光学媒体、及び磁気媒体を含むがこれらに限定されないと解釈されるであろう。

前述の詳細な説明の幾つかの部分は、コンピュータメモリ内のデータビット上の動作のアルゴリズム及び記号表現の観点で提示されている。これらのアルゴリズムの説明及び表現は、データ処理技術の当業者がそれらの作動の実体を当業者に最も効果的に伝えるために使用される方法である。アルゴリズムはここにあり、一般的に、所望の結果につながる自己矛盾のない一連の動作であると考えられる。動作は、物理量の物理的な操作を必要とする動作である。通常、必ずしもそうとは限らないが、これらの量は、蓄積、結合、比較、及びその他の方法で操作可能な電気又は磁気信号の形式をとる。主に一般的な使用の理由から、これらの信号をビット、値、要素、記号、文字、用語、又は数値等と称することが便利な場合がある。

しかしながら、これらの及び類似の用語の全ては、適切な物理量と関連付けられるべきであり、これらの量に適用される便利なラベルにすぎないことに留意すべきである。本開示は、コンピュータシステムのレジスタ及びメモリ内の物理的（電子的）量として表されるデータを操作し、コンピュータシステムのメモリ又はレジスタ又はその他のそうした情報ストレージシステム内の物理量として同様に表されるその他のデータに変換する、コンピュータシステム又は同様の電子コンピューティングデバイスのアクション及びプロセスを指し得る。

本開示はまた、本明細書の動作を実施するための装置に関する。この装置は、意図する目的のために特別に構築され得、又はコンピュータ内に蓄積されたコンピュータプログラムによって選択的に起動又は再構成される汎用コンピュータを含み得る。例えば、コンピュータシステム又はコントローラ１１５等のその他のデータ処理システムは、そのプロセッサがメモリ又はその他の非一時的マシン可読ストレージ媒体内に含まれるコンピュータプログラム（例えば、一連の命令）を実行することに応答して、コンピュータ実装方法４００及び７００を実行し得る。こうしたコンピュータプログラムは、非限定的に、コンピュータシステムバスに各々接続される、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭ、及び磁気光学ディスクを含む任意のタイプのディスク、リードオンリーメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ（消去可能プログラマブルリードオンリーメモリ）、ＥＥＰＲＯＭ（電気的消去可能プログラマブルリードオンリーメモリ）、磁気若しくは光学カード、又は電子的命令の蓄積に適した任意のタイプの媒体等のコンピュータ可読ストレージ媒体内に蓄積され得る。

本明細書に提示するアルゴリズム及び表示は、任意の特定のコンピュータ又はその他の装置に本質的に関連しない。様々な汎用システムは、本明細書の教示に従ったプログラムで使用され得、又は方法を実施するためのより特殊な装置を構築するのに便利であることが証明され得る。様々なこれらのシステムに対する構造は、以下の説明に記載されるように現れるであろう。また、本開示は、特定のプログラミング言語に言及して説明されていない。本明細書に説明するような開示の教示を実装するために、様々なプログラミング言語が使用され得ることは理解されるであろう。

本開示は、本開示に従ったプロセスを実施するようにコンピュータシステム（又はその他の電子デバイス）をプログラミングするために使用され得る、命令をその上に蓄積したマシン可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供され得る。マシン可読媒体は、マシン（例えば、コンピュータ）によって可読な形式で情報を蓄積するための任意のメカニズムを含む。幾つかの実施形態では、マシン可読（例えば、コンピュータ可読）媒体は、リードオンリーメモリ（“ＲＯＭ”）、ランダムアクセスメモリ（“ＲＡＭ”）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリコンポーネント等のマシン（例えば、コンピュータ）可読ストレージ媒体を含む。

前述の明細書において、開示の実施形態は、それらの特定の例示的な実施形態を参照して説明されている。以下の特許請求の範囲に記載されるように、開示の実施形態のより広い精神及び範囲から逸脱することなく、それらに様々な修正がなされ得ることは明らかであろう。明細書及び図面は、したがって、限定的な意味ではなく、例示的な意味でみなされるべきである。

Claims (20)

1. ホストシステムから、メモリの割り当てを構築するためのリクエストを受信することと、
   メモリデバイスのプールから複数のメモリデバイスを選択することと、
   前記複数のメモリデバイス中の複数のメモリコンポーネントを選択することと、
   メモリの前記割り当てを実装するために前記複数のメモリコンポーネントを集約することと、
   前記ホストシステムに、メモリの前記割り当てを実装する前記複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
   を含む方法。
2. 前記ホストシステムから、メモリの前記割り当てのニーズを指定する指標を受信することを更に含み、
   前記複数のメモリデバイス及び前記複数のメモリコンポーネントを選択することは、メモリの前記割り当ての前記ニーズを前記メモリコンポーネントの媒体タイプと一致させることを含み、メモリの前記割り当ての前記ニーズは、容量、性能、耐久性、又は電力消費の内の２つ以上を含む、
   請求項１に記載の方法。
3. メモリの前記割り当てを動的に変更することを要求する１つ以上のトリガーを受信することと、
   前記複数のメモリデバイスの中から、又はメモリデバイスの前記プールの別のメモリデバイスから、又はメモリデバイスの前記プールに追加されている追加のメモリデバイスから追加のメモリコンポーネントを選択することと、前記追加のメモリコンポーネントを、メモリの前記割り当てを既に実装している前記複数のメモリデバイスと集約することによって、１つ以上のトリガーが容量要件の増加、性能要件の増加、又は電力バジェットの増加の内の１つ以上を指し示す場合に、メモリの前記割り当てを拡張することと、
   前記複数のメモリコンポーネントの内の１つ、又は複数のメモリデバイスの内の１つ及びそれに含まれる前記複数のメモリコンポーネントの内の何れかを選択及び割り当て解除することによって、前記１つ以上のトリガーが容量要件の減少、性能要件の減少、及び電力バジェットの減少の内の１つ以上を指し示す場合に、メモリの前記割り当てを縮小すること
   を更に含む、請求項１に記載の方法。
4. メモリの前記割り当ての第１の部分を、前記複数のメモリコンポーネントの内の第１のメモリコンポーネントから、メモリデバイスの第２の前記プール上の第２のメモリコンポーネントに移行することであって、前記移行することは、
   前記ホストシステムの性能、容量、及び電力消費のニーズの内の１つ以上の変化、
   前記複数のメモリデバイスの内の第１のメモリデバイスが耐久性レベルの閾値に達したことの指標、又は
   前記第１のメモリコンポーネントの障害の指標
   によってトリガーされること
   を更に含む、請求項１に記載の方法。
5. メモリデバイスの前記プールから新たな複数のメモリデバイスを選択することと、
   前記新たな複数のメモリデバイスの中から、最大２つ以上の異なる媒体タイプを含む新たな複数のメモリコンポーネントを選択することと、
   メモリの新たな割り当てを構築するために、前記新たな複数のメモリコンポーネントを集約することと、
   前記ホストシステムに、メモリの前記新たな割り当てを実装する前記新たな複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
   によって、前記ホストシステムのニーズの変化を指し示すトリガーに応答してメモリの前記割り当てを再構築すること
   を更に含み、
   前記ホストシステムの前記ニーズの変化は、新たにリクエストされたジオメトリ、階層化を実装するニーズ、及びキャッシングを実装するニーズの内の１つを含む、
   請求項１に記載の方法。
6. 前記複数のメモリコンポーネントの中から第１、第２、及び第３のメモリコンポーネントを選択することと、
   前記第１、第２、及び第３のメモリコンポーネントを、メモリデバイスに渡るＲｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｃｏｍｐｏｎｅｎｔ（ＲＡＩＭＣ）として使用することと、
   前記ホストシステムに、前記第１のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを含むことと、
   前記第２及び第３のメモリコンポーネントに、前記第１のメモリコンポーネントにアドレッシングされたデータアクセスを複製することと、
   前記第３のメモリコンポーネントのデータ要素毎に、前記第１及び第２のメモリコンポーネントの対応する要素の排他的ＯＲ（ＸＯＲ）を反映するパリティを蓄積することであって、前記パリティの“１”の値はデータエラーを指し示すこと
   を更に含む、請求項１に記載の方法。
7. 前記複数のメモリコンポーネントは、シングルレベルセル（ＳＬＣ）ＮＡＤＮフラッシュ、マルチレベルセル（ＭＬＣ）ＮＡＤＮフラッシュ、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュ、及びクアッドレベルセル（ＱＬＣ）ＮＡＮＤフラッシュ、３次元クロスポイント、ＲｅＲＡＭ、及びＮＲＡＭの内の２つ以上を含む、異種の不揮発性メモリコンポーネントである、請求項１に記載の方法。
8. メモリデバイスのプールと、
   ホストシステムから、メモリの割り当てを構築するためのリクエストを受信することと、
   メモリデバイスの前記プールから複数のメモリデバイスを選択することと、
   前記複数のメモリデバイス中の複数のメモリコンポーネントを選択することと、
   メモリの前記割り当てを実装するために、前記複数のメモリコンポーネントを集約することと、
   前記ホストシステムに、メモリの前記割り当てを実装する前記複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
   を行うための、メモリデバイスの前記プールに動作可能に結合された処理デバイスと
   を含むシステム。
9. 前記処理デバイスは、
   前記ホストシステムから、メモリの前記割り当てのニーズを指定する指標を受信するとことを更に行い、
   前記複数のメモリデバイス及び前記複数のメモリコンポーネントを選択することは、メモリの前記割り当ての前記ニーズを前記メモリコンポーネントの媒体タイプと一致させることを含み、メモリの前記割り当ての前記ニーズは、容量、性能、耐久性、又は電力消費の内の２つ以上を含む、
   請求項８に記載のシステム。
10. 前記処理デバイスは、
    メモリの前記割り当てを動的に変更することを要求する１つ以上のトリガーを受信することと、
    前記複数のメモリデバイスの中から、又はメモリデバイスの前記プールの別のメモリデバイスから、又はメモリデバイスの前記プールに追加されている追加のメモリデバイスから追加のメモリコンポーネントを選択することと、前記追加のメモリコンポーネントを、メモリの前記割り当てを既に実装している前記複数のメモリデバイスと集約することによって、前記１つ以上のトリガーが容量要件の増加、性能要件の増加、又は電力バジェットの増加の内の１つ以上を指し示す場合に、メモリの前記割り当てを拡張することと、
    前記複数のメモリコンポーネントの内の１つ、又は前記複数のメモリデバイスの内の１つ及びそれに含まれる前記複数のメモリコンポーネントの内の何れかを選択及び割り当て解除することによって、前記１つ以上のトリガーが容量要件の減少、性能要件の減少、及び電力バジェットの減少の内の１つ以上を指し示す場合に、メモリの前記割り当てを縮小すること
    を更に行う、請求項８に記載のシステム。
11. 前記処理デバイスは、
    メモリの前記割り当ての第１の部分を、前記複数のメモリコンポーネントの内の第１のメモリコンポーネントから、メモリデバイスの第２の前記のプール上の第２のメモリコンポーネントに移行することであって、前記移行することは、
    前記ホストシステムの性能、容量、及び電力消費のニーズの内の１つ以上の変化、
    前記複数のメモリデバイスの内の第１のメモリデバイスが耐久性レベルの閾値に達したことの指標、又は
    前記第１のメモリコンポーネントの障害の指標
    によってトリガーされること
    を更に行う、請求項８に記載のシステム。
12. 前記処理デバイスは、
    メモリデバイスの前記プールから新たな複数のメモリデバイスを選択することと、
    前記新たな複数のメモリデバイスの中から、最大２つ以上の異なる媒体タイプを含む新たな複数のメモリコンポーネントを選択することと、
    メモリの新たな割り当てを構築するために、前記新たな複数のメモリコンポーネントを集約することと、
    前記ホストシステムに、メモリの前記新たな割り当てを実装する前記新たな複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
    によって、前記ホストシステムのニーズの変化を指し示すトリガーに応答してメモリの前記割り当てを再構築すること
    を更に行い、
    前記ホストシステムの前記ニーズの変化は、新たにリクエストされたジオメトリ、階層化を実装するニーズ、及びキャッシングを実装するニーズの内の１つを含む、
    請求項８に記載のシステム。
13. 前記処理デバイスは、
    前記複数のメモリコンポーネントから第１、第２、及び第３のメモリコンポーネントを選択することであって、前記第１、第２、及び第３のコンポーネントは、前記複数のメモリデバイスの内の複数と関連付けられることと、
    前記第１、第２、及び第３のメモリコンポーネントを、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｃｏｍｐｏｎｅｎｔ（ＲＡＩＭＣ）として使用することと、
    前記ホストシステムに、前記第１のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを含むことと、
    前記第２及び第３のメモリコンポーネントに、前記第１のメモリコンポーネントにアドレッシングされたデータアクセスを複製することと、
    前記第３のメモリコンポーネントのデータ要素毎に、前記第１及び第２のメモリコンポーネントの対応する要素の排他的ＯＲ（ＸＯＲ）を反映するパリティを蓄積することであって、前記パリティの“１”の値はデータエラーを指し示すこと
    更に行う、請求項８に記載のシステム。
14. 前記複数のメモリコンポーネントは、シングルレベルセル（ＳＬＣ）ＮＡＤＮフラッシュ、マルチレベルセル（ＭＬＣ）ＮＡＤＮフラッシュ、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュ、及びクアッドレベルセル（ＱＬＣ）ＮＡＮＤフラッシュ、３Ｄクロスポイント、ＲｅＲＡＭ、及びＮＲＡＭ（ナノＲＡＭ、抵抗変化型不揮発性ランダムアクセスメモリ（ＲＡＭ））の内の２つ以上を含む、異なるタイプの不揮発性メモリコンポーネントを含む、異種である、請求項８に記載のシステム。
15. 処理デバイスにより実行される場合に、
    ホストシステムから、メモリの割り当てを構築するためのリクエストを受信することと、
    メモリデバイスのプールから複数のメモリデバイスを選択することと、
    前記複数のメモリデバイス中の複数のメモリコンポーネントを選択することと、
    メモリの前記割り当てを実装するために、前記複数のメモリコンポーネントを集約することと、
    前記ホストシステムに、メモリの前記割り当てを実装する前記複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
    を前記処理デバイスにさせる命令を含む非一時的マシン可読ストレージ媒体。
16. 前記命令は、
    メモリの前記割り当てを動的に変更することを要求する１つ以上のトリガーを受信することと、
    前記複数のメモリデバイスの中から、又はメモリデバイスの前記プールの別のメモリデバイスから、又はメモリデバイスの前記プールに追加されている追加のメモリデバイスから追加のメモリコンポーネントを選択することと、前記追加のメモリコンポーネントを、メモリの前記割り当てを既に実装している前記複数のメモリデバイスと集約することによって、１つ以上のトリガーが容量要件の増加、性能要件の増加、又は電力バジェットの増加の内の１つ以上を指し示す場合に、メモリの前記割り当てを拡張することと、
    前記複数のメモリコンポーネントの内の１つ、又は前記複数のメモリデバイスの内の１つ及びそれに含まれる前記複数のメモリコンポーネントの内の何れかを選択及び割り当て解除することによって、前記１つ以上のトリガーが容量要件の減少、性能要件の減少、及び電力バジェットの減少の内の１つ以上を指し示す場合に、メモリの前記割り当てを縮小すること
    を前記処理デバイスに更にさせる、請求項１５に記載の非一時的マシン可読ストレージ媒体。
17. 前記命令は、
    メモリの前記割り当ての第１の部分を、前記複数のメモリコンポーネントの内の第１のメモリコンポーネントから、メモリデバイスの第２の前記プール上の第２のメモリコンポーネントに移行することであって、前記移行することは、
    前記ホストシステムの性能、容量、及び電力消費のニーズの内の１つ以上の変化、
    前記複数のメモリデバイスの内の第１のメモリデバイスが耐久性レベルの閾値に達したことの指標、又は
    前記第１のメモリコンポーネントの障害の指標
    によってトリガーされること
    を前記処理デバイスに更にさせる、請求項１５に記載の非一時的マシン可読ストレージ媒体。
18. 前記命令は、
    夫々、０個以上のメモリデバイスをメモリデバイスの前記プールに追加すること、又は前記メモリデバイスの前記プールから除去することによって、メモリデバイスの新たなプールを定義することと、
    メモリデバイスの前記新たなプールから新たな複数のメモリデバイスを選択することと、
    前記新たな複数のメモリデバイスの中から、最大２つ以上の異なる媒体タイプを含む新たな複数のメモリコンポーネントを選択することと、
    メモリの新たな割り当てを構築するために、前記新たな複数のメモリコンポーネントを集約することと、
    前記ホストシステムに、メモリの前記新たな割り当てを実装する前記新たな複数のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するメモリデバイスのデバイスＩＤを各々含むこと
    によって、前記ホストシステムのニーズの変化を指し示すトリガーに応答してメモリの前記割り当てを再構築すること
    前記処理デバイスに更にさせ、
    前記ホストシステムの前記ニーズの変化は、新たにリクエストされたジオメトリ、階層化を実装するニーズ、及びキャッシングを実装するニーズの内の１つを含む、
    請求項１５に記載の非一時的マシン可読ストレージ媒体。
19. 前記命令は、
    前記複数のメモリコンポーネントの中から第１、第２、及び第３のメモリコンポーネントを選択することであって、前記第１、第２、及び第３のコンポーネントは、同じメモリデバイス内に含まれることと、
    前記第１、第２、及び第３のメモリコンポーネントを、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｃｏｍｐｏｎｅｎｔ（ＲＡＩＭＣ）として使用することと、
    前記ホストシステムに、前記第１のメモリコンポーネントにアクセスするために使用される階層アドレスを提供することであって、前記階層アドレスは、関連するホストシステムのホストＩＤと、関連するメモリデバイスのデバイスＩＤとを含むことと、
    前記第２及び第３のメモリコンポーネントに、前記第１のメモリコンポーネントにアドレッシングされたデータアクセスを複製することと、
    前記第３のメモリコンポーネントのデータ要素毎に、前記第１及び第２のメモリコンポーネントの対応する要素の排他的ＯＲ（ＸＯＲ）を反映するパリティを蓄積することであって、前記パリティの“１”の値はデータエラーを指し示すこと
    を前記処理デバイスに更にさせる、請求項１５に記載の非一時的マシン可読ストレージ媒体。
20. 前記複数のメモリコンポーネントは、シングルレベルセル（ＳＬＣ）ＮＡＤＮフラッシュ、マルチレベルセル（ＭＬＣ）ＮＡＤＮフラッシュ、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュ、及びクアッドレベルセル（ＱＬＣ）ＮＡＮＤフラッシュ、３Ｄクロスポイント、ＲｅＲＡＭ、及びＮＲＡＭ（ナノＲＡＭ、抵抗変化型不揮発性ランダムアクセスメモリ（ＲＡＭ））の内の２つ以上を含む、異なるタイプの不揮発性メモリコンポーネントを含む、異種である、請求項１５に記載の非一時的マシン可読ストレージ媒体。

Images