CN113811847A - 来自主机系统的写入命令的部分执行 - Google Patents

来自主机系统的写入命令的部分执行 Download PDF

Info

Publication number
CN113811847A
CN113811847A CN202080035164.1A CN202080035164A CN113811847A CN 113811847 A CN113811847 A CN 113811847A CN 202080035164 A CN202080035164 A CN 202080035164A CN 113811847 A CN113811847 A CN 113811847A
Authority
CN
China
Prior art keywords
memory
write command
memory subsystem
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202080035164.1A
Other languages
English (en)
Inventor
S·苏巴拉奥
M·伊什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113811847A publication Critical patent/CN113811847A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器子系统，其配置成部分地执行来自主机系统的写入命令以优化性能。在接收来自主机系统的写入命令之后，所述存储器子系统可基于媒体物理布局识别用于执行所述写入命令的优选输入/输出大小。所述存储器子系统可根据所述优选输入/输出大小执行所述写入命令，配置用于所述写入命令的响应以识别所述第二输入/输出大小，且将识别所述第二输入/输出大小的所述响应传输到所述主机系统。所述主机系统配置成产生后续写入命令，以至少写入首先在已执行的所述写入命令中识别但不包含在根据所述优选输入/输出大小执行的所述写入命令的所述执行中的数据。

Description

来自主机系统的写入命令的部分执行
相关申请
本申请案要求2019年5月13日申请且名称为“来自主机系统的写入命令的部分执行(Partial Execution of a Write Command from a Host System)”的临时美国专利申请案第62/847,207号以及2020年5月1日申请且名称为“来自主机系统的写入命令的部分执行(Partial Execution of a Write Command from a Host System)”的美国专利申请案第16/865,248号的优先权，所述申请案的全部公开内容特此以引用的方式并入本文中。
技术领域
本文中所公开的至少一些实施例大体上涉及存储器系统，且更具体地说，但不限于在存储器子系统中部分执行来自主机系统的写入命令。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统来在存储器装置处存储数据且从存储器装置检索数据。
附图说明
在附图的图中以实例而非限制的方式示出了实施例，在附图中，相似的参考编号指示类似的元件。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2展示控制来自主机系统的命令流的部分执行管理器。
图3展示配置有部分执行管理器的存储器子系统的实例。
图4说明配置成支持动态数据放置和部分执行的数据结构的实例。
图5展示部分执行的方法。
图6是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的至少一些方面涉及支持在存储器子系统中部分执行来自主机系统的命令的技术。存储器子系统可以是存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供数据以存储在存储器子系统处，且可请求从存储器子系统检索数据。
传统上，主机系统可将写入命令发送到存储器子系统以按固定的预定大小或粒度写入数据。举例来说，待经由来自主机系统的每一写入命令存储到存储器子系统中的数据用于相同、固定、预定量/大小的数据。然而，在一些情形中，固定输入/输出大小可导致相当大的性能损耗、在存储器子系统中缓冲的数据的寿命增加，和/或在存储器子系统中使用替代的、效率较差的数据编程方法。
本公开的至少一些方面通过在主机系统与存储器子系统之间实施通信协议以支持来自主机系统的命令的部分执行来解决以上和其它缺陷。举例来说，基于物理媒体布局的当前状态，存储器子系统可确定可在媒体单元中执行的下一写入命令的输入/输出的优选大小。在子系统具有可供用于执行下一写入命令集的多个媒体单元时，存储器子系统可根据可用媒体单元中的当前物理媒体布局来确定一系列优选大小。举例来说，优选大小等于存储器子系统可在单个原子操作中编程到媒体单元中的数据量。举例来说，存储器子系统可具有NAND(“与非”)快闪存储器。使用单遍次编程技术，NAND装置中的原子写入操作可将数据编程/存储到单平面页、双平面页、四平面页或多平面页中。使用多遍次编程技术，NAND装置中的原子写入操作可将数据编程/存储到SLC(单层级单元)模式中的页、MLC(多层级单元)模式中的页、TLC(三层级单元)模式中的页或QLC(四层级单元)模式中的页中。在原子写入操作中编程的页可在不同模式中具有不同大小。举例来说，使用多遍次编程方法，SLC页可具有64千字节(KB)的大小，TLC页可具有128KB的大小，且QLC页可具有64KB的大小。一般来说，主机系统无法预测适用于写入流中的下一写入命令的大小。存储器子系统可基于媒体布局的状态确定优选输入/输出大小，且将所述大小传达到主机系统(例如，经由对当前命令的响应中的状态字段传达)。主机系统可发出允许将数据写入到存储器子系统的媒体中的可变大小的写入命令。存储器子系统确定针对最优化效率的待写入在存储器子系统的媒体中的数据量/大小，且在用于可变大小的命令的响应的状态字段中报告写入到媒体中的数据的量/大小。主机系统可基于已写入到存储器子系统的媒体中的数据的量/大小的报告来配置后续写入命令。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置102)、一或多个非易失性存储器装置(例如，存储器装置104)，或这些装置的组合。
存储器子系统110可以是存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。
主机系统120可包含处理器芯片组(例如，处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，控制器116)(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110来例如将数据写入到存储器子系统110中以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置104)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1将存储器子系统110示出为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
主机系统120的处理装置118可以是例如微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称为存储器控制器、存储器管理单元和/或启动器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器子系统110之间的总线进行的通信。一般来说，控制器116可将对存储器装置102、104的所需存取的命令或请求发送到存储器子系统110。控制器116可进一步包含用于与存储器子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应转换成用于主机系统120的信息。
主机系统120的控制器116可与存储器子系统110的控制器115通信以执行操作，例如在存储器装置102、104处读取数据、写入数据或擦除数据以及其它这类操作。在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装分隔开。控制器116和/或处理装置118可包含硬件，例如一或多个集成电路(IC)和/或离散组件、缓冲存储器、高速缓存存储器或其组合。控制器116和/或处理装置118可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一合适的处理器。
存储器装置102、104可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置102)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器组件的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置104中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置104中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分和MLC部分、TLC部分或QLC部分。存储器装置104的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可分组以形成块。
虽然描述了非易失性存储器装置，例如3D交叉点型和NAND型存储器(例如，2DNAND、3D NAND)，但存储器装置104可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置104通信以执行操作，例如在存储器装置104处读取数据、写入数据或擦除数据以及其它这类操作(例如，响应于控制器116在命令总线上调度的命令)。控制器115可包含硬件，例如一或多个集成电路(IC)和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。控制器115可以是微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。
控制器115可包含处理装置117(处理器)，其配置成执行存储在本地存储器119中的指令。在所说明实例中，控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流以及例程的指令，包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110不包含控制器115，且可替代地依赖于外部控制(例如，由外部主机或由与存储器子系统分隔开的处理器或控制器提供)。
一般来说，控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换成指令或适当命令以实现对存储器装置104的所需存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置104相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)与物理地址(例如，物理块地址)之间的地址转译。控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器装置104的命令指令，以及将与存储器装置104相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址且解码地址以存取存储器装置104。
在一些实施例中，存储器装置104包含本地媒体控制器105，其结合存储器子系统控制器115操作以对存储器装置104的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置104(例如，对存储器装置104执行媒体管理操作)。在一些实施例中，存储器装置104是受管理存储器装置，其为与本地控制器(例如，本地控制器105)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
计算系统100包含存储器子系统110中的部分执行管理器113，其确定优选输入/输出大小以将数据以原子方式存储/编程/提交/写入到存储器子系统110的媒体单元102到104中，根据优选输入/输出大小执行可变大小写入命令，且向主机系统120报告已写入到媒体单元102到104中的数据的量。在一些实施例中，存储器子系统110中的控制器115包含部分执行管理器113的至少一部分。在其它实施例中，或以组合方式，主机系统120中的控制器116和/或处理装置118包含部分执行管理器113的至少一部分。举例来说，控制器115、控制器116和/或处理装置118可包含实施部分执行管理器113的逻辑电路系统。举例来说，控制器115或主机系统120的处理装置118(处理器)可配置成执行存储在存储器中的用于执行本文中所描述的部分执行管理器113的操作的指令。在一些实施例中，部分执行管理器113实施于安置在存储器子系统110中的集成电路芯片中。在其它实施例中，部分执行管理器113是主机系统120的操作系统、装置驱动器或应用程序的一部分。
部分执行管理器113可根据媒体单元/存储器装置102到104中的映射逻辑地址的媒体物理布局确定用于执行来自主机系统的下一写入命令的优选大小。举例来说，基于下一页将在SLC模式、MLC模式、TLC模式还是QLC模式中编程，部分执行管理器113可确定优选大小为64KB或128KB。一般来说，可存在适用于原子写入操作的页大小的不均匀性的许多起因。所公开的用以解决不均匀性的技术不限于可供用于原子写入操作的存储器页的不均匀性的特定起因。任选地，部分执行管理器113可将优选大小提供到主机系统120(例如，在对主机系统120的完成命令的响应中)。主机系统120可将可变大小写入命令发出到存储器子系统，其中不需要预定写入命令的输入/输出大小。可变大小写入命令允许部分执行管理器113基于当前可供用于执行写入命令的媒体单元的优选大小来确定写入命令的大小。部分执行管理器113可报告已执行的写入命令的大小(例如，经由对可变大小写入命令的响应)。基于可变大小写入命令的执行的所报告大小，主机系统可产生和/或调整传输到存储器子系统110的其它写入命令。下文描述关于部分执行管理器113的操作的其它细节。
图2展示控制来自主机系统120的命令流的部分执行管理器113。举例来说，图2的部分执行技术可实施于图1的计算机系统100中。
在图2中，主机系统120发送命令121、123、...，以将数据存储到存储器子系统110的媒体203中。命令(例如，121或123)可包含、指示或识别待写入到媒体203中的数据的大小(例如，141或143)和用于将数据存储在媒体203中的逻辑地址(例如，142或144)。
命令121、123、...中指定的大小(例如，141或143)可为可变大小写入命令的所建议大小。在执行可变大小写入命令(例如，121或123)时，存储器子系统110不需要根据精确大小(例如，141或143)存储命令的数据。部分执行管理器113配置成确定用于命令(例如，121或123)的最优化执行的优选大小(例如，145或147)。因此，作为命令(例如，121或123)的执行的结果的写入到存储器子系统110的媒体203中的数据的大小(例如，145或147)可不同于相应命令(例如，121或123)中指定的大小(例如，141或143)。部分执行管理器113可使用用于相应命令(例如，121或123)的响应(例如，131或133)来向主机系统120报告作为相应命令(例如，121或123)的执行的结果的写入到媒体203中的数据的量/大小(例如，145或147)。举例来说，可在用于相应命令(例如，121或123)的响应(例如，131或133)的状态字段中提供所写入量(例如，145或147)。
在一些实施方案中，命令(例如，121或123)中指定的大小(例如，141或143)是存储器子系统针对命令(例如，121或123)写入数据的上限。部分执行管理器113可基于媒体203的物理布局130确定对于利用存储器子系统110的资源来说最优的优选量(例如，145或147)。优选量(例如，145或147)不大于命令(例如，121或123)中指定的上限(例如，141或143)。
在一些实施方案中，在一或多个媒体单元(例如，109A或109N，例如图1中所说明的存储器装置102和/或104)可用于执行命令(例如，121或123)时，数据从主机系统120到媒体203的传送由部分执行管理器113发起一次。部分执行管理器113可确定可编程/写入到可用媒体单元(例如，109A或109N)中的数据的量(例如，145或147)。举例来说，对于可用媒体单元(例如，109A或109N)中的每一个，部分执行管理器111可以最有效方式确定可编程/写入到媒体203的下一可用页中的数据的最大量(例如，145或147)，在所述最有效方式中，原子写入(数据编程)操作由媒体单元(例如，109A或109N)执行。举例来说，最大量(例如，145或147)可对应于在对应媒体单元(例如，109A或109N)可以原子方式编程的下一可用存储器页的数据容量。部分执行管理器111可配置成根据量(例如，145或147)控制数据的传送，刚好能够用于可用媒体单元(例如，109A或109N)中的数据编程操作以减少存储器子系统110中缓冲的数据的量和时间。一旦命令(例如，121或123)的数据传送到相应媒体单元(例如，109A或109N)中，便可释放用于缓冲命令(例如，121或123)的数据的本地存储器中所指派的缓冲空间。数据从本地存储器119到媒体单元(例如，109A或109N)中的传送的完成可甚至在媒体单元(例如，109A或109N)完成写入或编程数据之前出现。因此，在存储器子系统中缓冲的数据量和时间可减少/最小化。
存储器系统110具有媒体布局130，其指定在存储器子系统110中从主机系统120接收到的命令(123)中使用的地址(例如，142和144)与存储器子系统的存储器媒体203中的物理存储器位置之间的映射。
在一些实施方案中，响应于来自主机系统120的写入命令(例如，121或123)而动态地产生媒体布局130。举例来说，媒体203可具有能够并行地写入数据的多个媒体单元109A到109N。来自主机系统120的写入命令的并发流中的至少一些可在将日期提交到存储器子系统110的存储器媒体203中时在存储器子系统110中并行地执行。然而，一个媒体单元可一次支持一个写入操作。因此，如果两个写入命令由媒体布局130映射以在同一媒体单元(例如，109A或109N)上操作，那么发生存取冲突。每一冲突增加了在数据可写入到媒体203中之前在存储器子系统中缓冲数据的时间。为了避免冲突，在确定媒体单元(例如，109A和109N)可用于写入命令的执行时，可动态地确定媒体布局130。
可推迟针对传入写入命令(例如，121)中使用的逻辑地址(例如，142)的媒体布局的部分的确定，直到可在无冲突的情况下执行写入命令(例如，121)为止。在存储器媒体203配置成在集成电路裸片(例如，作为NAND存储器单元)上时，媒体布局确定可基于可用于在输入/输出调度时执行写入操作的集成电路裸片的标识。确定媒体布局130以使得待并行执行的命令的逻辑地址映射到可用于在没有冲突的情况下并发/并行操作的不同集成电路裸片。因此，可完全避免来自不同活动流的写入命令当中的媒体存取冲突。
一般来说，写入流包含将数据集一起作为群组进行写入、微调、重写的命令集。在群组中，数据可循序、随机或伪循序地在逻辑空间中写入。优选地，群组中的数据写入到擦除块集合中，其中擦除块集合中的存储器单元存储所述流的数据，但不存储来自其它流的数据。可擦除所述擦除块集合以移除所述流的数据，而不擦除其它流的数据。在一些情况下，在不同流的逻辑地址映射到同一擦除块集合中时(不同流的数据不能单独擦除)，可能会发生冲突。还可通过动态媒体布局技术避免这类冲突。
不同写入流可配置成在不同模式中在媒体203中存储数据。举例来说，一个写入流可在SLC模式或MLC模式中在媒体203中的存储器单元中存储数据；且另一写入流可在TLC模式或QLC模式中在媒体203中的存储器单元中存储数据。因此，主机系统120可能无法预测用于配置写入命令的数据的优选大小或粒度。此外，出于其它原因，例如具有经编程且空闲以接受/存储用于最优化存储器管理的数据的不同状态的媒体单元(例如，109A或109N)中的页的物理布局，主机系统120可能无法预测用于配置写入命令的数据的优选大小或粒度。因此，本申请案的技术不限于不均匀页大小限值/偏好的任何特定原因。
存储器子系统110具有部分执行管理器113，其配置成确定用于可变大小写入命令(例如，121或123)的数据的优选输入/输出大小(例如，145或147)，且部分地执行写入命令(例如，121或123)以存储优选大小的数据。部分执行管理器113进一步配置成将在部分执行中已写入到存储器子系统110中的数据的大小(例如，145或147)传达到主机系统120。举例来说，大小(例如，145或147)可在对相应写入命令(例如，121或123)的响应(例如，143或145)中传达到主机系统120；且主机系统120可发出用于待写入到存储器子系统110的媒体203中的其余数据的额外命令(例如，123)。
图3展示配置有部分执行管理器的存储器子系统的实例。举例来说，图3的存储器子系统可使用图2的部分执行管理器113实施于图1的存储器子系统110中。然而，图1和图2的技术不限于图3中所说明的存储器子系统的实施方案。举例来说，技术可实施平面块装置、支持命名空间的装置，或支持分区名称空间的装置(例如，图3中所说明的存储器子系统)。因此，本文中呈现的公开内容不限于图3的实例。
在图3中，命名空间201配置在存储器子系统110的媒体存储容量上。命名空间201提供逻辑块寻址空间，所述逻辑块寻址空间可由主机系统120使用以指定用于读取或写入操作的存储器位置。命名空间201可指派在存储器子系统110的媒体存储容量的一部分或存储器子系统110的整个媒体存储容量上。在一些情况下，可在存储器子系统110的媒体存储容量的单独、非重叠部分上指派多个命名空间。
在图3中，命名空间201配置有多个区211、213、...、219。命名空间中的每一区(例如，211)允许对区(例如，211)中的本地块寻址(LBA)地址进行随机读取存取，并且允许对区(例如，211)中的LBA地址进行循序写入存取，但不允许对区(211)中的随机LBA地址进行随机写入存取。因此，在命名空间201的LBA地址空间中以预定的顺序次序将数据写入到区(例如，211)中。
在配置命名空间201中的区(例如，211)时，(例如，为简单起见)可为所述区(例如，211)预定媒体布局。区(例如，211)中的LBA地址可预映射到存储器子系统110的媒体203中。然而，这类预定媒体布局可在存在多个并行写入流时导致媒体存取冲突。将从区(例如，211)中的LBA地址到媒体203中的存储器位置的映射随机化可以减少冲突，但不能消除冲突。
优选地，在存储器子系统110中配置动态数据放置器153，以在调度用于执行的写入命令时创建媒体布局130的部分，从而完全消除媒体存取冲突。在一些实施方案中，动态数据放置器153可以是部分执行管理器113的一部分。
举例来说，存储器子系统110的媒体203可具有多个集成电路裸片205、...、207。集成电路裸片(例如，205)中的每一个可具有存储器单元(例如，NAND存储器单元)的多个平面221、...、223。平面(例如，221)中的每一个可具有存储器单元(例如，NAND存储器单元)的多个块231、...、233。块(例如，231)中的每一个可具有存储器单元(例如，NAND存储器单元)的多个页241、...、243。每一页(例如，241)中的存储器单元配置成被编程以在原子操作中一起存储/写入/提交数据；且每一块(例如，231)中的存储器单元配置成在原子操作中一起擦除数据。
当用于将数据存储在一个区(例如，211)中的写入命令(例如，121)和用于将数据存储在另一区(例如，213)中的另一写入命令(例如，123)调度以用于并行执行时，结果两个集成电路裸片(例如，205和207)可供用于写入命令(例如，121和123)的并发操作，动态数据放置器153将写入命令的LBA地址映射到位于不同裸片(例如，205和207)中的页中。因此，可避免媒体存取冲突。
在两个集成电路裸片(例如，205和207)确定为可供用于执行写入命令(例如，121和123)时，部分执行管理器113发起用于写入命令(例如，121和123)的数据245从主机系统120的存储器133到存储器子系统110的本地存储器119的传送。
替代根据写入命令(例如，121和123)中指定的所建议大小(或大小限值)(例如141和143)传送数据245，部分执行管理器113根据针对集成电路裸片(例如，205和207)中的写入操作而优化的优选大小(例如，145和147)传送数据245，所述写入操作确定为可供用于执行写入命令(例如，121和123)。
因此，队列243中的写入命令(例如，121和123)的数据235中的大多数可存储在主机存储器133中，而对应写入命令自身在存储器子系统110中的命令队列243中接受。数据245用于写入命令(例如，121和123)，所述写入命令准备好执行以用于将数据245存储到集成电路裸片(例如，205和207)中的存储器单元中，所述存储器单元可用于服务于写入命令(例如，121和123)。一旦数据传送到集成电路裸片(例如，205和207)中(例如，在集成电路裸片(例如，205和207)完成数据编程/写入操作之前)，便可释放本地存储器119中针对数据指派的存储空间。由于仅数据245刚好能够针对可用集成电路裸片(例如，205和207)传送，因此在本地存储器119中缓冲的数据245的寿命减少和/或最小化。此外，在本地存储器119中缓冲的数据245的量可减少和/或最小化。写入命令的数据245的寿命和量的减少可降低在电力故障事件中保护本地存储器119的内容的需求。
在执行命令(例如，121和123)之后，部分执行管理器113使用分别用于所执行命令(例如，121和123)的传输到主机系统120的响应(例如，131和133)来报告已存储到集成电路裸片(例如，205和207)中的数据的大小(例如，145和147)。所报告大小(例如，145和147)允许主机系统构建其它写入命令以存储其余和/或额外数据。
图4说明配置成支持动态数据放置和部分执行的数据结构的实例。举例来说，可使用图4的数据结构来实施图2或3的媒体布局130。
在图4中，区映射301配置成提供用于命名空间(例如，201)中的区(例如，211)的媒体布局信息。区映射301可具有多个条目。区映射301中的每一条目标识关于区(例如，211)的信息，例如区(例如，211)的起始LBA地址311、区(例如，211)的块集合标识符313、区(例如，211)的光标值315、区(例如，211)的状态317等。
主机系统120在区起始LBA地址311处开始在区(例如，211)中写入数据。主机系统120在LBA空间中循序地在区(例如，211)中写入数据。在一定量的数据已写入到区(例如，211)中之后，由光标值315标识用于写入后续数据的当前起始LBA地址。针对区的每一写入命令将光标值315移动到用于区的下一写入命令的新起始LBA地址。状态317可具有指示区(例如，211)为空、满、隐含地打开、明确打开、关闭等的值。
在图4中，逻辑到物理块映射303配置成促进LBA地址(例如，331)转换成媒体(例如，203)中的物理地址。
逻辑到物理块映射303可具有多个条目。LBA地址(例如，331)可用作或转换成逻辑到物理块映射303的条目的索引。索引可用于查找LBA地址(例如，331)的条目。逻辑到物理块映射303中的每一条目针对LBA地址(例如，331)标识媒体(例如，203)中的存储器块的物理地址。举例来说，媒体(例如，203)中的存储器块的物理地址可包含裸片标识符333、块标识符335、页映射条目标识符337等。
裸片标识符333标识存储器子系统110的媒体203中的特定集成电路裸片(例如，205或207)。
块标识符335标识使用裸片标识符333标识的集成电路裸片(例如，205或207)内的特定存储器块(例如，NAND快闪存储器)。
页映射条目标识符337标识页映射305中的条目。
页映射305可具有多个条目。页映射305中的每一条目可包含标识存储器单元块(例如，NAND存储器单元)内的存储器单元页的页标识符351。举例来说，页标识符351可包含NAND存储器单元块中的页的字线编号和页的子块编号。此外，页的条目可包含页的编程模式353。举例来说，页可在SLC模式、MLC模式、TLC模式或QLC模式中编程。当在SLC模式中配置时，页中的每一存储器单元将存储一个数据位。当在MLC模式中配置时，页中的每一存储器单元将存储两个数据位。当在TLC模式中配置时，页中的每一存储器单元将存储三个数据位。当在QLC模式中配置时，页中的每一存储器单元将存储四个数据位。集成电路裸片(例如，205或207)中的不同页可具有用于数据编程的不同模式。
在图4中，块集合表307存储区(例如，211)的动态媒体布局的数据控制方面。
块集合表307可具有多个条目。块集合表307中的每一条目标识集成电路裸片(例如，205和207)的数目/计数371，在所述集成电路裸片中存储区(例如，211)的数据。对于用于区(例如，211)的集成电路裸片(例如，205和207)中的每一个，块集合表307的条目具有裸片标识符373、块标识符375、页映射条目标识符377等。
裸片标识符373标识存储器子系统110的媒体203中的特定集成电路裸片(例如，205或207)，在所述裸片(例如，205或207)上可存储区(例如，211)的后续数据。
块标识符375标识使用裸片标识符373标识的集成电路裸片(例如，205或207)内的存储器(例如，NAND快闪存储器)的特定块(例如，231或233)，在所述块(例如，231或233)中可存储区(例如，211)的后续数据。
页映射条目标识符337标识页映射305中的条目，其标识可用于存储区(例如，211)的后续数据的页(例如，241或241)。
图5展示部分执行的方法。图5的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，图5的方法至少部分地由图1或2的部分执行管理器113执行。虽然以特定顺序或次序展示，但除非另外规定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各个实施例中可以省略一或多个过程。因此，在每一实施例中并不需要所有过程。其它过程流程也是可能的。
在框401处，存储器子系统110接收来自主机系统120的第一写入命令(例如，121)，其中第一写入命令(例如，121)识别第一输入/输出大小(例如，141)。
举例来说，第一写入命令(例如，121)可配置为可变大小写入命令；且第一输入/输出大小(例如，141)是所建议大小，或用于执行第一写入命令(例如，121)的数据大小的上限。
在框403处，存储器子系统110的部分执行管理器113基于媒体物理布局130识别小于第一输入/输出大小(例如，141)的且针对在存储器子系统110中执行第一写入命令(例如，121)而优化的第二输入/输出大小(例如，145)。
举例来说，部分执行管理器113识别可用于执行第一写入命令(例如，121)的媒体单元(例如，109A或109N)。响应于媒体单元识别为可用于执行第一写入命令而识别第二输入/输出大小(例如，145)。此外，基于识别为可用于(例如，预备或不含其它操作)执行第一写入命令(例如，121)的媒体单元(例如，109A、109N、205或207)的媒体物理布局(例如，页映射305)确定第二输入/输出大小。
举例来说，可根据在原子写入操作中待编程以存储数据的存储器页(例如，241或243)的容量大小来确定第二输入/输出大小(例如，145)。在原子写入操作中，存储器页(例如，241或243)中的所有存储器单元一起编程以存储数据；且存储器页中的存储器单元并非在多个独立写入操作中单独/独立地编程。可选择原子写入操作以优化存储器页的存储器操作(例如，使用多个可适用数据编程技术中的一个，所述可适用数据编程技术例如双平面编程、四平面编程、单遍次编程、多遍次编程)。
举例来说，第二输入/输出大小(例如，145)可基于可在媒体单元(例如，205)中以原子方式编程的下一可用存储器页(例如，241)中的编程数据的模式，其中所述模式是媒体单元(例如，205)中支持的多个模式中的一个，例如单层级单元(SLC)模式、多层级单元(MLC)模式、三层级单元(TLC)模式和四层级单元(QLC)模式。
在框405处，存储器子系统110根据第二输入/输出大小(例如，145)而非第一写入命令(例如，121)中指定的第一输入/输出大小(例如，141)执行第一写入命令(例如，121)。
在框407处，存储器子系统110的部分执行管理器113配置用于第一写入命令(例如，121)的响应(例如，131)以识别第二输入/输出大小(例如，145)。
在框409处，存储器子系统110将识别第二输入/输出大小(例如，145)的响应(例如，131)传输到主机系统120，使得主机系统120产生第二写入命令(例如，123)以至少写入第一写入命令(例如，121)的其余数据。其余数据首先经由第一输入/输出大小(例如，141)经由第一写入命令(例如，121)识别，但在根据第二输入/输出大小(例如，145)的第一写入命令(例如，121)的执行405期间不存储到存储器子系统110的媒体203中。任选地，可产生第二写入命令(例如，123)以包含不处于第一写入命令(例如，121)中的其它数据。
在框411处，存储器子系统110接收来自主机系统120的第二写入命令(例如，123)，以至少写入第一写入命令(例如，121)的其余数据。在一些情况下，主机系统120可配置第二命令(例如，123)的大小(例如，143)以包含待写入到流中的媒体(203)中的其它数据。
任选地，响应于媒体单元(例如，109A、109N、205或207)识别为可用于执行第一写入命令(例如，121)，存储器子系统110的部分执行管理器113可根据第二输入/输出大小(例如，145)发起刚好能够用于执行第一写入命令(例如，121)的数据(例如，245)从主机系统133到存储器子系统110的传达。此外，一旦数据(例如，245)已发送到用于执行第一写入命令的相应媒体单元(例如，109A、109N、205或207)中，部分执行管理器113便可释放用于数据(例如，245)的在本地存储器119中指派的缓冲空间。
任选地，存储器子系统110的部分执行管理器113可在地址映射(例如，130)中将第一写入命令(例如，121)的逻辑地址(例如，142或331)指派到媒体单元(例如，205或207)中的物理地址(例如，裸片标识符333、块标识符335、页映射条目标识符337、...)。
在一些情况下，存储器子系统110接收多个写入命令(例如，分别用于多个并发写入流)，识别可用/空闲以执行多个写入命令的多个媒体单元(例如，109A和109N或205和207)，确定用于可用媒体单元(例如，109A和109N或205和207)中的每一个中的一个原子写入操作的优选大小，且根据相应优选大小在可用媒体单元(例如，109A和109N或205和207)中并发地执行多个写入命令。
优选输入/输出大小(例如，145)可基于媒体布局130确定为可在原子写入操作中写入到媒体单元109A到109N中的一个中的数据的大小。当存储器单元无法单独编程时，存储器单元的群组可以原子方式编程。举例来说，当存储器单元的页(例如，241)中的存储器单元在原子写入操作中编程时，原子写入操作编程页(例如，241)中的所有存储器单元。因此，输入/输出的优选大小为可存储到页(例如，241)中的可以原子方式编程的存储器单元的整个集合中的数据的大小。当写入命令具有小于优选大小的输入/输出大小时，页(例如，241)中的可以原子方式编程的存储器单元的整个集合的存储容量未完全用于写入操作。当写入命令具有大于优选大小的输入/输出大小时，将经由多个原子写入操作编程写入命令的数据。因此，写入命令的一些数据可能需要缓冲较长时间周期以便等待下一原子写入操作。
在一些情况下，存储器单元的页(例如，241)为可使用多遍次编程技术在不同模式中编程的多平面页。举例来说，当在单层级单元(SLC)模式中时，页中的每一存储器单元编程以存储单个数据位；当在多层级单元(MLC)模式中时，页中的每一存储器单元编程以存储两个数据位；当在三层级单元(TLC)模式中时，页中的每一存储器单元编程以存储三个数据位；且当在四层级单元(QLC)模式中时，页中的每一存储器单元编程以存储四个数据位。因此，下一可用多平面页可具有不同容量以接受/存储用于编程模式的数据。部分执行管理器113可根据图4中所说明的页映射305中的编程模式信息(例如，353)来确定优选大小。
在一些情况下，在调度用于执行的第一命令时，可以在存储器子系统110的媒体的存储器单元的子集中进行执行第二命令。因此，用于执行第二命令的存储器单元的子集不可用于第一命令。在调度第一命令并且确定第一命令中使用的逻辑地址的媒体布局的一部分之后，第一命令可以在多个媒体单元中并发地执行和/或与存储器子系统110的其余媒体单元中的第二命令的执行进度并发地执行。
举例来说，在识别可用于执行下一命令的多个存储器单元(例如，集成电路裸片)之后，部分执行管理器113可从块集合表307识别可用于存储下一命令的数据的物理地址。物理地址可用于更新针对下一命令中使用的LBA地址的逻辑到物理块映射303中的对应条目。
举例来说，在集成电路裸片(例如，205)空闲以写入数据时，部分执行管理器113可确定可写入/编程到集成电路裸片(例如，205)中的存储器单元中的区的命令。根据块集合表307，部分执行管理器113定位区(例如，205)的条目，定位与集成电路裸片(例如，205)的标识符373相关联的块标识符375和页映射条目标识符377，并且使用裸片标识符373、块标识符375和页映射条目标识符377，以用于针对区(例如，211)的命令中使用的LBA地址331更新逻辑到物理块映射303中的条目的对应字段。因此，对于LBA地址331，可以在没有媒体存取冲突的情况下执行区(例如，211)的命令。
在一些实施方案中，处理装置118与存储器子系统110之间的通信通道包含计算机网络，例如局域网、无线局域网、无线个域网、蜂窝式通信网络、宽带高速始终连接的无线通信连接(例如，当前或未来一代的移动网络链路)；并且处理装置118和存储器子系统可配置成使用与NVMe协议中的那些类似的数据存储管理和使用命令来彼此通信。
存储器子系统110通常可具有非易失性存储媒体。非易失性存储媒体的实例包含形成于集成电路中的存储器单元和涂布在硬磁盘上的磁性材料。非易失性存储媒体可在不消耗电力的情况下维护存储在其中的数据/信息。存储器单元可使用各种存储器/存储装置技术来实施，所述存储器/存储装置技术例如NAND逻辑门、NOR逻辑门、相变存储器(PCM)、磁性随机存取存储器(MRAM)、电阻性随机存取存储器、交叉点存储装置和存储器装置(例如，3D XPoint存储器)。交叉点存储器装置使用无晶体管存储器元件，所述无晶体管存储器元件中的每一个具有在一起堆叠成列的存储器单元和选择器。存储器元件列经由两个垂直线材层连接，其中一个层处于存储器元件列上方，且另一层处于存储器元件列下方。可个别地在两个层中的每一层上的一个线路的交叉点处选择每一存储器元件。交叉点存储器装置是快速且非易失性的，且可用作通用存储器池以用于处理和存储。
存储器子系统(例如，110)的控制器(例如，115)可运行固件以响应于来自处理装置118的通信而执行操作。一般来说，固件是一种提供工程化计算装置的控制、监测和数据操纵的计算机程序类型。
涉及控制器115的操作的一些实施例可使用由控制器115执行的计算机指令(例如控制器115的固件)来实施。在一些情况下，硬件电路可用于实施功能中的至少一些。固件可最初存储在非易失性存储媒体或另一非易失性装置中，并且加载到易失性DRAM和/或处理器内高速缓存存储器中以供控制器115执行。
非暂时性计算机存储媒体可用于存储存储器子系统(例如，110)的固件的指令。当指令由控制器115和/或处理装置117执行时，所述指令使得控制器115和/或处理装置117执行上文所论述的方法。
图6说明计算机系统500的实例机器，所述实例机器内可执行用于使得所述机器执行本文中所论述的方法中的任何一或多个的指令集。在一些实施例中，计算机系统500可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行部分执行管理器113的操作(例如，执行指令以执行对应于参考图1至5描述的部分执行管理器113的操作)的主机系统(例如，图1的主机系统120)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(循序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线530(其可包含多个总线)彼此通信。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置502配置成执行指令526，以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含用以经由网络520通信的网络接口装置508。
数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令526或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可以在由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中，指令526包含用以实施对应于部分执行管理器113(例如，参考图1至5描述的部分执行管理器113)的功能的指令。尽管在实例实施例中机器可读存储媒体524展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中，且一般将算法构想为产生所需结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构建，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软性磁盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构建用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在本说明书中，各种功能和操作被描述为由计算机指令执行或由其引起以简化描述。然而，所属领域的技术人员将认识到，这类表达的意图是功能由一或多个控制器或处理器(例如，微处理器)执行计算机指令而产生。替代地或组合地，所述功能和操作可使用具有或不具有软件指令的专用电路系统来实施，例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实施。可使用并无软件指令的固线式电路系统或结合软件指令实施实施例。因此，技术不限于硬件电路系统和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
在前述说明书中，本公开的实施例已参考其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种方法，其包括：
在存储器子系统中接收来自主机系统的第一写入命令，所述第一写入命令识别第一输入/输出大小；
由所述存储器子系统基于媒体物理布局识别用于在所述存储器子系统中执行所述第一写入命令的第二输入/输出大小，所述第二输入/输出大小小于所述第一输入/输出大小；
在所述存储器子系统中根据所述第二输入/输出大小执行所述第一写入命令；
由所述存储器子系统配置用于所述第一写入命令的响应以识别所述第二输入/输出大小；
将识别所述第二输入/输出大小的所述响应从所述存储器子系统传输到所述主机系统，其中所述主机系统配置成产生第二写入命令以至少写入经由所述第一输入/输出大小在所述第一写入命令中识别但不包含在根据所述第二输入/输出大小进行的所述第一写入命令的执行中的数据；以及
在所述存储器子系统中接收来自所述主机系统的所述第二写入命令。
2.根据权利要求1所述的方法，其中所述第一写入命令是可变大小写入命令。
3.根据权利要求2所述的方法，其中所述第一输入/输出大小识别用于执行所述第一写入命令的数据大小的上限。
4.根据权利要求3所述的方法，其进一步包括：
由所述存储器子系统识别可用于执行所述第一写入命令的媒体单元；
其中响应于所述媒体单元识别为可用于执行所述第一写入命令而识别所述第二输入/输出大小。
5.根据权利要求4所述的方法，其中基于识别为可用于执行所述第一写入命令的所述媒体单元的媒体物理布局确定所述第二输入/输出大小。
6.根据权利要求5所述的方法，其中根据在原子写入操作中待编程以存储数据的存储器页的容量大小来确定所述第二输入/输出大小。
7.根据权利要求6所述的方法，其中选择所述原子写入操作以优化所述存储器页的存储器操作。
8.根据权利要求5所述的方法，其中所述第二输入/输出大小是基于能够在所述媒体单元中以原子方式编程的下一可用存储器页中的编程数据的模式；所述模式是所述媒体单元中支持的多个模式中的一个；且所述多个模式包含：
单层级单元(SLC)模式；
多层级单元(MLC)模式；
三层级单元(TLC)模式；以及
四层级单元(QLC)模式。
9.根据权利要求8所述的方法，其中所述下一可用存储器页是能够经由多遍次编程技术编程的NAND快闪存储器页。
10.根据权利要求9所述的方法，其中所述NAND快闪存储器页包含NAND存储器单元的多个平面。
11.根据权利要求5所述的方法，其进一步包括响应于所述媒体单元识别为可用于执行所述第一写入命令而进行以下操作：
由所述存储器子系统根据所述第二输入/输出大小发起数据从所述主机系统到所述存储器子系统的传达；以及
由所述存储器子系统在地址映射中将所述第一写入命令的逻辑地址指派到所述媒体单元中的物理地址。
12.一种存储指令的非暂时性计算机存储媒体，所述指令在存储器子系统中执行时使得所述存储器子系统执行一方法，所述方法包括：
在所述存储器子系统中接收来自主机系统的第一写入命令，所述第一写入命令识别第一输入/输出大小；
由所述存储器子系统基于媒体物理布局识别用于在所述存储器子系统中执行所述第一写入命令的第二输入/输出大小，所述第二输入/输出大小小于所述第一输入/输出大小；
在所述存储器子系统中根据所述第二输入/输出大小执行所述第一写入命令；
将用于所述第一写入命令的响应从所述存储器子系统传输到所述主机系统，所述响应识别所述第二输入/输出大小，其中所述主机系统配置成产生第二写入命令以至少写入经由所述第一输入/输出大小在所述第一写入命令中识别但不包含在根据所述第二输入/输出大小进行的所述第一写入命令的执行中的数据；以及
在所述存储器子系统中接收来自所述主机系统的所述第二写入命令。
13.根据权利要求12所述的非暂时性计算机存储媒体，其中所述第一命令和所述第二命令配置成将数据写入在所述存储器子系统的命名空间中限定的逻辑地址空间中；所述命名空间配置有多个区；且多个写入命令配置成在所述多个区中并发地写入。
14.一种存储器子系统，其包括：
多个媒体单元，其能够并发地写入数据；以及
至少一个处理装置，其配置成：
在存储器子系统中接收来自主机系统的写入命令；
由所述存储器子系统基于可用于并发地执行所述写入命令的多个媒体单元的页映射而识别用于分别在所述多个媒体单元中执行所述写入命令的优选输入/输出大小；
在所述多个媒体单元中根据所述优选输入/输出大小并发地执行所述写入命令；以及
将对所述写入命令的响应分别从所述存储器子系统传输到所述主机系统，所述响应配置成根据何种数据已在所述写入命令的执行中存储在所述存储器子系统中来分别识别所述优选输入/输出大小。
15.根据权利要求14所述的存储器子系统，其中所述优选输入/输出大小配置在所述响应的状态字段中。
16.根据权利要求14所述的存储器子系统，其中所述至少一个处理装置进一步配置成：
识别可用于执行所述写入命令的所述多个媒体单元；以及
响应于所述多个媒体单元识别为可用于执行所述写入命令，根据所述优选输入/输出大小发起来自所述主机系统的所述写入命令的数据到所述存储器子系统的传达。
17.根据权利要求16所述的存储器子系统，其中所述至少一个处理装置进一步配置成：
由所述存储器子系统在地址映射中且响应于所述多个媒体单元识别为可用于执行所述写入命令而将所述写入命令中指定的逻辑地址指派到所述多个媒体单元中的物理地址。
18.根据权利要求17所述的存储器子系统，其中所述优选输入/输出大小对应于所述多个媒体单元中的存储器页的大小；且所述存储器页中的每一个能够编程以在一个原子写入操作中将数据存储在相应媒体单元中。
19.根据权利要求17所述的存储器子系统，其中所述优选输入/输出大小中的每一个是基于能够在相应媒体单元中以原子方式编程的下一可用存储器页中的编程数据的模式；所述模式是所述存储器子系统中支持的多个模式中的一个；且所述多个模式包含：
单层级单元(SLC)模式；
多层级单元(MLC)模式；
三层级单元(TLC)模式；以及
四层级单元(QLC)模式。
20.根据权利要求19所述的存储器子系统，其中所述下一可用页是能够经由多遍次编程技术编程的NAND快闪存储器页；且所述NAND快闪存储器页包含NAND存储器单元的多个平面。
CN202080035164.1A 2019-05-13 2020-05-11 来自主机系统的写入命令的部分执行 Withdrawn CN113811847A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962847207P 2019-05-13 2019-05-13
US62/847,207 2019-05-13
US16/865,248 2020-05-01
US16/865,248 US11113007B2 (en) 2019-05-13 2020-05-01 Partial execution of a write command from a host system
PCT/US2020/032345 WO2020231925A1 (en) 2019-05-13 2020-05-11 Partial execution of a write command from a host system

Publications (1)

Publication Number Publication Date
CN113811847A true CN113811847A (zh) 2021-12-17

Family

ID=73228440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080035164.1A Withdrawn CN113811847A (zh) 2019-05-13 2020-05-11 来自主机系统的写入命令的部分执行

Country Status (3)

Country Link
US (3) US11113007B2 (zh)
CN (1) CN113811847A (zh)
WO (1) WO2020231925A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11113007B2 (en) 2019-05-13 2021-09-07 Micron Technology, Inc. Partial execution of a write command from a host system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070005928A1 (en) * 2005-06-30 2007-01-04 Trika Sanjeev N Technique to write to a non-volatile memory
CN1904858A (zh) * 2005-07-25 2007-01-31 索尼株式会社 数据存储设备、数据存储方法以及记录/再现系统
US20110125955A1 (en) * 2009-11-25 2011-05-26 Silicon Motion, Inc. Flash storage device, data storage system, and data writing method
CN102473140A (zh) * 2009-07-17 2012-05-23 株式会社东芝 存储器管理装置
CN103262054A (zh) * 2010-12-13 2013-08-21 弗森-艾奥公司 用于自动提交存储器的装置、系统和方法
US20140310574A1 (en) * 2012-12-28 2014-10-16 Super Talent Technology, Corp. Green eMMC Device (GeD) Controller with DRAM Data Persistence, Data-Type Splitting, Meta-Page Grouping, and Diversion of Temp Files for Enhanced Flash Endurance
US20150277802A1 (en) * 2014-03-31 2015-10-01 Amazon Technologies, Inc. File storage using variable stripe sizes
US20150293809A1 (en) * 2014-04-10 2015-10-15 Phison Electronics Corp. Data storing method, memory control circuit unit and memory storage apparatus
US20170123666A1 (en) * 2015-10-30 2017-05-04 Sandisk Technologies Inc. System and method for managing maintenance scheduling in a non-volatile memory
CN113795820A (zh) * 2019-05-06 2021-12-14 美光科技公司 主机系统与存储器子系统之间的输入/输出大小控制

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7264992B2 (en) 2004-08-06 2007-09-04 Paul Hsueh Removable flash integrated memory module card and method of manufacture
US7394661B2 (en) 2004-06-30 2008-07-01 Super Talent Electronics, Inc. System and method for providing a flash memory assembly
US7130958B2 (en) 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US7021971B2 (en) 2003-09-11 2006-04-04 Super Talent Electronics, Inc. Dual-personality extended-USB plug and receptacle with PCI-Express or Serial-At-Attachment extensions
US7318117B2 (en) 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
US7299316B2 (en) 2004-02-26 2007-11-20 Super Talent Electronics, Inc. Memory flash card reader employing an indexing scheme
US7243185B2 (en) 2004-04-05 2007-07-10 Super Talent Electronics, Inc. Flash memory system with a high-speed flash controller
US7103684B2 (en) 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
US7836236B2 (en) 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
US20050114587A1 (en) 2003-11-22 2005-05-26 Super Talent Electronics Inc. ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines
US20060161725A1 (en) 2005-01-20 2006-07-20 Lee Charles C Multiple function flash memory system
US7103765B2 (en) 2001-09-25 2006-09-05 Ben Wei Chen Method and system for providing a modulized server on board
US20060075395A1 (en) 2004-10-01 2006-04-06 Lee Charles C Flash card system
US7297024B2 (en) 2003-09-11 2007-11-20 Super Talent Electronics, Inc. Universal-serial-bus (USB) flash-memory device with metal wrap formed over plastic housing
US20050204187A1 (en) 2004-03-11 2005-09-15 Lee Charles C. System and method for managing blocks in flash memory
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6874044B1 (en) 2003-09-10 2005-03-29 Supertalent Electronics, Inc. Flash drive/reader with serial-port controller and flash-memory controller mastering a second RAM-buffer bus parallel to a CPU bus
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US20050160213A1 (en) 2004-01-21 2005-07-21 Chen Ben W. Method and system for providing a modular server on USB flash storage
JP2004523053A (ja) 2000-11-15 2004-07-29 タエ−サン ソン 高密度光記録及び再生用光ピックアップ装置
US7044802B2 (en) 2003-09-11 2006-05-16 Super Talent Electronics, Inc. USB flash-memory card with perimeter frame and covers that allow mounting of chips on both sides of a PCB
US20050070138A1 (en) 2003-09-11 2005-03-31 Super Talent Electronics Inc. Slim USB Plug and Flash-Memory Card with Supporting Underside Ribs Engaging Socket Springs
US20050181645A1 (en) 2003-09-11 2005-08-18 Super Talent Electronics Inc. Tube-Shaped Universal-Serial-Bus (USB) Flash-Memory Device with End Clips that Hold an internal Printed-Circuit-Board (PCB)
US20050156333A1 (en) 2003-09-11 2005-07-21 Super Talent Electronics Inc. Narrow Universal-Serial-Bus (USB) Flash-Memory Card with Straight Sides using a Ball-Grid-Array (BGA) Chip
US7094074B2 (en) 2003-09-11 2006-08-22 Super Talent Electronics, Inc. Manufacturing methods for ultra-slim USB flash-memory card with supporting dividers or underside ribs
US6854984B1 (en) 2003-09-11 2005-02-15 Super Talent Electronics, Inc. Slim USB connector with spring-engaging depressions, stabilizing dividers and wider end rails for flash-memory drive
US7004794B2 (en) 2003-09-11 2006-02-28 Super Talent Electronics, Inc. Low-profile USB connector without metal case
US20050127735A1 (en) 2003-11-03 2005-06-16 Kenneth Munsch Vehicle seat with adjustable support system
US20050138288A1 (en) 2003-12-23 2005-06-23 Horng-Yee Chou Dual mode USB and PCI express device
US7073010B2 (en) 2003-12-02 2006-07-04 Super Talent Electronics, Inc. USB smart switch with packet re-ordering for interleaving among multiple flash-memory endpoints aggregated as a single virtual USB endpoint
US7069369B2 (en) 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
KR100594249B1 (ko) 2004-02-13 2006-06-30 삼성전자주식회사 데이터 저장 시스템에서의 적응적 데이터 액세스 제어방법 및 이를 이용한 디스크 드라이브
US7215551B2 (en) 2004-09-29 2007-05-08 Super Talent Electronics, Inc. Memory module assembly including heat sink attached to integrated circuits by adhesive
JP2006260694A (ja) 2005-03-17 2006-09-28 Sharp Corp 収差検出装置およびそれを備えた光ピックアップ装置
US7873779B2 (en) 2007-05-14 2011-01-18 Qualcomm Incorporated Memory page size auto detection
JP2014157391A (ja) * 2013-02-14 2014-08-28 Sony Corp 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US10235056B2 (en) * 2014-09-26 2019-03-19 Western Digital Technologies, Inc. Storage device health diagnosis
US9779021B2 (en) * 2014-12-19 2017-10-03 International Business Machines Corporation Non-volatile memory controller cache architecture with support for separation of data streams
US10862630B2 (en) * 2015-02-13 2020-12-08 Samsung Electronics Co., Ltd Method and system for contiguous HARQ memory management with memory splitting
KR102501751B1 (ko) * 2015-09-22 2023-02-20 삼성전자주식회사 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법
US9952779B2 (en) * 2016-03-01 2018-04-24 Apple Inc. Parallel scheduling of write commands to multiple memory devices
US11113007B2 (en) 2019-05-13 2021-09-07 Micron Technology, Inc. Partial execution of a write command from a host system

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070005928A1 (en) * 2005-06-30 2007-01-04 Trika Sanjeev N Technique to write to a non-volatile memory
CN1904858A (zh) * 2005-07-25 2007-01-31 索尼株式会社 数据存储设备、数据存储方法以及记录/再现系统
CN102473140A (zh) * 2009-07-17 2012-05-23 株式会社东芝 存储器管理装置
US20110125955A1 (en) * 2009-11-25 2011-05-26 Silicon Motion, Inc. Flash storage device, data storage system, and data writing method
CN103262054A (zh) * 2010-12-13 2013-08-21 弗森-艾奥公司 用于自动提交存储器的装置、系统和方法
US20140310574A1 (en) * 2012-12-28 2014-10-16 Super Talent Technology, Corp. Green eMMC Device (GeD) Controller with DRAM Data Persistence, Data-Type Splitting, Meta-Page Grouping, and Diversion of Temp Files for Enhanced Flash Endurance
US20150277802A1 (en) * 2014-03-31 2015-10-01 Amazon Technologies, Inc. File storage using variable stripe sizes
US20150293809A1 (en) * 2014-04-10 2015-10-15 Phison Electronics Corp. Data storing method, memory control circuit unit and memory storage apparatus
US20170123666A1 (en) * 2015-10-30 2017-05-04 Sandisk Technologies Inc. System and method for managing maintenance scheduling in a non-volatile memory
CN113795820A (zh) * 2019-05-06 2021-12-14 美光科技公司 主机系统与存储器子系统之间的输入/输出大小控制

Also Published As

Publication number Publication date
US11782643B2 (en) 2023-10-10
US20210382658A1 (en) 2021-12-09
WO2020231925A1 (en) 2020-11-19
US20240036768A1 (en) 2024-02-01
US20200363995A1 (en) 2020-11-19
US11113007B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
CN113785278B (zh) 用于避免并发写入流之间冲突的动态数据放置
US11709632B2 (en) Input/output size control between a host system and a memory sub-system
US11113198B2 (en) Timed data transfer between a host system and a memory sub-system
CN113924545B (zh) 基于存储器子系统中的媒体单元的可用性的预测性数据传输
US11269552B2 (en) Multi-pass data programming in a memory sub-system having multiple dies and planes
US11782841B2 (en) Management of programming mode transitions to accommodate a constant size of data transfer between a host system and a memory sub-system
US20240036768A1 (en) Partial Execution of a Write Command from a Host System
CN115516415A (zh) 用于管理存储器子系统的队列的方法、系统和可读存储媒体
US11756626B2 (en) Memory die resource management
CN113094293A (zh) 链接存储器子系统的存取命令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211217