TW574696B - Selective operation of a multi-state non-volatile memory system in a binary mode - Google Patents

Selective operation of a multi-state non-volatile memory system in a binary mode Download PDF

Info

Publication number
TW574696B
TW574696B TW91121164A TW91121164A TW574696B TW 574696 B TW574696 B TW 574696B TW 91121164 A TW91121164 A TW 91121164A TW 91121164 A TW91121164 A TW 91121164A TW 574696 B TW574696 B TW 574696B
Authority
TW
Taiwan
Prior art keywords
critical
memory
states
state
levels
Prior art date
Application number
TW91121164A
Other languages
English (en)
Inventor
Jian Chen
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/956,340 external-priority patent/US6456528B1/en
Application filed by Sandisk Corp filed Critical Sandisk Corp
Application granted granted Critical
Publication of TW574696B publication Critical patent/TW574696B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Description

574696 A7 —_ _B7_____ 五、發明説明（1 ) 發明領域 本發明通常是關於非揮發性記億體以及它的操作，且 ，更特別是，關於在較它能夠操作更少數的狀態中選擇性 地操作多重狀態記憶體的技術。 發明背景 本發明的原理有對各類非揮發性記憶體的應用，目前 存在的及預期的那些以使用正被發展的新技術。然而，本 發明的製作係說明關於快閃電子可抹除及可程式化唯讀記 憶體（EEPROM ),其中儲存元件是當作示範的浮閘。 對於由在二進位模式中操作儲存單位元資料的快閃 EEPROM陣列的各浮閘儲存元件是目前常見的商品，其中浮 閘電晶體的臨界位準的兩範圍被定義作儲存位準。浮閘電 晶體的臨界位準對應於儲存於它們的浮閘上的電荷位準的 範圍。此外縮小記憶體陣列的尺寸，由儲存超過一位元的 資料於各浮閘電晶體中該趨勢將進一步地增加此記憶體陣 列的資料儲存密度。這是對於各浮閘電晶體由定義超過兩 臨界位準當作儲存狀態完成。四種這樣的狀態（每浮閘儲 存元件的2位元的資料）現在正被包括在商品中。更多的 儲存狀態，如每儲存元件1 6種狀態，被考量。各浮閘記憶 體電晶體有也許被實際地操作的臨界電壓的某總共範圍（ 間距），且該範圍被分成它加上允許它們顯然地彼此不同 的狀態間的限度所定義的狀態數。 隨儲存於各記憶體單元的狀態數增加，浮閘儲存元件 本纸張尺度適用中國國家標準（CNS) A4規格（210x 297公釐） ^ ~ (請先閱讀背面之注意事項再填寫本頁) 訂 4. 經濟部智慧財產局員工消費合作社印製 574696 A7 一____ _B7 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 的經程式化電荷位準的任何轉移的容錯降低。因爲各儲存 狀態表示的電荷範圍隨儲存於各記憶體單元的狀態數增加 必需被做得更窄且放得更靠在一起，所以必需增加精確度 執行程式化且在可容忍經儲存的電荷位準中任何後程式化 轉移的延伸，實際或表面的轉移，被減少。當該單元的狀 態，且當讀取，程式化及抹除有某些程度與該單元電子耦 合的其它單元，如同行或同列，及共線或共線時，儲存於 一單元的電荷實際轉移可能被擾亂。 經濟部智慈財產局員工消費合作社印製 因爲場致耦合於儲存元件間的關係經儲存電荷的表面 轉移發生。隨記憶體單元陣列的大小正被減少，此耦合程 度正必定地增加，結果積體電路製造技術改進。在已在不 同時間程式化的兩組相鄰單元之間，問題發生最明顯。一 組單元被程式化以加電荷位準至它們對應於一組資料的浮 閘。在以第二組資料程式化第二組單元後，因爲第二組浮 閘的電荷效應正與第一組的耦合的關係，自第一組單元的 浮閘讀取的電荷位準經常不同於經程式化地出現。這是已 知的Yupin效應，且在此整個內容倂入參考的美國專利案 號5,867,429及5,930，167中說明。這是專利說明實際地彼 此隔離兩組浮閘，或當讀取第一組的浮閘的電荷效應時， 考慮第二組的。進一步，專利案號5,930，167說明選擇地程 式化多重狀態記憶體如快取記憶體的部分的方法，僅在兩 狀態或以經減少的限度，以縮短最初程式該資料所需的時 間。此資料稍後被讀取且以超過兩狀態或以漸增加的限度 ，再程式化記憶體。 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 " 574696 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（3 ) 在各種快閃EEPROM單元陣列中出現此效應。NOR陣 列的一種設計有連接於相鄰位元（行）線的記憶體單元以 及連接至字（列）線的控制閘。各單元包含一具有或不具 有與它串聯形成的選擇電晶體的浮閘電晶體，或由單一選 擇電晶體分離的兩浮閘電晶體。在此整個內容倂入參考的 下列U.S.專利案號及SanDisk公司的待決案號中給予此陣歹IJ 的範例及它們在儲存系統的使用：專利案號5,095,344， 5,1 72,3 3 8, 5,602,987, 5,663,90 1, 5,430,859, 5,657,332, 5,712，180，5,890,1 92 及 6，151，248 以及序號 09/505,555 刊於 2000年2月17曰及09/667,344刊於2000年9月22日。 一種NAND陣列的設計有一些，如8，16或甚至32， 在其中一端經由選擇電晶體以連續字串連接於位元線及參 考電位的記憶體單元。字線係在不同的連續字串與單元的 控制閘連接。在此整個內容倂入參考的下列U.S.專利案號 中給予此陣列的相關範例及它們的操作：5,570,3 1 5， 5,774,397及6,046,935。簡單地說，自不同邏輯頁進來的資 料的兩位元資料在兩步驟被程式成各單元四狀態的其中之 一，根據一位元的資料，第一程式化單元成一狀態且接著 ，如果該資料使它變成必要的，根據第二位元進來的資料 ，再程式化該單元成另一種狀態。 增加各記憶體單元的程式化數的另一潛在的不利效應 在可持續的抹除/程式化循環方面是記憶體單元壽命的減少 。這是由於儲存多重狀態在一單元需要較高精確的程式化 。因爲重覆使用後電介質中電荷受限及其它因素的關係， (請先閲讀背面之注意事項再填寫本頁) 衣.
、1T t 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公釐）· 6 ; 574696 A7 B7 五、發明説明（4 它可能花更多時間程式化且在已經由大量循環放置記憶體 單元後在必需高精確度的多重狀態中操作是困難的。 發明的節要 簡單且一般地說，提供了一 經 濟 部 智 財 產 局 消 費 合 作 社 印 製 作它的方法， 單元儲存元件 進程式化效能 延伸一部分記 想要的時的選 由程式化單元 間距彼此不同 通常提供了至 作較正常儲存 的其中之二被 式記憶體製作 量彼此分隔的 使程式化第二 體單元中係自 本發明額 實施例的下列 其中至少 ，藉此每 ，或在可 憶體的壽 擇基礎上 的儲存元 的臨界位 少四種狀 較少狀態 最大地彼 時，僅自 兩臨界位 頁資料位 四改變成 外的觀點 說明中， 四狀態被 單元儲存 能持續的 命，或獲 提供每儲 件成至少 準範圍的 態。當切 的範例， 種非揮發性記憶體以及操 正常地程式化成各記憶體 至少兩位元，而且在當改 抹除及程式化循環數方面 得某些其它好處是必要或 存元件儲存更少的狀態。 四種遍及臨界位準的操作 其中之一在記憶體單元中 換以僅儲存兩狀態時，當 使用至少四臨界位準範圍 此分隔。當以上述的四種狀態NAND 一頁的位元每次被程式化成由最大 準。程式化對於經選擇的單元由僅 元的步驟省略在經選擇群組的記憶 二狀態。 ，特性，優點及應用係包括在示範 該說明將與附圖結合。 圖形的簡要說明 圖1是說明製作本發明的各種觀點的非揮發性記億體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 574696 Μ Β7____ 五、發明説明（5 ) 系統的方塊圖； 圖2示例圖1 NAND式的記憶體陣列現有的電路及組織 圖3顯示於半導體基底上形成的NAND式記憶體陣列 ，沿一行，的橫截面圖； 圖4是取其區段4-4，圖3的記憶體陣列的橫截面圖； 圖5是取其區段5 - 5，圖3的記憶體陣列的橫截面圖； 圖6提供圖2-5 NAND記憶體單元的範例操作電壓的表 1 ； 圖7示例圖2-5的NAND記憶體單元的另一特性； 圖8顯示當在四狀態操作時，圖2-5的NAND記憶體單 元陣列的臨界電壓的範例現有分佈； 圖9顯示也許在圖2-5的記憶體單元陣列中使用的範例 程式化電壓訊號； 圖10A及10B是示例程式化圖2-5的記憶體單元多重 狀態技術的電壓臨界位準分佈； 圖11以讀取及證實所加的參考電壓重現圖10A及l〇B 的多重狀態電壓臨界位準分佈；以及 圖1 2顯示當程式化成兩狀態時，圖2-5的記憶體單元 陣列的電壓臨界位準分佈。 主要元件對照表 1記憶體單元陣列 2行控制電路 本紙張尺度適用中國國家標準（CNS ) A4規格（2】0X297公釐^ ^ ^ 4^衣-- • * (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局B(工消費合作社印製 574696 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6 ) 3列控制電路 4 c-源極控制電路 5 c-p-井控制電路 1 1 c - p -井 6資料輸出入緩衝區 20控制器 8狀態機 7命令電路 21積體電路晶片 22積體電路晶片 Μ記憶體單元 B L e偶數位元線 B L ◦奇數位兀線 WL0 字線 W L 1 字線 WL2 字線 WL3 字線 S選擇電晶體 B L位元線 SGD第一選擇閘線 SGS第二選擇閘線 9 p-式半導體基底 1 0 η -式區域 1 2 η -式擴散層 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐） -9^ 574696 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（7 ) CB接觸間距 1 3 p-式擴散層 M0 第一金屬 Ml第二金屬 VI第二接觸間距 15絕緣膜 1 4隧穿氧化膜 S G閘電極 V p g m程式脈衝 16資料儲存部分 25曲線 26臨界電壓分佈 27臨界電壓分佈 28 曲線 3 3狀態 34狀態 3 5狀態 3 6狀態 41記憶體單元 42記憶體單元 43記憶體單元 44字線 51分佈 5 2曲線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） :Ίυ - 574696 Α7 Β7 五、發明説明（8 ) 曲線 (請先閲讀背面之注意事項再填寫本頁) 6!第一驗證位準 62曲線 63臨界位準 64臨界電壓驗證位準 65臨界位準分佈 71驗證位準 7 2曲線 7 5曲線 7 3讀取位準 74驗證位準 76曲線 77點線 33’ 經抹除分佈 36’ 經程式化分佈 經濟部智慧財產局8工消費合作社印製 示範實施例的說明 非揮發性記憶體系統的範例 參考圖1 - 7，爲了提供特別範例，說明了製作本發明白勺 觀點的特別非揮發性記憶體系統。圖7 1是快閃記憶體系統 的方塊圖。包括多個以矩陣建構的記憶體單元Μ的記憶體 單元陣列1係由行控制電路2，列控制電路3，c-源極控制 電路4以及c-p-井控制電路5控制。行控制電路2係連接至 記憶體單元陣列的位元線（BL )，作爲讀取儲存於記憶體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 574696 Α7 Β7 五、發明説明（9 ) (請先閱讀背面之注意事項再填寫本頁) 單元（Μ)的資料，作爲在程式操作期間決定記億體單元（ Μ)的狀態，且作爲控制位元線（B L )的電位位準以促進 程式化或抑制程式化。列控制電路3係連接至字線（WL ) 以選擇字線（WL )的其中之一，以應用讀取電壓，以應用 與由行控制電路2控制的位元線電位位準結合的程式電壓 ，且以應用與Ρ-式區域（圖3中標爲” c-p-井1 1 )的電壓 耦合的抹除電壓。C-源極控制電路4控制連接至記憶體單 元（Μ )的共同源極線（圖2中標爲” c-源極”）。c-p-井 控制電路5控制c-p-井電壓。 儲存於記憶體單元（Μ )的資料係由行控制電路2讀出 且經由I/O線及資料輸出入緩衝區6輸出至外部I/O線。儲 存於記憶體單元的程式資料係經由外部I/O線6輸入至資料 輸出入緩衝區6，且轉移至行控制電路2。外部I/O線係連 接至控制器20。 經濟部智慈財產局資工消費合作社印製 控制快閃記憶體裝置的命令資料係輸入至連接至與控 制器20連接的外部控制線的命令介面。命令資料通知快閃 記憶體需要什麼樣的操作。輸入命令係轉移至控制行控制 電路2，列控制電路3，c-源極控制電路4，c-p-井控制電路 5及資料輸出緩衝區6的狀態機8。狀態機8可輸出快閃記 憶體的狀態資料如準備/忙碌或成功/失敗。 控制器20係與或可與主機系統如個人電腦，數位照相 機，或個人數位助理連接。它是初始化命令的主機，如儲 存到記憶體陣列1或自記憶體陣列1讀取資料，且分別提 供或接收此資料。控制器轉換此命令成可由命令電路7翻 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 574696 A7 _______ B7 五、發明説明（1〇) (請先閱讀背面之注意事項再填寫本頁) 譯且執行的命令訊號。控制器典型也包含寫入記憶體陣列 或自記憶體陣列讀取的使用者資料的緩衝區記憶體。典型 的記憶體系統包括一包括控制器20的積體電路晶片2 1，以 及一或更多各包含記憶體陣列及相關控制，輸出入及狀態 機電路的積體電路晶片22。當然，該趨勢將把系統的控制 電路及記億體陣列一起整合在一或更多積體電路晶片上。 記憶體系統也許係嵌作主機系統的部分，或也許係包括在 可移除地插入主機系統的配槽的記憶體卡中。此卡也許包 括整個記億體系統，或控制器及記憶體陣列，與相關的周 邊電路，也許係設在獨立的卡中。 L0 經濟部智慈財產局員工消費合作社印製 參考圖2，說明了記憶體單元陣列1的範例結構。 NAND式快閃EEPROM被當作範例說明。在特別範例中，記 憶體單元（Μ )係分成1，024區塊。儲存在各區塊的資料同 時被抹除。該區塊因此是可被同時抹除單元數的最小單位 。在各區塊中，在此範例，有被分成偶數行及奇數行的 8，5 1 2行。位元線也被分成偶數位元線（BLe )及奇數位元 線（BLo )。在各閘電極中連接至字線（WL0至WL3 )的四 記憶體單元被串聯以形成NAND單元單位。NAND單元單位 的一端子係經由閘電極係耦合於第一選擇閘線（SGD )的第 一選擇電晶體（S )連接至對應的位元線（BL )，且另一端 子係經由連接至閘電極係耦合於第二選擇閘線（SGD )的第 二選擇電晶體（S )連接至c-源極。雖然爲簡化起見，所顯 示的四浮閘電晶體係包括在各單元單位中，更多數的電晶 體，如8，16或甚至32可被使用。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 ' Υό 574696 Α7 Β7 五、發明説明（11 ) 衣-- »« (請先閱讀背面之注意事項再填寫本頁j 在此範例中，於使用者資料讀取及程式化操作期間， 4,256單元（Μ )同時被選擇。所選擇的單元（Μ )有相同 的字線（WL )，例如WL2，以及同類的位元線（BL ),例 如偶數位元線BLeO至BLe4255。所以，532位元組的資料 可同時被讀取或程式化。同時讀取或程式化的532B資料形 成邏輯”頁”。所以，一區塊可儲存至少8頁。當各記憶 體單元（M)儲存兩位元資料時，即多重位準單元，在各單 元儲存兩位元的例子中，一區塊儲存1 6頁。在此實施例， 各記憶體單元的儲存元件，在各記憶體單元的浮閘的例子 中，儲存兩位元的使用者資料。 經濟部智慧財產局員工消費合作社印紫 圖3顯示在位元線（B L )的方向中圖2槪要地顯示該 類型的NAND單元單位的橫截面圖。在p-式半導體基底9 的表面，ρ·式區域c-p-井1 1被形成，c-p-井係由η-式區域 10封閉以自Ρ-式基底電子隔離c-p-井。η-式區域10係經由 第一接觸間距（CB)及η-式擴散層12連接至第一金屬Μ0 做的c-p-井線。ρ-式區域c-p-井1 1也係經由第一接觸間距 (CB)與ρ-式擴散層13連接至c-p-井線。c-p-井線係連接 至c-p-井控制電路5 (圖1 )。 各記憶體單元有儲存對應於被儲存於單元中的資料電 子電荷量的浮閘，形成閘電極的字線（WL )，以及ρ-式擴 散層1 2做的汲極與源極電極。浮閘（FG )係經由隧穿氧化 膜（丨4 )形成於c-p·井的表面上。字線（WL)係經由絕緣 膜（1 5 )堆疊於浮閘（FG )上。源極電極係經由第二選擇 電晶體（S)與第一接觸間距（CB)連接至第一金屬（Μ0 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐）_ 14 _ 574696 Α7 Β7 五、發明説明（12 ) (請先閲讀背面之注意事項再填寫本頁) )做的共同源極線（C-源極）。共同源極線係連接至C-源 極控制電路（4 )。汲極電極係經由第一選擇電晶體（S ) ，第一接觸間距（CB )，第一金屬（M0 )的中間接線以及 第二接觸間距（V 1 )連接至第二金屬（Μ 1 )做的位元線（ BL) 。位元線係連接至行控制電路（2)。 圖4與5分別顯示在字線（WL2 )的方向記億體單元（ 圖3的區段4-4 )以及選擇電晶體（圖3的區段5-5 )的橫 截面圖。各行係由在基底形成的溝渠自隔壁行隔離且塡滿 隔離材料，已知如淺溝隔離（STI )。浮閘（FG )係由STI 與絕緣膜1 5及字線（WL )彼此隔離。近日來，浮閘（FG )間的間隔將小於0:1 um，且浮閘間的電容耦合已被增加 。既然選擇電晶體（S )的閘電極（SG )係以如同浮閘（FG )與字線（WL)的成型處理步驟形成，它顯示經堆疊的閘 結構。這兩選擇閘線（SG )係在線的末端來回運行。 經濟部智慧財產局員工消費合作社印製 圖6的表I彙總用以操作記億體單元陣列1的電壓，在 特定範例中，各記憶體單元的浮閘儲存兩位元，有狀態 ” 1 1 ” ，” 10 ”，” 01 ”，” 00 ”的其中之一。此表顯示選 擇作爲讀取與程式化字線” WL2 ”與” BLe ”位元線的例子 。由提升c-p-井至20V的抹除電壓且接地經選擇區塊的字 線（WL )，經選擇區塊的資料被抹除。既然所有未經選擇 區塊的字線（WL)，位元線（BL),選擇線（SG)以及c· 源極係置於浮動狀態，由於與c-p-井的電容耦合也有提升 幾乎至20V。所以，強電場僅被應用至經選擇記憶體單元（ Μ)的隧穿氧化膜1 4 (圖4與5 )，且隨著隧穿電流流過隧 -16- 本紙張尺度適用中國國家標準（CMS ) Α4規格（2ΙΟΧ297公釐） 574696 Α7 Β7 五、發明説明（13) 穿氧化膜1 4經選擇記憶體單元的資料被抹除。在此範例， (請先閱讀背面之注意事項再填寫本頁) 經抹除的單元是四個可能經程式化狀態的其中之一，即 ，’ 1 1，，。 爲了在程式化操作期間儲存電子於浮閘（FG)，經選 擇的字線WL2係連接至程式脈衝Vpgm且經選擇的位元線 BLe被接地。另一方面，爲了抑制沒發生程式化的記憶體單 元（Μ )上的程式，對應的位元線BLe係連接至電源供應的 Vdd，例如3V，未經選擇的位元線Βίο亦同。未經選擇的字 線WL0，WL1與WL3係連接至10V ,第一選擇閘（SGD ) 係連接至Vdd ,且第一選擇閘（SGS )被接地。結果，正被 程式化的記憶體單元（Μ )的通道電位被設在0V。程式抑 制的通道電位被提升至6V左右，結果通道電位係由與字線 (WL )之電容耦合向上拉。如上述，強電場在程式化期間 僅被應用至記憶體單元（Μ)的隧穿氧化膜1 4，且隧穿電 流以抹除的反方向流過隧穿氧化膜1 4，且接著邏輯狀態係 自” 1 1 ”變成其它狀態” 1 〇 ”，” 〇 1 ”，或” 00 ”的其中之 - 〇 經濟部智慈財產局員工消費合作社印製 在讀取與驗證操作中，選擇閘（SGD與SGS )與未經 選擇的字線（WLO, WL1與WL3 )被提升至4.5V的讀取成 功電壓以使這些當作成功閘。經選擇的字線（WL2 )係連接 至對於各讀取與驗證操作標示其位準以決定有關的記憶體 單元的臨界電壓是否已到達此位準的電壓。例如，在讀取 1 0操作中，經選擇的字線WL2被接地，以致於它被偵測臨 界電壓是否高於0V。在此讀取例子中，可說讀取位準是〇ν -lb - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 574696 Α7 Β7 五、發明説明（14 ) (請先閱讀背面之注意事項再填寫本頁) 。在驗證01操作中，經選擇的字線WL2係連接至2.4V， 以致於它驗證臨界電壓是否已到達2.4V。在此驗驗例子中 ，可說驗證位準是2.4V。 經選擇的位元線（B L e )被預先電荷至高位準，例如 0.7V。如果臨界電壓高於讀取或驗證位準，因爲非導電記 憶體單元（Μ )的關係，相關位元線（BLe )的電位位準保 持高位準。另一方面，如果臨界電壓低於讀取或驗證位準 ，因爲導電記憶體單元（Μ )的關係，相關位元線（BLe ) 的電位位準降至低位準，例如小於0.5V。讀取與驗證操作 的進一步細節於下解釋。 經濟部智慧財產局8工消費合作社印製 圖7顯示圖1的行控制電路2的部分。各對位元線（ BLe與BL〇)係耦合至包括兩資料儲存（DS1與DS2)暫存 器之資料儲存部分1 6，各能儲存一位元的資料。資料儲存 部分1 6在讀取或驗證操作期間感應經選擇位元線（BL )的 電位位準且接著以二進位方式儲存資料，且在程式操作控 制位元線電壓。資料儲存部分1 6係由選擇” EVENBL ”與 ” ODDBL”的訊號的其中之一選擇地連接至經選擇的位元 線（BL )。資料儲存部分1 6也係耦合至I/O線以輸出讀取 資料且儲存程式資料。I/O線係連接至資料輸入/輸出緩衝 區6，如上關於圖1所述。 具有各儲存元件超過兩狀態的記憶體系統的操作 圖8示例當各浮閘儲存元件儲存兩位元的資料時，即 四個資料狀態，於各記憶體單元（Μ )的記憶體陣列1的臨 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -1/ - 574696 A7 B7 五、發明説明（15 ) 界電壓分佈。曲線2 5代表在抹除狀態（” 1 1 ”資料狀態） 陣列1內單元的臨界階層V τ的分佈，爲負臨界電壓位準。 分別儲存” 1 0 ”與” 00 ”使用者資料的記憶體單元臨界電 壓分佈26與27係顯示在於0V與IV之間以及iv與2v之 間。曲線2 8顯示已被程式化成” 0 1 ”資料狀態的單元的分 佈，爲設定超過2 V的讀取成功電壓且小於4 · 5 V的讀取成 功電壓的最高臨界電壓。 各儲存於單記憶體單元（Μ )的兩位元，在此範例中， 是來自不同的邏輯頁。也就是，儲存於各記憶體單元兩位 元的各位元彼此載有彼此不同的邏輯頁位址。當輸入較低 頁位址（=0，2，4，…，1 6，3 8 2 )時，圖8所示的右側位元 被存取。當輸入較上頁位址（=1，3，5，…，1 6,383 )時， 左側位元被存取。 爲了提供經改進的可靠性，最好對各個分佈變緊密（ 分佈變窄），因爲較緊密的分佈帶來較寬的讀取限度（它 們之間的距離）。根據本發明，分佈寬度被做的較緊密而 在程式化速度方面無顯著的下降。 根據文章”對於多層NAND EEPROM快且正確的程式 化方法，ΡΡ 1 29- 1 30，VLSI技術上之1 995討論會的摘要” ，該文章在此被倂入參考，原則上，限制分佈成0.2V寬度 需要平常反覆程式化脈衝於級數間是遞增的0.2V。爲了緊 縮0.05寬度的分佈，0.05級數上升是需要的。爲了程式化 在程式化電壓中以此小級數增加的單元導致增加4倍的程 式化時間。然而，根據本發明的原理觀點，於下說明，此 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ~ 10 ** --------衣-- 攀 * (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 574696 A7 B7 五、發明説明（16 ) 程式化時間顯著的增加是不需要減少臨界電壓分佈的寬度 〇 圖9顯示現有的程式化脈衝技術。示例了程式化電壓 Vpgm波型。程式化電壓Vpgm被分成許多脈衝，且脈衝地 增加0.2V。在此範例中，Vpgm的開始位準是12V。 在脈衝間的周期，實行驗證（讀取）操作。也就是， 各同時正被程式化的單元的經程式化位準在各程式化脈衝 間被讀取以決定它是否等於或大於正被程式化的驗證位準 。如果決定指定的記憶體單元的臨界電壓已超過驗證位準 ，Vpgm係自0V至Vdd由提升連接指定單元的連續單位單 元至位元線路的電壓移除。其它正被同時程式化的單元的 程式化繼續直到它們輪流到達它們驗證位準。當在單元的 .最後程式化脈衝期間臨界電壓自驗證位準之下移動至驗證 位準之上時，臨界電壓的轉移等於0.2V的Vpgm級數大小 。所以，臨界電壓被控制在0.2V寬度內。 圖1 0A與1 0B示例程式化上述類型的陣列4狀態 N AND記憶體單元的特定現有技術。第一程式化操作中，單 元的臨界位準係根據自下面邏輯頁的位元設定。如果該位 元是” 1 ”，沒事發生因爲它已是在早被抹除的狀態。然而 ，如果該位元是” 〇 ”，單元的位準被增加至第一經程式化 的狀態34。其決定第一程式化操作。 在第二程式化操作中，單元的臨界位準係根據自上面 邏輯頁正被儲存於單元的位元設定。如果是” 1 ”，因爲單 元是在狀態33或34的其中之一，根據下面頁位元的程式 -19- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 574696 A7 B7 五、發明説明（17 ) (請先閲讀背面之注意事項再填寫本頁) 化，都帶有” 1 ”的上面頁位元，無程式化發生。然而，如 果上面頁位元是” 0 ”，單元被程式化第二次。如果第一操 作導致單元留在抹除狀態33，單元係自該狀態程式化成最 高狀態36，如由圖10B之上面箭頭所示。然而，如果單元 已被程式化成狀態34，如第一程式化操作的結果，單元係 自該狀態在第二操作中進一步程式化成狀態35，如由圖 1 0B之下面箭頭所示。第二操作的結果將規劃單元成自上面 頁儲存” 0 ”表示之狀態不需改變第一操作程式化的結果。 當然，如果記憶體係超過四狀態地操作，將有一些分 佈在等於狀態數的記憶體單元規定電壓臨界視間距內。進 一步，雖然特定位元圖樣已被指定至各分佈，不同的位元 圖樣也許被如此指定，其中於其程式化發生間的狀態可不 同於圖1 ΟA與1 0B所示的例子。一些這樣的變化係事先在 NAND系統的背景參考的圖樣討論。進一步，減少Yupm效 應在NAND的後果以及在多重狀態操作的其它類型的記憶 體陣列係在U.S.案序號 / , ,刊於2001年6月 經濟部智慧財產局g(工消費合作社印製 27 日，由 Jian Chen, Tomoharu Tanaka, Yupin Fong 以及 K h a n d k e r N . Q u a d e r，名爲”減少在多重資料狀態操作的非 揮發性記憶體儲存元件間的耦合效應的操作技術”說明。 此案也係在此整個倂入參考。 圖1 1示例用以讀取各單元的電壓以決定單元位於四臨 界狀態的那一個。電壓VVM。，VVOO及VV(H在程式化以驗證它 們的狀態期間分別是用以讀取記憶體單元的1 〇，〇〇及〇 1 儲存狀態的電壓。此驗證通常發生在重覆程式化脈衝之間 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 574696 A7 五、發明説明（18) 。產生各有這些程式驗證電壓其中之一的經程式化分佈與 分佈的較低邊緣一致，如所示。 (請先閱讀背面之注意事項再填寫本頁) 大略位於分佈33-36相鄰電壓中途的電壓〇，VR。。及 V R (η係用以讀取自記億體單元陣列的資料。這些是與正被讀 取的各單元的臨界電壓狀態比較的臨界電壓。這係分別由 比較自單元測量的電流或電壓與參考電流或電壓完成。限 度存在這些讀取電壓及經程式化臨界電壓分佈之間，因此 容許某些自干擾或其類似的分佈散佈，如上討論，只要分 佈不重疊任何讀取電壓〇，VR。。及VR(n。然而，隨儲存狀態 分佈數增加，此限度被縮減且接著最好更精確地實行程式 化以避免此散佈。 各儲存元件具有兩狀態的記憶體系統的操作 _ 1 2示例上述的多重狀態記憶體的兩狀態操作。僅圖 1 0及1 1的頭兩個狀態33及36被程式化，在圖1 2中分別 被標作33’及36’ 。如果儲存在單元的一資料位元是 經濟部智慧財產局員工消費合作社印製 ” 1 ”，接著在程式化操作期間無關於該單元不採取動作。 它的臨界位準留在經抹除的臨界位準分佈33 ’內。然而， 如果儲存在單元的一資料位元是” 0 ”，單元係以圖9示例 的方式程式化以移動它的臨界位準成分佈36 ’ 。如圖10B 示例，這是與當上頁位元” 0”係自經抹除狀態33程式化 成經程式化狀態36時相同的方式完成。參考電壓Vvoi係用 以與多重狀態例子相同的方式驗證程式化。此技術的一優 點是它相當容易在兩狀態中程式化一些單元同時大量的記 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 574696 Μ Β7 五、發明説明（19 ) (請先閱讀背面之注意事項再填寫本頁) 憶體在多重狀態中係根據上述的技術程式化。或者，記億 體積體電路晶片被產生而可由熔線或韌體設定在狀態機8 內設定以在多重狀態或兩狀態中操作整個記憶體單元陣列 。當兩狀態的操作時程式化繼續存在與當超過兩狀態的操 作時相同，除了當僅在兩狀態的操作時省略下頁的程式之 外。 各單元的讀取使用參考電壓VR〇。以決定它們的臨界電 壓狀態是否落在經抹除分佈33 ’或經程式化分佈36內。這 是不同於多重狀態讀取，較低參考0伏特及較高參考Vroi 係用（圖1 1 )以決定單元是否被程式成狀態33或36的其 中之一。既然在兩狀態操作期間（圖1 2 )沒有資料已被程 式化成多重狀態分佈34或35 (圖11)，非0參考VR〇。，大 略在分佈33 ’及36 ’的中間，係用以讀取已在兩狀態程式 化的記憶體單元。這明顯地增加這些在除了在多重狀態讀 取操作期間的讀取期間使用的參考及分佈間的限度。因此 可在兩狀態模式中容許，實際或表面的，那些分散更多的 散佈及移動。 經濟部智¾財產局a(工消費合作社印製 此技術主要的優點是產生程式化，讀取及/或抹除操作 的經程式化或經抹除單元的電荷位準分佈效應的減少。特 別是，非0，正讀取臨界位準VR〇。以讀取資料的使用增加對 讀取干擾效應的記憶體單元容錯度。如已知，抹除分佈 33’傾向以正方向移動，結果那些單元及其它同列單元被 讀取。且隨記憶體單元經由大量抹除/程式化循環，此效應 變更流行。在大多數的應用中，經抹除狀態也是經程式化 本紙張尺度適用中國國家^準（CNS ) A4規格（210X297公釐~ ' 574696 A7 —____B7___ 五、發明説明（2〇 ) (請先閱讀背面之注意事項再填寫本頁) 狀態的其中之一。當〇伏特被用作臨界中斷點位準以讀取 負臨界分佈3 3 ’內的單元時，如關於圖1 1所述，該分佈的 正轉移經常有到達0伏特甚至變成正的不想要的效應。這 也可能在讀取期間用作程式化記憶體單元的兩臨界位準間 中斷點的0伏特的現有兩狀態（二進位）記憶體系統發生 。但既然圖1 2的第二經程式化狀態分佈36 ’係由實在限度 自經抹除分佈33 ’分離，結果以驗證位準程式化，較 高讀取臨界中斷點允許在它們經儲存的狀態被讀錯前分佈 3 3 ’更加明顯地正轉移。這是維持與兩狀態操作相同的多 重狀態操作的臨界間距重大的優點。 圖1 2漸增限度的使用的另一優點是保留資料的時間漸 增的長度。分佈33’及36’可在由臨界VR。。錯讀它們的資 料位準前轉移漸增量。隨記憶體單元經由抹除/程式化循環 次數的增加，此轉移發生的速率增加。所以，讀取干擾的 減少及/或資料保留的增加也導致記憶體漸增的壽命。 經濟部智毯財產局員工消費合作社印製 較寬的限度也允許程式化每位元在兩狀態較在多重狀 態快許多，既然各經程式化單元的最後臨界位準不需被包 含在這樣窄的分佈中。較高的△ Vpgm (圖9 )或較高的絕 對電壓也許係用以降低程式化單元所需的時間，其將導致 可以較高限度容錯的分佈36’擴大。 有許多多重狀態記憶體架構的使用也以如上述方式提 供二進位操作一些記憶體系統的方塊丨（圖2 )也許被指定 作兩狀態儲存同時以多重狀態儲存保留區塊操作。這被設 定在狀態機8內，其中在程式化及讀取期間儲存狀態數根 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公楚) 574696 A7 B7 五、發明説明（21 ) 據正程式化或讀取的資料的區塊實際位址，或實際位址有 關的位址而定。 (請先閱讀背面之注意事項再填寫本頁) 在特別的應用中，經常被寫入資料的記憶體單元區塊 係以兩狀態操作同時鮮少被覆寫的剩餘區塊係以多重狀態 操作。經常被覆寫的資料的範例包括儲存使用者資料於記 憶體區塊的表格，如系統檔案配置表（FAT )，區塊循環計 數以及其它被儲存作操作快閃EEPR〇M系統部分的間接資 料（overhead data )。關於FAT表，它的經常更新可以那些 指定當更新FAT表時寫入較當儲存使用者資料少量資料的 主機系統輕易地辨識。此經辨識FAT表資料接著係由控制 器20 (圖1)引導至以兩狀態操作的區塊。關於記憶體單 元區塊經歷計數及其它這樣的間接資料，控制器20知道資 料被寫入的區塊，所以那些區塊的操作被設成兩狀態。需 要取代已到達它們持久限制區塊的過早發生區塊，如果不 一起消除的話，至少稍微被控制。 經濟部智慈財產局員工消費合作社印製 發明的另一應用將至少某些記億體陣列區塊自多重狀 態切換至兩狀態，當直到記憶體的壽命耗盡而如此做變有 利時。例如，對於正接收遠方較其它區塊更多資料覆寫的 區塊，這可被動態地完成。另一範例當在多重狀態操作時 將切換操作至接近它們抹除/程式化循環持久限制數經選擇 區塊的兩狀態。雖然記憶體單元的條件也許排除連續多重 狀態，之後，它們也許係根據關於圖1 2所述的技術以兩狀 態操作。當然，兩倍的區塊數在兩狀態需要被用作儲存與 四狀態同量的資料。接著應維護各區塊或區塊群抹除/程式 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 574696 A7 _ B7__ 五、發明説明（22 ) (請先閱讀背面之注意事項再填寫本頁) 化循環的次數計算，以提供狀態機8自當區塊自操作形式 切換至其它形式時可決定的資料。正被計算的各區塊這樣 的計數記錄係在U.S.專利案號5,043,940中說明。另外，在 除了正被計數以外不同的區塊中循環計數也許一起被維護 ，如U.S.案號09/5 05,555，刊於2000年2月17日。產生循 環計數的特別技術係在U.S.案號09/662,032，刊於2000年 9月1 4日說明。前述的專利及專利案在此係倂入參考。 本發明特別範例的以上說明中，多重狀態已包括四狀 態。當然，多重狀態可包含超過四狀態，如八或十六，其 中臨界電壓分佈被保持窄更多且它們間的限度被做得較圖 1 0及Π所示四狀態的小。進一步，雖然兩狀態模式已說明 當作選擇以提供更大的限度，延長的壽命及程式化效率的 增加，該選擇可運用超過少於在正常操作中使用的狀態數 的兩儲存狀態。例如，如果正常多重狀態操作程式化且讀 取十六狀態，該選擇可被限制成區分最大量，最低量，最 高量及等距分開彼此的其中之四儲存狀態。 經濟部智慧財產局a(工消費合作社印製 電介質儲存元件的另一使用 前面快閃EEPROM記憶體單元的範例已說明關於利用 導電浮閘當作電荷儲存元件的單元類型。然而，本發明也 許也係在使用電荷陷入電介質（charge trapping dielectric ) 當作各記憶體單元的儲存元件代替浮閘的系統中製作。電 介質儲存元件在單元通道區域內係夾在基底及導電控制閘 之間。雖然電介質可以同大小分成各元件且定位作浮閘， 本紙張尺度適用中國國家標準YcNS ) A4規格（210X 297公釐） -25 - . " 574696 A7 B7 五、發明説明（23 ) (請先閲讀背面之注意事項再填寫本頁) 通常如此做是不需要的，因爲電荷係由此電介質區域地 trapped。除了在選擇電晶體或其類似所佔的區域之外，電 荷陷入電介質可擴展到整個陣列。 電介質儲存元件記憶體單元通常係以下列技術文獻及 專利說明，其文獻及專利在此係整個地倂入參考：Chan等 人，”真單電晶體氧化氮氧化EEPROM裝置”，IEEE電子 裝置函件，第 EDL-8 冊，No. 3，1 987 年 3 月，pp 93-95; No zaki等人，”半導體磁碟應用具有MONOS記憶體單元的 1Mb EEPROM”，固態電路的IEEE期刊，第26冊，No. 4, 1991 年 4 月，pp 497-50 1 ; Eitan 等人，” NROM :新區域化 陷入，2位元非揮發性記憶體單元”，IEEE電子裝置函件 ，第 21 冊，No.11，2000 年 11 月，pp 543-5 45，以及美國 專利案號5,8 5 1,8 8 1。 有兩個實際使用的特別電荷陷入電介質材料及組態。 經濟部智慈財產局員工消費合作社印製 一是具有最初在基底長晶的二氧化矽，一層在那裏沈澱的 氮化矽以及另一層在氮化矽層（” ΟΝΟ ”）上成長及/或沈 澱的氧化矽的三層電介質。第二個是夾於閘極及半導體基 底表面間的單層高矽二氧化矽。此後面的材料係在下列兩 文獻中說明，該文獻在此係整個地倂入參考：DiMaria等人 ，”使用高矽SI〇2注射器及浮動多晶矽儲存層的電可變唯 讀記憶體”，J.Appl.Phys.52(7)，1981 年 7 月，ρρ· 4825-4842 ; Hon等人，”非揮發性記憶體應用具有植矽 SI〇2 絕緣體閘的 MOSFET”，IEDM 92，1 992 年 4 月，pp. 469-472 。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 574696 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明（24 ) 結論進一步，雖然在特別範例及其變化方面已說明了本發 明，應了解發明將在附加申請專利範圍的整個範圍內受保 護。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X 297公釐） ^27 -

Claims (1)

  1. 574696 A8 B8 C8 D8 六、申請專利範圍1 1. 一種在至少四臨界位準狀態或恰好兩臨界位準狀態中 可控制地操作多個非揮發性記億體單元區塊的方法，其中 該至少四臨界位準狀態係橫跨記憶體單元操作臨界間距隔 開且該恰好兩臨界位準狀態是那些在操作臨界間距內彼此 最大地分開的四臨界位準狀態。 2·如申請專利範圍第1項的方法，其中至少其中之一多 個區塊內的記億體單元係在該恰好兩臨界位準狀態中操作 且至少另一其中之一多個區塊內的記憶體單元係在至少四 臨界位準狀態中操作。 3. 如申請專利範圍第2項的方法，其中儲存使用者資料 的記憶體區塊的表格被寫入在該恰好兩臨界位準狀態中操 作的該至少其中之一多個區塊的記憶體單元，且使用者資 料係儲存於在該至少四臨界位準狀態中操作的該至少另一 其中之一多個區塊的自2憶體單兀。 4. 如申請專利範圍第1項的方法，其中至少其中之一多 個記憶體單元的區塊最初係在該至少四臨界位準狀態中操 作直到該至少一區塊的抹除/程式化次數到達預定量，據此 該至少一區塊接著係在該至少兩臨界位準狀態中操作。 5. —種操作記憶體系統之方法，在具有多個各儲存超過 一位元資料於至少橫跨操作臨界間距隔開的四臨界位準狀 態其中之一的非揮發性記憶體單元區塊的記憶體系統中， 該方法包含在僅其中之二該至少在操作臨界間距內最大程 度地彼此取代的四臨界位準狀態中儲存一位元的資料於至 少其中之一區塊的記憶體單兀。 i紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐）~^8 · ：' —^ϋ aMH HI (請先閲讀背面之注意事項再填寫本頁) *1T 經濟部智慧財產局員工消費合作社印製 574696 A8 B8 C8 __ D8 六、申請專利範圍2 (請先閱讀背面之注意事項再填寫本頁) 6 ·如申請專利範圍第5項的方法，額外地包含藉由具有 該至少除了最大程度地彼此取代的該兩臨界位準狀態外其 它該至少四臨界位準狀態的中間値臨界參考的使用自儲存 於該僅四臨界位準狀態其中之二的該至少某些區塊的各單 元讀取資料。 7 ·如申請專利範圍第6項的方法，其中最大程度地彼此 取代的該僅兩臨界位準狀態的其中之一在操作臨界間距的 負區域內是經抹除的狀態且該讀取臨界參考非零正電壓。 8. 如申請專利範圍第5項的方法，其中記憶體系統是 NAND系統。 經濟部智慧財產局員工消費合作社印製 9. 一種以NAND建構與記憶體單元連接的快閃非揮發性 記憶體系統，其中至少兩位元係自至少兩不同頁的資料正 常地程式化轉入記憶體單元的個別頁中，一種程式化僅一 位元轉入某些系統的記憶體單元的方法，該方法包含以與 當正常地程式化其中之一兩位元但不自該至少兩頁的另一 個程式化第二位元時相同的方式而自程式化其中之一該至 少兩頁的一位元轉入該某些系統的記憶體單元的個別頁的 一位兀。 1 0·如申請專利範圍第9項之記憶體系統，其中該至少 兩位元係橫跨記憶體單元的操作臨界間距在至少四臨界位 準狀態中正常地程式化，且其中程式化僅一位元轉入該某 些系統的記憶體單元的個別頁的方法額外地包含利用僅在 各記憶體單元的操作臨界間距內彼此最大地分開的四臨界 位準狀態的其中之二。 本ί氏張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦1 ~-29- : 574696 A8 B8 C8 D8 六、申請專利範圍3 11 ·如申請專利範圍第1 〇項之記憶體系統，其中該至少 兩位元被正常地程式化轉入關於橫跨操作臨界間距展開的 驗證位準至少某些該至少四臨界位準狀態，且其中程式化 僅一位元轉入該某些系統的記憶體單元的個別頁的方法額 外地包含藉由使用最大的該驗證位準而如此操作。 1 2.如申請專利範圍第1項的方法，其中各區塊的記憶 體單元係橫跨操作臨界間距抹除至臨界位準狀態的極端且 接著至少某些經抹除的記憶體單元係由擴展橫跨操作臨界 間距擴展驗證位準的使用自該一極端臨界位準狀態程式化 成該至少四臨界位準狀態的其它狀態，當在至少四臨界位 準狀態中操作時，且當在恰好兩臨界位準狀態操作時，至 少某些經抹除的記憶體單元係藉由自該一極端臨界位準狀 態最大地移除的驗證位準的其中之一的使用自該一極端臨 界位準狀態程式化成另一該至少四臨界位準狀態的其中之 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-30 -
TW91121164A 2001-09-17 2002-09-16 Selective operation of a multi-state non-volatile memory system in a binary mode TW574696B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/956,340 US6456528B1 (en) 2001-09-17 2001-09-17 Selective operation of a multi-state non-volatile memory system in a binary mode
US10/229,258 US6717847B2 (en) 2001-09-17 2002-08-26 Selective operation of a multi-state non-volatile memory system in a binary mode

Publications (1)

Publication Number Publication Date
TW574696B true TW574696B (en) 2004-02-01

Family

ID=26923119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91121164A TW574696B (en) 2001-09-17 2002-09-16 Selective operation of a multi-state non-volatile memory system in a binary mode

Country Status (9)

Country Link
US (3) US6717847B2 (zh)
EP (1) EP1433182B1 (zh)
JP (1) JP2005503640A (zh)
KR (1) KR100918591B1 (zh)
CN (1) CN1555559B (zh)
AT (1) ATE336788T1 (zh)
DE (1) DE60214023T2 (zh)
TW (1) TW574696B (zh)
WO (1) WO2003025949A1 (zh)

Families Citing this family (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544175B1 (ko) * 1999-05-08 2006-01-23 삼성전자주식회사 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법
US7463195B2 (en) * 2001-06-21 2008-12-09 Rosum Corporation Position location using global positioning signals augmented by broadcast television signals
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
WO2004027746A1 (en) * 2002-09-20 2004-04-01 Koninklijke Philips Electronics N.V. Luminescence and color variation compensation in a flexible display
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7139213B2 (en) 2003-06-02 2006-11-21 Silicon Aquarius, Inc. Multiple data path memories and systems
US7254690B2 (en) * 2003-06-02 2007-08-07 S. Aqua Semiconductor Llc Pipelined semiconductor memories and systems
KR100512181B1 (ko) * 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
EP1702338B1 (en) * 2003-12-30 2009-02-18 SanDisk Corporation Robust data duplication and improved update method in a multibit non-volatile memory
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7383375B2 (en) 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7433993B2 (en) 2003-12-30 2008-10-07 San Disk Corportion Adaptive metablocks
US7177977B2 (en) 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7180775B2 (en) * 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
JP4768298B2 (ja) * 2005-03-28 2011-09-07 株式会社東芝 不揮発性半導体記憶装置
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7196946B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
JP4801935B2 (ja) * 2005-06-08 2011-10-26 株式会社東芝 半導体記憶装置
US7161831B2 (en) * 2005-06-10 2007-01-09 Macronix International Co., Ltd. Leaf plot analysis technique for multiple-side operated devices
US7362616B2 (en) 2005-07-28 2008-04-22 Stmicroelectronics S.R.L. NAND flash memory with erase verify based on shorter evaluation time
EP1748446A1 (en) * 2005-07-28 2007-01-31 STMicroelectronics S.r.l. Two pages programming
KR100666185B1 (ko) * 2005-07-29 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US7352626B1 (en) 2005-08-29 2008-04-01 Spansion Llc Voltage regulator with less overshoot and faster settling time
US7307878B1 (en) * 2005-08-29 2007-12-11 Spansion Llc Flash memory device having improved program rate
US7752382B2 (en) * 2005-09-09 2010-07-06 Sandisk Il Ltd Flash memory storage system and method
US7957204B1 (en) 2005-09-20 2011-06-07 Spansion Llc Flash memory programming power reduction
US8358543B1 (en) 2005-09-20 2013-01-22 Spansion Llc Flash memory programming with data dependent control of source lines
US7433228B2 (en) * 2005-09-20 2008-10-07 Spansion Llc Multi-bit flash memory device having improved program rate
US7631162B2 (en) 2005-10-27 2009-12-08 Sandisck Corporation Non-volatile memory with adaptive handling of data writes
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7509471B2 (en) * 2005-10-27 2009-03-24 Sandisk Corporation Methods for adaptively handling data writes in non-volatile memories
US7349258B2 (en) * 2005-12-06 2008-03-25 Sandisk Corporation Reducing read disturb for non-volatile storage
US7262994B2 (en) * 2005-12-06 2007-08-28 Sandisk Corporation System for reducing read disturb for non-volatile storage
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7245556B1 (en) * 2005-12-28 2007-07-17 Sandisk Corporation Methods for writing non-volatile memories for increased endurance
US20070150644A1 (en) * 2005-12-28 2007-06-28 Yosi Pinto System for writing non-volatile memories for increased endurance
US7443726B2 (en) * 2005-12-29 2008-10-28 Sandisk Corporation Systems for alternate row-based reading and writing for non-volatile memory
US7349260B2 (en) 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
JP2007200388A (ja) * 2006-01-24 2007-08-09 Megachips Lsi Solutions Inc 半導体記憶装置及び半導体記憶装置の使用方法
EP1814123A1 (en) * 2006-01-26 2007-08-01 Samsung Electronics Co.,Ltd. Nand-type nonvolatile memory device having common bit lines and methods of operating the same
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7397703B2 (en) * 2006-03-21 2008-07-08 Freescale Semiconductor, Inc. Non-volatile memory with controlled program/erase
US7436713B2 (en) 2006-04-12 2008-10-14 Sandisk Corporation Reducing the impact of program disturb
US7515463B2 (en) 2006-04-12 2009-04-07 Sandisk Corporation Reducing the impact of program disturb during read
US7499326B2 (en) 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
US7426137B2 (en) 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
US7606075B2 (en) * 2006-04-19 2009-10-20 Micron Technology, Inc. Read operation for NAND memory
JP2007305210A (ja) * 2006-05-10 2007-11-22 Toshiba Corp 半導体記憶装置
WO2007132457A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US7518911B2 (en) * 2006-05-25 2009-04-14 Sandisk Corporation Method and system for programming multi-state non-volatile memory devices
US7440331B2 (en) * 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
US7457163B2 (en) * 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7606084B2 (en) * 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
TW200807421A (en) * 2006-06-26 2008-02-01 Sandisk Corp Method and system for programming non-volatile memory using variable amplitude programming pulses
US20070297247A1 (en) * 2006-06-26 2007-12-27 Gerrit Jan Hemink Method for programming non-volatile memory using variable amplitude programming pulses
KR100736103B1 (ko) * 2006-06-27 2007-07-06 삼성전자주식회사 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법
US7400535B2 (en) * 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7506113B2 (en) * 2006-07-20 2009-03-17 Sandisk Corporation Method for configuring compensation
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7495953B2 (en) * 2006-07-20 2009-02-24 Sandisk Corporation System for configuring compensation
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7904639B2 (en) * 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8407395B2 (en) * 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
EP1892720B1 (en) * 2006-08-24 2011-07-27 STMicroelectronics Srl A non-volatile, electrically-programmable memory with a plurality of storage densities and data transfer speeds
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
KR100855467B1 (ko) * 2006-09-27 2008-09-01 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
US7684247B2 (en) * 2006-09-29 2010-03-23 Sandisk Corporation Reverse reading in non-volatile memory with compensation for coupling
US7447076B2 (en) 2006-09-29 2008-11-04 Sandisk Corporation Systems for reverse reading in non-volatile memory with compensation for coupling
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US8151163B2 (en) * 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7518923B2 (en) * 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
US7440324B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
US7495962B2 (en) * 2006-12-29 2009-02-24 Sandisk Corporation Alternating read mode
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
CN101617370B (zh) * 2007-02-07 2014-07-16 莫塞德技术公司 源侧非对称预充电编程方案
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US20080201588A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
WO2008101316A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) * 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7535764B2 (en) * 2007-03-21 2009-05-19 Sandisk Corporation Adjusting resistance of non-volatile memory using dummy memory cells
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
ITMI20071012A1 (it) 2007-05-18 2008-11-19 St Microelectronics Srl Dispositivo di memoria migliorato a veloce programmazione
US8654592B2 (en) * 2007-06-12 2014-02-18 Micron Technology, Inc. Memory devices with isolation structures
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8127104B1 (en) 2007-08-06 2012-02-28 Marvell International Ltd. Alignment matrix memory copy
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7802132B2 (en) * 2007-08-17 2010-09-21 Intel Corporation Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device
US8174905B2 (en) * 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
JP5314873B2 (ja) * 2007-10-05 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) * 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US7742335B2 (en) * 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US7849275B2 (en) * 2007-11-19 2010-12-07 Sandforce, Inc. System, method and a computer program product for writing data to different storage devices based on write frequency
US7903486B2 (en) * 2007-11-19 2011-03-08 Sandforce, Inc. System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
US8688947B1 (en) 2007-11-21 2014-04-01 Marvell International Ltd. Aligned data access
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US7983099B2 (en) 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US7940572B2 (en) 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
WO2009090731A1 (ja) * 2008-01-16 2009-07-23 Fujitsu Limited 半導体記憶装置、制御装置、制御方法
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) * 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US7848144B2 (en) * 2008-06-16 2010-12-07 Sandisk Corporation Reverse order page writing in flash memories
US8111548B2 (en) * 2008-07-21 2012-02-07 Sandisk Technologies Inc. Programming non-volatile storage using binary and multi-state programming processes
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8037235B2 (en) * 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
US8194481B2 (en) * 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8423866B2 (en) * 2009-10-28 2013-04-16 SanDisk Technologies, Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
US8634240B2 (en) * 2009-10-28 2014-01-21 SanDisk Technologies, Inc. Non-volatile memory and method with accelerated post-write read to manage errors
US8214700B2 (en) * 2009-10-28 2012-07-03 Sandisk Technologies Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9424930B2 (en) * 2010-09-15 2016-08-23 Sandisk Technologies Llc Apparatus, system, and method for non-volatile storage element programming
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8825977B1 (en) * 2010-09-28 2014-09-02 Western Digital Technologies, Inc. Hybrid drive writing copy of data to disk when non-volatile semiconductor memory nears end of life
US8456911B2 (en) 2011-06-07 2013-06-04 Sandisk Technologies Inc. Intelligent shifting of read pass voltages for non-volatile storage
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8566671B1 (en) 2012-06-29 2013-10-22 Sandisk Technologies Inc. Configurable accelerated post-write read to manage errors
KR101949987B1 (ko) * 2012-12-18 2019-02-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9026757B2 (en) 2013-01-25 2015-05-05 Sandisk Technologies Inc. Non-volatile memory programming data preservation
US8913428B2 (en) 2013-01-25 2014-12-16 Sandisk Technologies Inc. Programming non-volatile storage system with multiple memory die
US8942043B2 (en) 2013-03-04 2015-01-27 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US9117530B2 (en) 2013-03-14 2015-08-25 Sandisk Technologies Inc. Preserving data from adjacent word lines while programming binary non-volatile storage elements
US9009568B2 (en) 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
US9213601B2 (en) 2013-12-03 2015-12-15 Sandisk Technologies Inc. Adaptive data re-compaction after post-write read verification operations
US10114562B2 (en) 2014-09-16 2018-10-30 Sandisk Technologies Llc Adaptive block allocation in nonvolatile memory
KR102456104B1 (ko) * 2015-08-24 2022-10-19 삼성전자주식회사 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법
KR102393323B1 (ko) 2015-08-24 2022-05-03 삼성전자주식회사 재사용 주기를 이용하여 사용자 데이터를 쓰기 위한 워드라인을 결정하는 저장 장치의 동작 방법
KR102333746B1 (ko) 2015-09-02 2021-12-01 삼성전자주식회사 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법
US10248499B2 (en) 2016-06-24 2019-04-02 Sandisk Technologies Llc Non-volatile storage system using two pass programming with bit error control
US9817593B1 (en) 2016-07-11 2017-11-14 Sandisk Technologies Llc Block management in non-volatile memory system with non-blocking control sync system
US10437512B2 (en) * 2016-12-29 2019-10-08 Intel Corporation Techniques for non-volatile memory page retirement
JP2018160056A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 メモリコントローラ、メモリシステムおよび制御方法
US10956076B2 (en) 2017-05-23 2021-03-23 Texas Instruments Incorporated Integrated circuit capable of switching between non-volatile memory-based and volatile memory-based processor execution
US10553301B2 (en) 2017-06-03 2020-02-04 Sandisk Technologies Llc Dynamic read table block filter
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
JPH0679293B2 (ja) 1990-10-15 1994-10-05 富士通株式会社 計算機システム
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5369757A (en) 1991-06-18 1994-11-29 Digital Equipment Corporation Recovery logging in the presence of snapshot files by ordering of buffer pool flushing
US5287478A (en) 1991-08-06 1994-02-15 R-Byte, Inc. Digital data tape storage system utilizing plurality of read/write heads with system diagnostic capability
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5187338A (en) 1991-10-04 1993-02-16 Robertshaw Controls Company Fluid pressure operated switch and contact assembly
US5359569A (en) 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
TW261687B (zh) 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US5313585A (en) 1991-12-17 1994-05-17 Jeffries Kenneth L Disk drive array with request fragmentation
US5361227A (en) 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5450341A (en) 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5479633A (en) 1992-10-30 1995-12-26 Intel Corporation Method of controlling clean-up of a solid state memory disk storing floating sector data
US5488711A (en) 1993-04-01 1996-01-30 Microchip Technology Incorporated Serial EEPROM device and associated method for reducing data load time using a page mode write cache
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
GB9326499D0 (en) 1993-12-24 1994-03-02 Deas Alexander R Flash memory system with arbitrary block size
US5539690A (en) 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5485422A (en) 1994-06-02 1996-01-16 Intel Corporation Drain bias multiplexing for multiple bit flash cell
US5515317A (en) 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US5640032A (en) 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JPH08171515A (ja) 1994-12-19 1996-07-02 Nec Corp ディスクキャッシュにおけるメモリ管理方式
US5475693A (en) 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5671388A (en) 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
JPH08328762A (ja) 1995-06-06 1996-12-13 Mitsubishi Electric Corp 半導体ディスク装置及びそのメモリ管理方法
DE69635105D1 (de) * 1996-01-31 2005-09-29 St Microelectronics Srl Mehrstufige Speicherschaltungen und entsprechende Lese- und Schreibverfahren
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
KR100205309B1 (ko) * 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
US5862074A (en) * 1996-10-04 1999-01-19 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same
US5890192A (en) 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
KR100259972B1 (ko) * 1997-01-21 2000-06-15 윤종용 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치
GB2325546B (en) 1997-05-21 2001-10-17 Motorola Inc Electrically programmable memory and method of programming
US5930167A (en) 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US5851881A (en) 1997-10-06 1998-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making monos flash memory for multi-level logic
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
JP2000106276A (ja) 1998-09-28 2000-04-11 Fuji Photo Film Co Ltd フルカラー発光デバイス
KR100371022B1 (ko) * 1998-11-26 2003-07-16 주식회사 하이닉스반도체 다중비트 메모리셀의 데이터 센싱장치
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP4282197B2 (ja) * 2000-01-24 2009-06-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6297988B1 (en) * 2000-02-25 2001-10-02 Advanced Micro Devices, Inc. Mode indicator for multi-level memory
US6426896B1 (en) * 2000-05-22 2002-07-30 Actrans System Inc. Flash memory cell with contactless bit line, and process of fabrication
US6345001B1 (en) * 2000-09-14 2002-02-05 Sandisk Corporation Compressed event counting technique and application to a flash memory system
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6717847B2 (en) 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode

Also Published As

Publication number Publication date
CN1555559A (zh) 2004-12-15
US20030053334A1 (en) 2003-03-20
WO2003025949A1 (en) 2003-03-27
DE60214023T2 (de) 2007-03-29
US20040190337A1 (en) 2004-09-30
US7177184B2 (en) 2007-02-13
CN1555559B (zh) 2012-05-30
KR100918591B1 (ko) 2009-09-24
EP1433182B1 (en) 2006-08-16
EP1433182A1 (en) 2004-06-30
US6717847B2 (en) 2004-04-06
DE60214023D1 (de) 2006-09-28
ATE336788T1 (de) 2006-09-15
KR20040047835A (ko) 2004-06-05
US20070109864A1 (en) 2007-05-17
EP1433182A4 (en) 2004-12-29
US7385854B2 (en) 2008-06-10
JP2005503640A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
TW574696B (en) Selective operation of a multi-state non-volatile memory system in a binary mode
US6456528B1 (en) Selective operation of a multi-state non-volatile memory system in a binary mode
EP1769506B1 (en) Multi-purpose non-volatile memory card
KR100926950B1 (ko) 다중 데이타 상태에서 연산되는 비-휘발성 메모리의 기억엘리먼트 둘 간의 커플링 효과를 감소시키기 위한 연산 기법
US7596031B2 (en) Faster programming of highest multi-level state for non-volatile memory
US7372730B2 (en) Method of reading NAND memory to compensate for coupling between storage elements
US6958936B2 (en) Erase inhibit in non-volatile memories
US7518911B2 (en) Method and system for programming multi-state non-volatile memory devices
WO2007076451A2 (en) Body effect sensing method for non-volatile memories

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees