TW565844B - Content addressable magnetic random access memory - Google Patents

Content addressable magnetic random access memory Download PDF

Info

Publication number
TW565844B
TW565844B TW091101370A TW91101370A TW565844B TW 565844 B TW565844 B TW 565844B TW 091101370 A TW091101370 A TW 091101370A TW 91101370 A TW91101370 A TW 91101370A TW 565844 B TW565844 B TW 565844B
Authority
TW
Taiwan
Prior art keywords
line
bit line
magnetic
matching
magnetic tunnel
Prior art date
Application number
TW091101370A
Other languages
English (en)
Inventor
Peter K Naji
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW565844B publication Critical patent/TW565844B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

565844 A7 B7
五、發明説明（ 赫中請A左皇免 專國提出，申請曰期為_年1月3〇曰，而 寸〜甲味案號為〇9/774,934 〇 發明 快取記憶體 本發明關於電腦記憶體，而更特別的是關於 及其類似物。 發明 於電腦中，-快取記憶體放置於靠近cpu，來管理最近 的存取碼或資料。當於快取記憶雙中未發現該資料，則快 取記憶體發生失敗’因而從主記憶體擷取資料，並放入該 快取記憶體。此時⑽會被中斷，並處於等待狀態直到該 資料是有效的。 該C P U傳送一位址到該快取記憶體來檢查快取記憶體， 2包含儲存於該快取記憶體的字。而儲存於快取記憶體的 ㈣通常稱為、、標籤"，而一標籤字係由一標籤列或記憶 體早元所形成。如果於快取記憶體中找到由咖定址的字 ’則從快取記憶體讀取該字：否則定址主記憶體來讀取該 字。一字塊僅包含所取出的字，並接著從主記憶體將該字 傳遞到快取記憶體。 該快取記憶體接收CPU的位址，接著執行搜尋，並與儲 存於該快取記憶體的位址相比較。以並行方式用高速來執 行此比較，其需要一關聯或内容可定址記憶體（CAM)。如 果能由内容而非位址來識別所儲存的資料，則能大大地降 -4 - 五 565844 、發明説明（ 低存取記憶體中之資訊的時間。可〜 記憶體被廣泛地使用於快取 疋a #己憶體或關聯 。通常，於快取記州使=舆可轉緩衝器（tlb) 位址轉㈣料，但於轉二憶趙來綱 址記憶體來將虛擬位址轉譯成實體位址。對二定 而言，内容可定址記憶體是非常強的工具。…处理 7通常快取記憶體應該比主記憶體快—5iin㈣因子，所 對快取記憶體是很重要的、對於資料’僅sram的速 度對快取記憶體之類是必需的。 於先前技藝中，大部分的快取記憶體是由一系列的 SRAMs所組成。記憶體單元的狄鳩類型具有所需要的速度 :然而它們是依電性的記憶體。於先前技藝中，sram單元 係形成一陣列，加上位於該陣列周圍或其他外部區域的所 有比較匹配偵測電路。再者，在該單元SRAM所建立的内容 可定址記憶體不能被關閉，但是遮蓋必須發生於該周圍， 如此會導致功率的浪費。此外，對主記憶體通常使用不同 的記憶體單元，因此快取記憶體與主記憶體需要不同的處 理與組裝步驟。 、 " 因此，非常希望能提供可克服此等問題的快取記憶體。 圖式的述 參考圖式： 圖1係根據本發明的内容可定址磁性隨機存取記憶體 (CAMRAM)的概要圖； 圖2係圖1之内容可定址磁性隨機存取記憶體的部分等量 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 裝 訂 線 565844
的局部概要圖； 取：二：係根據本發明描述内容可定址简機名 L' (CAMRAM)更多的實施例； 圖7是一描述各種I/O連接的内衮 悟邮抑 死侵幻円夺可疋址磁性隨機存取記 =te早兀巨集觀點；以及 圖叶田述一内容可定址磁性隨機存取記憶體單元的陣列。 fe佳實殖例之;沭 現在參考圖i，係描述根據本發明的内容可定址磁性隨 機存取記憶體單M0。單㈣歸—差動連接成對的磁隨 迢接合面（MT;)12#14。磁隧道接合面的使耗藉由將其連 接於電路中，因此通過形成該磁隧道接合面的堆疊層，該 電机可垂直地從一磁層流到另一磁層。該磁隧道接合面能 於電性上被表示為一電阻器，而於兩穩定狀態的任一，該 電阻的大小視兩磁向量的方向而定。如熟悉此項技藝者所 瞭解的，當該磁向量是錯誤調正（指向相反方向）時，該磁隧 道接合面具有相當高的電阻，而當該磁向量是調正時，該 磁隧道接合面具有相當低的電阻。該磁隧道接合面於此項 技蟄中是眾所皆知的，所以於此不再詳細描述。然而，關 於磁隧道接合面之組裝及作業的更多資訊，可以在丨998年3 月3 1日發佈的專利號碼5,7〇2,8-34，標題為“ Multi-Layer Magnetic Tunneling Junction Memory Cells” 中得到，並且 以引用的方式併入本文中。 單元10另外包括連接到差動連接成對的磁隧道接合面12 與14的比較匹配偵測電路15。電路15包括標示為bl與 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
565844
BLN(非位元線）的差動標籤位元線、標示為PBL與PBLN的 差動標籤程控位元線、標示為EN的賦能線、標示為WL的字 線、標示為DL的數位線、以及標示為^11的匹配線，該匹配 線在放置於標籤位元線上的輸入資料與儲存於該單元的資 料間提供匹配指示。 更特別地，磁隧道接合面丨2的較低端點丨6(圖丨中）直接連 接到差動標籤程控位元線PBL ,而磁隧道接合面14的較低端 點17(圖1中）直接連接到非差動標籤程控位元線pBLN。馬上 會更詳細的描述原因，磁隧道接會面12與14的較低端點16 與17位在形成該磁隧道接合面堆·疊層的頂端，而各自的上 端點18與19位在該堆疊層的底部。磁隧道接合面12的上端 點1 8通過第一開關電晶體2丨與第二開關電晶體22連接到接 合面24。而磁隧道接合面14的上端點19通過第一開關電晶 體25與第二開關電晶體26連接到接合面27。開關電晶體u 與25的控制端或閘直接連接到賦能線EN。開關電晶體22的 閘直接連接到接合面27，而開關電晶體26的閘直接連接到 接合面24。 開關電晶體28連接標示為Vdd的功率供應與接合面24，而 開關電晶體29連接功率供應vdd與接合面27。開關電晶體28 的控制端或閘直接連接到接合面27，而開關電晶體29的控 制端或閘直接連接到接合面24。一對開關電晶體3丨與32各 別連接功率供應vdd與接合面24及27。開關電晶體31與32的 控制端或閘皆直接連接到賦能線EN。 開關電βθ體3 4連接標籤位元線β L與接合面2 4，而控制端 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱) 565844
或閘直接連接到字線WL。開關電晶.體3 5連接非標藏位元線 ⑽與接合面27，而控制端或閘直接連接到字線WL。-對 串聯連接的開關電晶體37與38連接功率供應與匹配線 ML。開關電晶體37的控制端或閘直接連接到標籤位元線 BL ’而開關電晶體38的控制端或閘直接連接到接合面”。 另-對串聯連接的㈣電晶體4()與41連接功率供應侧與匹 配線ML。開關電晶體40的控制端或閘直接連接到接合面24 ’而開關電晶體41的控制端或閘直接連接到非標籤位元線 BLN。 此外，參考圖2，描述磁隧道接合面12與14如堆疊層， 而該堆疊層係由磁性材料、絕緣材料與非磁性導體以熟 知的方式組合而成。比較匹配偵測電路15係形成於支撐 半導體基板的表面（未顯示），通常在磁隧道接合面12與14 之下。磁隧道接合面12包括位在電路15上面的傳導性材 料底層45，而且經由一通道46連接到開關電晶體2丨。磁 隧道接合面14包括位在電路1 5上面的傳導性材料底層47( 通常由與材料45相同的層形成），而且經由一通道48連接 到開關電晶體25。 、 數位線DL係形成來向下延伸磁隧道接合面丨2與丨4，而且 非常緊密地足以在磁隧道接合面12與U產生部分程控磁場 。標籤程控位元線PBL係位於磁隧道接合面12上，非常緊密 地足以在磁隧道接合面12產生部分程控磁場，而且以垂直 方向導向數位線DL。同樣地，非標籤程控位元線pBLN係位 於磁隨道接合面14上，非常緊密地足以在磁隧道接合面12 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 565844
產生部分程控磁場，而且以垂直方向導向數位線dl。因此 ’於記憶體程控期Fa1，使用數位線DL、標籤程控位元線 PBL與非標籤程控位元線pBLN來各別定址所有的單元。 苓考圖3、4、5與6，描述本發明中内容可定址磁性隨機 存取。己丨思體（CAMRAMs)更多實施例。此等實施例描述連接 電路中電位的改變，例如，不同的傳導電晶體（例如，N —傳 導與P-傳導），以及各種元件的不同位置。内容可定址磁 生Ik機存取5己憶體單元1 〇或任何其他單元實施例的巨集觀 點描述於圖7，顯示各種I/O連操。 現在參考圖8 ,内容可定址磁性隨機存取記憶體單元i 〇 的陣列50的各元件類似於圖7所描述的單元1〇。於該陣列 中的内容可定址磁性隨機存取記憶體單元係配置成列與 行，其中η與m代表任何的整數。陣列中所有的單元由標 籤位元線與非標籤位元線（各自標示為Bl〇至BLn及BLN0 至BLNn)搞合，而該賦能線（標示為EN〇至ENn)沿著該行 延伸，而該字線（標示為WL〇至WLm)、該數;位線（標示為 DL0至DLm)與該匹配線_(標示為ml〇至MLm)沿著該列延伸 。該匹配線ML0至MLm耦合、到匹配偵測電路5丨，該匹配 偵測電路5 1在任何匹配線上偵測一匹配，並輸出一匹配 信號（標示為M0至Mi)。 一一. 由下面的處理程控相配的資訊到位於陣列5 〇的每一單元 ’隨著參考前'面的圖1。藉由應用邏輯〇於賦能線（EN=〇)來 程控去能該單元。於該去能期間，接合面2 4與2 7會保持朝 向Vdd，此對於在程控作業之後，立刻發生的讀取與搜尋模 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
線 565844 A7 B7 五、發明説明（7 ) 式的快速轉變而言是重要的。同時，藉由應用邏輯0來去能 該字線（WL = 0)。為了高速程控，選擇一對程控位元線PBL 與PBLN，或所有成對的程控位元線，而且選擇一數位線 DL。藉由傳遞該適當的電流‘通過所選擇的程控位元線PBL 與PBLN，及所選擇的數位線DL，將沿著一特定列來程控所 選擇的單元。例如，選擇PBLO與PBLNO來選擇單元的第一 行。選擇DLO來選擇位於第一行的第一單元。當適當的電流 應用於線路PBLO、PBLNO與DLO，接著會使用所期望的相 配資訊程控位於第一行的第一單元。 \ 於搜尋模式中，執行下面的處1里。藉由應用邏輯1於所選 擇的賦能線（EN=1)，來賦能陣列50中所選擇的單元行，從 去能狀態（ΕΝ=0)提升該賦能線。同時，去能該字線（WL = 0) 。當該单元被去能（E N=0 )，該匹配線M L會預先改變為接地 。把標籤位元線PBL與PBLN接地。一旦賦能該單元，而且 該標籤位元線接地，由電晶體28、22、2 1與磁隧道接合面 12發展一再生+Vc回饋，而由電晶體29、26、25與磁隧道接 合面14將使接合面24繼續保持在Vdd，並且會提取接合面27 至一接近地線的電壓，而反之亦然，將使接合面27繼續保 持在Vdd，並且會提取接合面24至一接近地線的電壓。接合 面24與27上的電壓各自出現在電晶體40與38的閘。因此， 電晶體40與41或者電晶體37與38會根據標籤位元線BL與 81^的輸入位址提升匹配線ML。 此時陣列5 0已準備好啟動該搜尋。-由於，該賦能線處於 高狀態，而且開始高速並行搜尋。輸入字（BL〇 · · · BLn) -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 五、發明説明（8 ) 與儲存於陣列5〇之列的資料相比較。儲存於每一内容可定 址磁性隨機存取記憶體單元1〇的資料已知如一、、標籤,，， :申内容可定址磁性隨機存取記憶體單元1G的-列形成-標籤字。内容可定址磁性隨機存取記憶體單元1G的每一列 :::標籤字係連接到一匹配線(ML〇. . mLn)。如果該 標戴字有任何未匹配的位元’該相對的匹配線被下拉。如 果該標籤字所有的位元匹配該輸入字，該相對的匹配線仍 然處於高的狀態。匹配制電路5H貞㈣匹配線的電晶體 二並且將結果儲存於暫存器。_5()中—或更多位元的遮 蓋，於此稱為、'遮蓋的質疑位元-位置"，藉由提取希望的 ::元的賦能線即可輕易地完成。該位元與产低賦能線會 沿著該相關行關閉該内容可定址磁性隨機存取記憶體單元 ，因此，提供局部遮蓋，並節省功率。 於。貝取作業松式中，該内容可定址磁性隨機存取記憶體 可被使用作為隨機存取記憶體，或者能被設計錢續地存 取。^取作業模式如下。當去能該賦能線（ΕΝ=0)，預先 充電該標籤位元線BL與BLN朝向Vdd。接合面_27及位 兀線BL與BLN會朝向Vdd。接地程控位元線pBL與pBLN。 由於在該讀取期間去能匹配偵測電路51 ,別標籤位元線 B L與B L N會取得打開或關閉電晶體3 7與4丨的邏輯高位準或 逆輯低位準，因此使匹配線ML移動。在隨機存取期間去能 匹配偵測電路5 1會防止匹配偵測電路5丨不必要的轉變。賦 能字線（WL=1)與賦能所選擇的單元（ΕΝ==ι)。視磁隧道接合 面12與工4而定，接合面24與27會朝向㈣或稍微高於地線的 -11 - 565844 A7 B7 五、發明説明（9 ) 電壓。如果接合面24與27是朝向Vdd，標籤位元線BL或 BLN各別停留在Vdd。然而，如果接合面24與27是朝向稍微 高於地線的電壓，標籤位元線BL或BLN各別取得下拉接近 地線，此時高速檢測放大器（未顯示）會檢測在標籤位元線 BL或BLN上的電壓在高速與輸入該檢測資料時的差異。因 此應瞭解該掃描結構能夠為一電壓或電流模式。 最好能選擇電晶體21、22與28、電晶體25、26與29、以 及磁隧道接合面12與14的電阻，使得磁隧道接合面12與14 上的電壓大約在100 mV到400 mV的範圍内。以上述的範圍 能達到最大的MR(該比率介於最λ電阻與最小電阻之間）。 通常，較低的電壓遍怖磁隧道接合面12與14時，需要較高 的MR與較低的電流消耗量。 由於處理、偏移電壓的變化、溫度等等產k此等變化會 使速度下降，所以單一磁隧道接合面單元是受電阻變化所 支配。因而，以於此所描述的内容可定址磁性隨機存取記 憶體的差動方式來程控一雙磁隧道接合面單元，所有此類 的變化為常見的模式，而且會自動消除。此外，有效的輸 出信號會因該雙磁隧道接合面單元與該差動作業而加倍。 另外，單一磁隧道接合面單元使用於主記憶體與資料檢測 ，而且在記憶體陣列的結束端處理（參考如 2000年申請的 聯合待案申請書，標題為'' HIGH DENSITY ;MRAM CELL ARRAY"，讓渡給同一受讓人），該内容可定址磁性隨機存 取記憶體與主記憶相比是非常快速的。 於此請注意於該單元中，該内容可定址磁性隨機存取記 、 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 565844
憶體單元能被局部標記，而不會喪失資訊，然而以狄她 為主的CAM單元不能被標記，.因為它們不能在該單元中被 關閉，並且標記必須發生於該陣列的周圍。内容可定址 性隨機存取記憶體單元的局部標記大體上能使功率節省。 内容可定址磁性隨機存取記憶體單元係經由該單元賦能線 EN的輸入而被標記，其連接到連接單元行的料線㈣。外 ’該内容可定址磁性隨機存取記憶體單元不需要來自使用 於高密度MRAMs之標準磁隧道接合面結構的任何偏向（參考 上面有瞄準器的聯合待案申請書）。 因此’揭露一新的改善過的内-容可定址磁性隨機存取記 ，體單S，至少與以SRAM為基礎的記憶體_樣快速，而且 是非依電性的。在者，於搜尋期間不管是發現匹配或未匹 配，該位元線電壓保持相對地固定。每單元的差動作業， 由於處理、偏移電壓的變化、溫度等等的電阻變化會自動 消除，而且不必犧牲作業速度。此外，為了更有效率地檢 ’貝J及作業’ §亥差動作業提供大量輸出信號。 由於泫内容可定址磁性隨機存取記憶體單元的非依電性 ，會產生新的快取記憶體設計，而且會產生新的cpu架構 。而使用該新的内容可定址磁性隨機存取記憶體單元來設 计n速搜尋.引擎，對聯合資料處_理會產生眾多的系統與應 熟悉此項技藝者應瞭解，位元線通常結合磁隧道接合面 單元陣列的所有行，而數位線結合該陣列的所有列。該位 元線與數位線係用於讀取與程控或儲存資訊於陣列時，各
裝 訂
線 -13-

Claims (1)

1· 一種磁性隨機存取記憶體單元，包括： 一差動連接成對的磁隧道接合面；以及 私控與谓測電路連接到$差動連接成對的磁隨道接合 面’並且包括差動位元線、差動程控位元線、一賦能線 、一字線與一數位線。 2 · 種内合可疋址磁性隨機存取記憶體，包括： 一差動連接成對的磁隧道接合面；以及 一比較匹配偵測電路連接到該差動連接成對的磁隧道接 合面γ並且包括差動標藏位元線、差動標籤程控位元線 賦旎線、一字線、一數位線與一匹配線，該匹配線 在放置於忒動標籤位元線上的輸入資料與儲存於該單元 中之資料間提供一匹配指示。 3·如申請專利範圍第2項之内容可定址磁性隨機存取記憶 體〃中4差動連接成對的磁隨道接合面與該比較匹配 谓測電路係形成在一共用的支撐基板上。 4. 如申請專利範圍第2項之内容可定址磁性隨機存取記憶 體其中3亥差動連接成對的磁隨道接合面形成一非依電 性的記憶體。 5. 如申明專利範圍第2項之内容可定址磁性隨機存取記憶 體，其中該差動標籤位元線與該差動標籤程控位元線包 括一耦合到該差動連接成對的磁隧道接合面的標籤位元 線、一麵合到該差動連接成對的磁隧道接合面的非標籤 位元線、一連接到該差動連接成對的磁隧道接合面第一 磁隨道接合面的標蕺程控位元線、以及一連接到該差動 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 565844 ί i, ττ、申請專利範圍 Α8 Β8 C8 D8 6. 連接成對的磁隧道接合面第二_道接 控位元線。 叫幻非铩紙私 -種内容可定址磁性隨機存取記憶體，包括： 第端料過第u彳連接成對的電晶體連接到 第一接合面的第-磁随道接合面，以及具有第—端點、 ==連接成對的電晶體連接到第二接合面的第: 到 ：s I亥第-磁隧道接合面的第二端點連接 到-私控位元線’而該第二磁隨道接 接到-非程控位元線，而第一李列 知點 第一㈣#關運接成對之電晶體 ^連接到—賦能線，第二系列連接成對之電 體的第-控制端連接到一賦能線； 該第-接合面係通過第一電晶體耦合到一位， =第:電晶體的一控制端係連接到一字線，而該第-；：：：過電晶體輕合到一非位元線，隨著該 一電日日體的一控制端係連接到該字線； 7第-，合面係通過第—賦能電晶料合到—功 入‘，隨著該第一賦能雷曰# 月J 能線，而該第二接合面制端係連接到該賦 功率輸入端，隨著該第:賦能電晶體麵合到-到該賦能線；帛-賦…體的-控制端係連接 該第一接合面係通過第一差動電晶體輕合到該 =，隨著該第一差動電晶體的-控制端係連接到第： 系列連接成對之電晶體的第二的控制與該第二接合： 而該第二接合面係通過第二差動電晶體 連的 曰曰 裝 隨 第 訂 本紙張尺度適财@ g家標準(⑽）A4規格 -2- 565844 I w：
^端H亥第二差冑電晶體的一控制端係連接到第二 系列連接成對之電晶體的第二的控制與該第_接合面； 以及 第一系列連接成對的匹配電晶體連接該功率輸入端與 匹配線，卩近著第一系列連接成對的匹配電晶體的第一 控制端連接到該位元線，而第U連接成對的匹配電 晶體的第二控制端連接到該第二接合面，而第二系列連 j妾成對的匹配電晶體連接該功率輸入端與該匹配線，隨 著σ玄第一成對的匹配電晶體的第一控制端連接到該非位 70線，而第二成對的匹配電晶體的第二控制端連接到該 第一接合面。 7·如申請專利範圍第6項之内容可定址磁性隨機存取記憶 體/、中°亥第一與該第二系列連接成對的電晶體、該第 一與該第二電晶體、該第一與該第二賦能電晶體、該第 :與該第二差動電晶體與該第一與第二對匹配電晶體係 形成於一半導體基板上，而該第一與第二磁隧道接合面 係形成在位於該半導體基板的層。 8·如申請專利範圍第7項之内容可定址磁性隨機存取記憶 體，另外包括一相關於該第一與第二磁隧道接合面的數 位線，而且放置於該第一與第二磁隧道接合面之下，隨 著該程控位元線係放置在該第一磁隧道接合面的上方， 但該非程控位元線係放置在該第二磁隧道接合面的上方 9· 一種連接以形成一内容可定址非依電性記憶體之記憶體 本紙張尺錢财a a家_CNSy_A4規格(肅297公董)_
裝 訂
56經Γ
申請專利範圍 ABCD 單元陣列，包括： 眾多配置成列與行的記憶體單元； 每一記憶體單元包括一對差動連接的磁隧道接合面、 一標籤位元線·、一非標籤位元線、一程控標籤位元線、 一非程控標籤位元線、一賦能線、一字線、一數位線與 一匹配線，該匹配線在放置於該動標籤位元線上的輸入 資料與儲存於該單元中之資料間提供一匹配指示； 每一記憶體單元的一行的該標籤位元線、非標籤位元 線、程控標籤位元線、非程控標籤位元線與賦能線係各 自耦合到各個其他記憶體單元之一行的該標籤位元線、 非標籤位元線、程控標籤位元線、非程控標籤位元線與 賦能線； 每一記憶體單元之一列的該字線、數位線與匹配線係 耦合到各個其他記憶體單元之一列的該字線、數位線與 匹配線；以及 匹配偵測電路轉合到每列中的該匹配線。 10.如申請專利範圍第9項之連接以形成一内容可定址非依電 性記憶體之記憶體單元陣列，其中該差動連接成對的磁 隧道接合面包括眾多形成於一半導體基板的電晶體，隨 著該磁隧道接合面形成陣列配置在該半導體基板上。 1 1.如申請專利範圍第10項之連接以形成一内容可定址非依 電性圮憶體之記憶體單元陣列，其中記憶體單元的每一 列包括孩數位線放置在下面，而且田比連該列中的所有記 憶體單7C，記憶體單元的每一行包括程控位元線放置毗 連，並且在该行所有記憶體單元的該差動連接成對的磁 隧道接合面的该第一磁隧道接合面上，以及記憶體單元 -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公羡) 565844 8 8 8 8 A B c D 申請專利範圍 的每一行包括程控位元線放置®比連，並且在該行所有記 憶體單元的該差動連接成對的磁隧道接合面的該第二磁 隧道接合面上。 -5. 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091101370A 2001-01-31 2002-01-28 Content addressable magnetic random access memory TW565844B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/774,934 US6304477B1 (en) 2001-01-31 2001-01-31 Content addressable magnetic random access memory

Publications (1)

Publication Number Publication Date
TW565844B true TW565844B (en) 2003-12-11

Family

ID=25102747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101370A TW565844B (en) 2001-01-31 2002-01-28 Content addressable magnetic random access memory

Country Status (6)

Country Link
US (1) US6304477B1 (zh)
JP (1) JP3793507B2 (zh)
KR (1) KR100869659B1 (zh)
CN (1) CN1524271B (zh)
TW (1) TW565844B (zh)
WO (1) WO2002061755A1 (zh)

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6512690B1 (en) * 2001-08-15 2003-01-28 Read-Rite Corporation High sensitivity common source amplifier MRAM cell, memory array and read/write scheme
KR100406924B1 (ko) * 2001-10-12 2003-11-21 삼성전자주식회사 내용 주소화 메모리 셀
SG102019A1 (en) * 2001-12-04 2004-02-27 Inst Data Storage Magnetic tunnel junction magnetic random access memory
JP4278325B2 (ja) 2001-12-19 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
US7237100B2 (en) * 2002-01-09 2007-06-26 International Business Machines Corporation Transaction redirection mechanism for handling late specification changes and design errors
US6548849B1 (en) 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
JP4133149B2 (ja) * 2002-09-12 2008-08-13 株式会社ルネサステクノロジ 半導体記憶装置
JP4294307B2 (ja) * 2002-12-26 2009-07-08 株式会社ルネサステクノロジ 不揮発性記憶装置
KR100479810B1 (ko) * 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
DE60335465D1 (de) * 2003-10-22 2011-02-03 St Microelectronics Srl Über den Inhalt anwählbare Speicherzelle
US7333360B2 (en) * 2003-12-23 2008-02-19 Freescale Semiconductor, Inc. Apparatus for pulse testing a MRAM device and method therefore
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7196921B2 (en) * 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7130206B2 (en) * 2004-09-30 2006-10-31 Infineon Technologies Ag Content addressable memory cell including resistive memory elements
US7675765B2 (en) * 2005-11-03 2010-03-09 Agate Logic, Inc. Phase-change memory (PCM) based universal content-addressable memory (CAM) configured as binary/ternary CAM
JP4231887B2 (ja) * 2006-09-28 2009-03-04 株式会社東芝 不揮発ラッチ回路および不揮発性フリップフロップ回路
TWI449040B (zh) * 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
JP4435189B2 (ja) * 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
US8243502B2 (en) * 2007-12-14 2012-08-14 Nec Corporation Nonvolatile latch circuit and logic circuit using the same
ATE538474T1 (de) * 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) * 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8228703B2 (en) * 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
JP2010192053A (ja) * 2009-02-19 2010-09-02 Toshiba Corp 半導体記憶装置
US8489801B2 (en) * 2009-03-04 2013-07-16 Henry F. Huang Non-volatile memory with hybrid index tag array
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
WO2010137573A1 (ja) * 2009-05-29 2010-12-02 日本電気株式会社 不揮発性ｃａｍ
CN101567214B (zh) * 2009-06-10 2011-06-15 哈尔滨工业大学 适应九管存储单元读写功能的行选择器
US8120939B2 (en) * 2009-09-24 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell having an isolation transistor formed between first and second pass transistors and connected between a differential bitline pair
JP2012089205A (ja) * 2010-10-20 2012-05-10 Renesas Electronics Corp 連想記憶装置
US8729545B2 (en) 2011-04-28 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8897049B2 (en) 2011-05-13 2014-11-25 Semiconductor Energy Laboratories Co., Ltd. Semiconductor device and memory device including semiconductor device
US8908407B1 (en) * 2011-07-30 2014-12-09 Rambus Inc. Content addressable memory (“CAM”)
US8638582B1 (en) 2011-08-23 2014-01-28 Netlogic Microsystems, Inc. Content addressable memory with base-three numeral system
JP6004465B2 (ja) * 2012-03-26 2016-10-05 国立大学法人東北大学 不揮発機能メモリ装置
JP6179818B2 (ja) * 2012-09-06 2017-08-16 日本電気株式会社 不揮発性連想メモリ
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) * 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) * 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
TWI550632B (zh) * 2014-10-30 2016-09-21 華邦電子股份有限公司 非揮發靜態隨機存取記憶體電路
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
WO2016126474A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device locations
CN107408404B (zh) 2015-02-06 2021-02-12 美光科技公司 用于存储器装置的设备及方法以作为程序指令的存储
CN107408408B (zh) 2015-03-10 2021-03-05 美光科技公司 用于移位决定的装置及方法
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
TWI579860B (zh) * 2015-03-23 2017-04-21 國立成功大學 一種記憶細胞及具該記憶細胞的內容可定址記憶體
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US9934857B2 (en) * 2016-08-04 2018-04-03 Hewlett Packard Enterprise Development Lp Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
WO2020194366A1 (ja) 2019-03-22 2020-10-01 Tdk株式会社 不揮発性連想メモリセル、不揮発性連想メモリ装置、及びモニター方法
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751677A (en) * 1986-09-16 1988-06-14 Honeywell Inc. Differential arrangement magnetic memory cell
US5452243A (en) * 1994-07-27 1995-09-19 Cypress Semiconductor Corporation Fully static CAM cells with low write power and methods of matching and writing to the same
JP3767930B2 (ja) * 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5949696A (en) * 1997-06-30 1999-09-07 Cypress Semiconductor Corporation Differential dynamic content addressable memory and high speed network address filtering
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6175515B1 (en) * 1998-12-31 2001-01-16 Honeywell International Inc. Vertically integrated magnetic memory
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device

Also Published As

Publication number Publication date
KR20030072617A (ko) 2003-09-15
US6304477B1 (en) 2001-10-16
WO2002061755A1 (en) 2002-08-08
KR100869659B1 (ko) 2008-11-21
JP3793507B2 (ja) 2006-07-05
CN1524271B (zh) 2010-04-28
CN1524271A (zh) 2004-08-25
JP2004525473A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
TW565844B (en) Content addressable magnetic random access memory
US7791941B2 (en) Non-volatile SRAM cell
JP5604107B2 (ja) 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法
US4300212A (en) Nonvolatile static random access memory devices
US7016223B2 (en) Magnetoelectronic memory element with inductively coupled write wires
USRE40995E1 (en) Multi-element resistive memory
Sakimura et al. MRAM cell technology for over 500-MHz SoC
US6757189B2 (en) Magnetic random access memory with memory cells of different resistances connected in series and parallel
US7277319B2 (en) System and method for reading a memory cell
US7173846B2 (en) Magnetic RAM and array architecture using a two transistor, one MTJ cell
US7630257B2 (en) Methods and systems for accessing memory
US8018751B1 (en) Ternary content addressable memory (TCAM) cells with low signal line numbers
TW201344688A (zh) 以高速磁性隨機存取記憶體為基礎的三元內容可定址的記憶體
US7068533B2 (en) Resistive memory cell configuration and method for sensing resistance values
KR20040023764A (ko) 자기 랜덤 액세스 메모리
US4160275A (en) Accessing arrangement for memories with small cells
KR101136038B1 (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
US6909628B2 (en) High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell
JP2002334585A (ja) 半導体記憶装置
US20050007829A1 (en) System and method for reading a memory cell
US6975555B2 (en) Magnetic random access memory using memory cells with rotated magnetic storage elements
JPH0453040B2 (zh)
JPH0383293A (ja) 内容参照メモリセル
JPH11167795A (ja) 強誘電体メモリセル及び装置
JPH02143980A (ja) 記憶マトリックス

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees