TW559669B - Semiconductor circuit and semiconductor device - Google Patents

Description

559669

發明所屬的技術領域： 此發明是有關於達到驅 半導體電路裝置及半導體裝 (System in a Package ，以 裝置及半導體裝置。 習知技術： 動能力及消耗電力的最佳化的 置’特別是關於使用S i p 下稱之為SiP。）之半導體電路 圖11是說明先前的SiP的構成之部分剖面圖。參照圖 11 ’SiPllOO在晶片焊墊3000上，設置例如形成有邏輯電 路之晶片（以下稱之為Logic晶片。）2〇〇〇。 在Logic晶片2000上，載置例如形成有DRAM#記憶體 之晶片（以下稱之為記憶體晶片。）j 〇 〇 〇。 〜 在記憶體晶片1 0 0 0及Log i C晶片2 ο ο 〇的晶片上分別形 成有與輸出入電路相連接的焊墊（圖中未標示。）。 為了將記憶體晶片1 〇 〇 〇與Log i c晶片2 〇 0 0在電性上導 通，將各晶片上所設置的焊墊相互以連線5〇〇 〇b加以連 接。 為了與Si P11〇〇的外部（圖中未標示。）在電性上導 通，將設在Logic晶片2000上的焊墊與内部引線7〇〇()以連 線5 0 0 0 a加以連接。 亦即’ 3己憶體晶片1 0 0 0的輸出入信號並非從封裝直接 輸出入，而是經由Logic晶片2000從連線50 00a來輸出入。 將記憶體晶片1 0 0 0及Log i c晶片2 0 0 0分別在晶圓狀態 下來測試時，將記憶體晶片1〇〇〇及L〇gic晶片2000的輸^ 入信號從各自的焊墊直接輸出入到測試裝置，因為負載變

2111-4775-PF(N).ptd 第4頁 559669 五、發明說明（2) 大’需要確保輸出入的驅動能力能夠通過測試。 向SiP1 100 一般將記憶體晶片1 000及Logic晶片20 00封 装成一個時’在各個晶片上的輸出入電路上，需要 驅動晶$外部所需的多出的驅動能力。 但是，在通常使用Si P11〇〇時，因為晶片間的 =的c;rr…只需要具有能夠從記憶體 1 000的負曰#所0^，或從L〇glc晶片2000驅動記憶體晶片 的負载所需的驅動能力即可。 發明所欲解決之課題： 上述一般先前的SiPllOO中戶斤在/ 部的輸出入電路，便不需要能夠在不需要驅動封裝外 驅動能力。相反地，若是動封裝外。"载所需的 力也會變大。 疋具有14些驅動能力時，其消耗電 若是碟保測試時所需要的 時所需的驅動能力也較大，‘力，會使得通常使用 因此，本發明的丄電力變大的問題。 以改變測試時及通常使用時的㊅^導體電路裝置，可 到驅動能力及消耗電力的最佳^。電路的驅動能力，達 用以解決課題的手段·· 此發明中之半導體電路裝 衝器電路，包括有第1控制部， 導體裝置，包括：緩 致能，輸入資料時成為非致能^t當輸出資料時成為 下切換之第2信號，輸出第3=第1信號，及在測試模式 述第1信號及第2信號的反轉Γ二，及第2控制部，輸入上 轉Μ，輸出第4信號；及輸出 2111-4775-PF(N).Ptd 559669 五、發明說明（3) ___ 入電路，包括有輸入第3信號的第丨驅 的第2驅動器、及第3的驅動器，將复二為、輪入第4信號 器及第2驅動器的輪出端子相連接/、/入端子與第1驅動 動器及第2驅動器的輸入端子相連接。、/、輪出端子與第1驅 如申請專利範圍第1項所述的半導 ^ ’輸入在輸出資料時成為致能，=相連接；第1控 致能之第1信號及控制暫存 在輸入資料時成為非 ^ ^ ^ ut ///Λ 3 ^; ^ 輪出第4信號。 器的輸出的反轉信號， 如申晴專利範圍第丨 衝器電路包括：k07牛導體電路裝置，其緩 器，輸入在測試部電路相連接；選擇 及選擇器的輸出，輪=以貝Λ 非致能之第1信號， 信號及選擇器的出 。就，及第2控制部，輸入第1 如申請專^ 反轉信號，輸出第4信號。 導體電路裝置U1項到第3項甲的任—者中所述的半 此發明中之^ 1控制σ卩及第2控制部為A N D電路。 衝器電路，包括^體電路裝置及半導體裝置，包括··緩 能，輸入資料時 1控制°卩，輸入當輸出資料時成為致 切換之第2信號，”、、非致，之第1信號，及在測試模式下 號，輸出第4 ^雨出第3信號；及第2控制部，輸入第！信 ,及輸出入電路，包括有輸入第3信號的 2111-4775-PF(N).ptd 第6頁 559669 — — --- 五、發明說明（4) 及號的第2驅動器、及將輸入端子與 1驅動器及第2驅動2輸出端子相連接，輸出端子與第 如二專==端子相連接之第3的驅動器。 ^ II φ ^ 圍第5項所述的半導體電路裝置，其緩 =於暫存器，與内部電路相連接；第;ί ί之第為聽，輸人f料時成為非致 控制部，輸入第:疒ί :的輸出’輸出第3信號；及第2 铷入第1 k諕，輸出第4信號。 如申請專利範圍第5項所 出、及從内部電路輸出刀的⑵號第i控上暫，器：^ 及選擇器的輸：輸Ϊ;二時成Λ非致能之第1信號， 如？的反轉信號，輸出第4信號。 導體電心置項到第7項中的任-者中所述的半 反向器電路。八中第控制部為AND電路，第2控制部為 置，與；主：形成邏輯電路的半導體‘路裝 形成，其中形i邏輯=置在電性上加以導通所 的半導體電路^ 導體電路裝置或形成記憶體 任-者中所述範圍第1項到第8項中的 如申請專利範圍第9項所述的半導體裝置，其中在形 2111-4775-PF(N).ptd 559669

五、發明說明（5) 成邏輯電路的半導體電路裝置的上方，載置形成記作體 半導體電路裝置，並在電性上加以導通。 〜 如申請專利範園第9項或第1 〇項所述的半導體裝置， 其中取代形成記憶體的半導體電路裝置，使用形成邏電 路的半導體電路裝置。 一種半導體裝置，藉由將複數個半導體電路裝置間在 電性加以導通所形成，上述半導體電路裝置是使用申請專 利範圍第1項到第8項中的任一者中所述的半導體電路$ 置。 、 發明的實施例： ， 實施形態1 : 以下針對此發明來做說明。圖丨為說明實施形態丨中之 sip構成之部分平面圖。參照圖1，此Sipi〇在晶片焊墊3上 設置Logic晶片2，在其上方載置記憶體晶片i。 在記憶體晶片上形成輸出入電路13a，設置與其輸出 入電路13a相連接之焊塾。 ^然可以在圯憶體晶片丨上設置單數或複數個焊墊丨i & 及輸出入電路13a。 山曰曰片2上’形成輸出入電路23a，設置與其輸 出入電路23&相連接之焊墊21&及22&。 ★矸二：tL:g:C晶片2上存在有複數個焊墊21a及228等， 也 置早數或複數個輸出入電路23a。 為了將δ己憶體晶片1與L〇g i c晶片2在電性上導通，例 ^59669 五、發明說明（6) 將：別所設的焊墊"a與223間以連線以加以連接。 存丨& i 了與s 1 p1 〇的外部（圖中未標示。）在電性上導、_ 線5a力! ST,片2上所設的焊墊…與内部引線7二連 ^為實施形態i中之輸出入電路圖。#照圖2 MS記憶體晶片1的輸出入電路13“L。…晶片2的 輸出入電路23a中所用的電路。 的 =入電路133與233中設置有輸入信號E1之驅 D1 ’及輸入信號E2之驅動器D2。 勒 端早1匕1卜設置有驅動器D3 ’將驅動器D1及驅動器D2的輸出 輸入端子相連接，將驅動器D1及驅動器D2的輸入 端子與其輸出端子相連接。 幻箱〗入 將驅動器D3的驅動能力設定為較驅動器D1及驅動_ i =且，驅動器D1的能力能夠充分地驅動測試機台（圖 未標不。），驅動器D2的能力能夠充分地驅動輸出 路，卻不足以驅動測試機台。 和出入1； 圖3為實施形態1中的緩衝器電路的電路圖。灸照圖 3，此緩衝器電路中設有AND電路3〇，其輸入端為從&憶體 晶片1及Logic晶片2分別的内部電路（圖中未標示。 出的輸出致能1及M0DE1。 輸出致能1，當從輸出入電路13a及23a輸出資料時成 為致能，沒有輸出資料時成為非致能，M〇DE1在測式 下為切換信號。 # 、 此外，設有AND電路3 1，其輸入端為從記憶體晶片i及

559669

Logi c晶片2 反轉信號。 分別的内部電路所輸出的輸出致能1及M0DE1 的 S然上述緩衝器電路，並不限定在AND電路30及31， 只要是具有相同機能之控制部即可。 接著說明圖2及圖3的動作。首先，在測試時，在圖3 中’ _Εί為T ’輸出致能1為，，Ηπ時，從AND電路30輸出 Η的#说E1 ’從AND電路31輸出"l”的信號E2。 ”在M0DE1為” H”，輸出致能1為"L"時，從AND電路3〇輸 出n L”的信號E1 ’從AND電路31輸出"L"的信號E2。 此時’圖2中的驅動器D1被^”的信號E1所驅動， OUT。 亦即’由驅動器D1來驅動測試機台。 在通常使用時，圖3中的m〇DE1為，，Ln ，輸出致能1為 "H"時，從AND電路30輸出”l”的信號E1，從AND電路31輸出 ΠΗΠ的信號E2。 當M0DE1為"L”，輸出致能1為” L”時，從ΑΝΙ)電路3〇輪 出n Ln的信號E1，從AND電路31輸出"L，，的信號E2。 此時，圖2中的驅動器…被”⑴，的信號E2所驅動，輸出 OUT。

亦即’由驅動器D2來驅動輸出入電路13a及23a，不驅 動測試機台。 驅動器D3將從晶片外部輸入到輸出入電路丨3a及23a的 信號直接從輸出入電路13a及23a輸入到内部。 在此實施形態中，是在Log i c晶片2上載置記憶體晶片

2111-4775-PF(N).ptd 第10頁 559669 五、發明說明（8) 1 ’當然也一可以在晶片焊墊3上，將其並排放置。 以、表2二t形;態中’說明了以連線焊接來將2個晶片加 的情況，但並不限定於此，當然也可以覆晶來用凸 依據此實施形態1，在測試時與 由切換M0DE1的電位，可以切拖於山 _ ^ 動器m與D2的驅動，可以m出盘入^路13a及…的驅 合的驅動能力，達到在通吏用時選擇最適 實施形態2: “吏用時的低消耗電力化° 圖4為實施形態2中之緩衝器電路的電路圖。參昭圖 體曰此Λ，11.電路設置有控制暫存器53，與圖1相^記憶 =片及L〇glC晶片（圖中未標示。）中分別所設的内部電 路（圖中未標示。）相連接。 此外叹置有AND電路50，輸入從上述内部電路所輸出 、輸出，能2 ’及從控制暫存器53的輸出，輸出信賴。 此外設置有AND電路51，輸入輸出致能2，及控制 益53的輸出的反轉信號。 :出致能2,當從與圖2相同的輸出入電 成為=能，不輸出資料成為非致能的信號。 貝科時 信號E1與E2被輸入到上述輸出入電路的驅動器。 口 然上述緩衝器電路，並不限定在AND電路50及51 , 要疋具有相同機能之控制部即可。 試時接Ϊ H上述輸出入電路及圖4的動作。首先，在洌 »夺’在圖4中控制暫存器53的輸出為"H"，輸出致能^ 第11頁 2111-4775.PF(N).ptd 559669 五、發明說明（9) 7時，從AND電路50輸出” η”的信號£1，從Α〇電路51輸出 1 Lπ的信號E 2。 當控制暫存器53的輸出為"η" ’輸出致能2為"L"時， 從AND電路50輸出"L"的信號E1，從AND電路51輸出"l"的作 號E2。 。 此時，在上述輸出入電路中，驅動器^被^”的信號 Ε1所驅動，輸出OUT。 亦即，測試機台被驅動器D1所驅動。 在通常使用時’圖4中控制暫存器53的輸出為"L” ，輸 出致能2為"H"時，從AND電路50輸出"L"的信號E1，從通 電路51輸出"Η"的信號E2。 當控制暫存器53的輸出為"L"，輸出致能2為"[/時， 從AND電路50輸出"L"的信號E1，從AND電路51輸出"l"的信 號E2 〇 此時，在上述輸出入電.路中，驅動器〇2被，，H，，的信號 E2所驅動，輸出OUT。 亦即’由驅動器D2來驅動輸出入電路，但不驅動測試 機台。 在此實施形態中’說明了以連線烊接來將2個晶片加 以連接的情況，但並不限定於此，當然也 塊連接。 依據此實施形態2 ’在測試時與通常使用時·，由於藉 由切換控制暫存器53的輸出電位，可以切換輸出入電細 與D2的驅動，可以在測試時與通常使用時選擇最適合的驅

2111-4775-PF(N).ptd

^9669

態3達到在通常使用時的低消耗電力化。 圖5為實施形態3中之缓衝器電路的電路圖。參昭 體曰此緩，器電路設置有控制暫存器5?，與圖u目同的:憶 &曰7 m + 〇glC晶片（圖中未標示。）中分別所設的内# Ί 路（圖中未標示。）相連接。 丨電 內# =置有選擇器58，輸入控制暫存器57的輸出、從上、十、 内4電路所輸出的M〇DE3及CNT1。 迷 的於ϋ卜设置有AND電路55，輸入從上述内部電路所輪出 輪出致能3，及選擇器58的輸出，輸出信號ei。 的於設置有働電路56 ’輸入輸出致能3，及選擇琴58 的輸出的反轉信號，輸出信號E2。 擇㈣ 輸出致能3，從虚L圖？ i曰Pi M i人， 為致能，不輸出資料、Λ: 輸出入電路輸出資料時成 式下為切換信號為非致能的信號，_Ε3在測試模

出 時 "H 及控制暫存器57的輪出以cnti㈣擇 t如’當CNT1為"H"時，選擇_E3，當CNT1為"L„ 選擇控制暫存器57。在此實施 州 ，亦即選擇M0DE3。 ^ L 5虎E1與E 2被輸入到上述私 當然上述緩衝器電丄的驅動器上。 只要是具有相同機能之控制部即；，在編電路55及56 , 、接著說明圖5及上述輸出入雷路的毹从、， 試時，在圖5中，M0DE3為” Ηπ，私山乍。首先，在測

輸出致能3為，，Ηπ時，從AND

559669 五、發明說明（11) 電路55輸出Η的號E1 ’從AND電路56輸出n L"的信號 Ε2。 在M0DE3為”H ，輸出致能3H"時，從and電路55輪 出"L"的信號E1，從AND電路56輸出nL"的信號E2 〇 别 此時’驅動器D1被上述輸出入電路中” η "的信號e 1所 驅動輸出OUT。 " 亦即，由驅動器D1來驅動測試機台。 "H' 出' 在通常使用時’圖5中的M0DE3為"L"，輸出致能3為 時，從AND電路55輸出"L”的信號E1，從AND電路56輸出 的信號E2。 當M0DE5為"L"，輸出致能之為％"時’從AND電路”輸 L”的信號E1，從AND電路56輸出”L”的信號E2。 此時，驅動裔D2被上述輸出入電路中的"『的信號E2 所驅動，輸出OUT。 亦即，由驅動器D2來驅動輸出入電路Ua及心 動測試機台。 施形態中，說明了以連線焊接來將2個晶片加 的情況’但並不限定於此，當然也可以覆晶來用凸 塊運接。 依據此實施形態3，在測試時與通常由於 由切換M0DE3的電位，可以切換於+ 、曰 η9 . γ』从切換輸出入電路的驅動器D1與 D2的驅動’可以在測試時盘搞受 .、去u + x t 通〶使用時選擇最適合的驅動 月匕力，達到在通常使用時的低消耗 實施形態4 : 電力化。

559669 五、 出 (t 入 端 端 將 測 不 7， 同 標 E7 沒 信 器 發明說明（12) 圖6為實施形態3中之輸出入電路圖。參照圖6，此輸 入電路被使用在與圖1相同的記憶體晶片及L〇gic晶 B中未標示。）中。 上述輸出入電路中包括輸入信號£5的驅動器的， 信號E7的驅動器D7。 别 :=置：驅動器D8’將驅動㈣及驅動調的輸出 早^^二知子相連接^字驅動器的及驅動器以的輸入 子與其輸出端子相連接。 將驅動器D5的驅動能力設定為較驅動器以大。而且， 驅動器D5的驅動能力力口 [Μ命 試機台(圖中未：示;—動能力能夠驅動 驅動：D7的能力能夠充分地驅動上 足以驅動測試機台。 电_ 部 此圖J = 中的緩衝器電路的電路圖。參照圖 地m λ有and電路7〇 ’其輸入端為與圖1相 ’议_日日片及L 〇 g i c晶片2分別的内部電路（圖中来 不。）所輸出的輸出致能5及_卯5，輸出信號E5。 。此外設置反向器電路71，輸入輸出致能5，輸出信號 有當從輸出入電路輸出資料時成為致能’ 工輸出f枓時成為非致能，_E5在測試模式下為切換 電S'上；；T器電路’並不限定在遍電路7。或反向 、要尺具有相同機能之控制部即可。 559669

五、發明說明（13) 接著說明圖6及圖7的動作。首先，在測試時， 中，M0DE5為"H”，輸出致能5為” η”時，從娜電路7圖7 ” H”的信號E5，從反向器電路71輸出"L”的信號E7。别出 在M0DE5為"H"，輸出致能5為"L"時，從娜電路？ 出"L”的信號E5，從反向器電路71輸出，，H"的信號E7。别 此時，在圖6中，被” η”的信號£5及£7所驅動，來輸 驅動器D5加上驅動器D7的驅動能力。 則 亦即，驅動器D5加上驅動器D7來驅動測試機台。

在通常使用時，圖7中的M0DE5為，，1/，，輸出致能5為 "H"時，從AND電路70輸出” L”的信號E5，從反向器電路71 輸出nL"的信號E7。 當MODE5為’’ L”，輸出致能5為” L”時，從ANE)電路7〇輸 出4’’的信號E5，從反向器電路71輸出的信號E7。 此時，圖6中，驅動器])7被” η，，的信號E7所驅動，輸出 OUJ，。 亦即’由驅動器D 7來驅動上述輸出入電路，但不驅動 測試機台。 驅動器D8將從晶片外部輸入到上述輸出入電路的信號 直接從上述輸出入電路輸入到内部。 在此實施形態中，說明了以連線焊接來將2個晶片加 _ 以連接的情況’但並不限定於此，當然也可以覆晶來用凸 塊連接。 依據此實施形態4，在測試時與通常使用時，由於_ 由切換M0DE5的電位，可以切換上述輸出入電路的驅動器

559669 五、發明說明（14) D5與D7的驅動，可以在測試時與 驅動能力，達到在通常使用時 ^::選擇最適合的 實施形態5 : 于妁低功耗電力化。 圖8為實施形態5中之緩衝器 8，此緩衝器電路設置有控制暫w存器、，、圖。參照圖 體晶片及Logic晶片（圖中未標示/丄二相同的記憶 路（圖中未標示。）相連接。 中刀別所設的内部電 此外設置有AND電路73，輸入從μ、+、& * 的輸出致能7，及從控制暫存器77 :邛電路所輸出 此外設置反向器電路75 /浐入於\ ，輸出信號Ε5。 Ε7。 輸入輸出致能7，輸出信號 輸出致能7，當從與圖6相同的鈐 成為致能，沒有輸出資料時成為非;=電路輸出資料時 信號Ε5與Ε7被輸入到上述輸出入電路 當然上述緩衝器電路，並不限動15。 器電路75，口要异且古如η ΐ 在娜電路73或反向 益1：路75八要疋具有相同機能之控制部即可。 接著說明@8及上述輸出入電路的動作。首先 f時’在圖8中，控制暫存器”的輸出為"Η" :) 為"Η"時，從AND電路73輸出"η"的信號Ε5 出致:7 75輸出"L"的信號Ε7。 ° is電路 控制暫存器77的輸出為"h"，輸出致能l 輸出"L"的信號E5，從反向器電路冗輸出"“ 此時，被上述輸出入電路中的”H”的信號£5及幻所驅 2111-4775-PF(N).ptd 第17頁 立、梵咧說明（15) 動出驅動器D5加上驅動器D7的驅動能力。 亦即，驅動器]>5加上驅動 力 在通常使用時，圖8中押制蕲六來驅動測試機台。 出致能7為"H"時從AND 存器77的輪出為"L"，輸 器電路75輸出"L"的信號E7。輸出"L，，的信號E5，從反向 的信號E7。 °5' ’從反向器電路75輸出"H" 所驅：時輸二輸出入電路中的驅動謂被"Η"的信㈣ Γ 1由驅動器Μ來驅動輸出入電路。 以連二，說明了以連線焊接來將2個晶片加 的障况，但並不限定於此，當然也可以覆晶來用凸 依據此實施形態5，在測試時盘 旅 由切換輸出致能7的電位，可拖=使用時，由於藉 D5與D7的驅動，可以在測n 、輸出入電路的驅動器 麒動f λ，μ I 時與通常使用時選擇最適合的 達到在通常使用時的低消耗電力化。 q此形態5中之緩衝器電路的電路圖。參照圖 體日m ϊ設置有控制暫存器83，與圖1相同的記憶 路（圖中未標示）相連中接未。^不°)中分別所設的内部電 β又置有選擇态85’輸入控制暫存器⑽的輸丨 “ )69 五、發明說明（16) 内部電路所輸出的MODE8及CNT2。 的輪1匕^置有AND電路8〇,輸入從上述内部電路所輸出 古及選擇器85的輸出，輸出信號E5。 》又有反向益電路81，輸入輸出致能8,輸出信 成為從與圖2相同的輸出入電路輸出資料時 輸出資料時成為非致能的信號，順在測 ”式模式下為切換信號。 #列 M_8及控制暫存器83的輸出以m2來選擇加以輸 =。例如’當CNT2為"H"時，選擇_E8，當cnt l" 選擇控制暫存器83。在此實施形態時，使cnt2為 H ’亦即選擇M0DE8。 ^號E 5與E 7被輸入到上述輸出入電路的驅動器上。 _田…丨上述緩衝器電路，並不限定在AND電路80或反向 裔電路8 1，只要是具有相同機能之控制部即可。 接著說明圖9及上述輸出入電路的動作。首先，在測 、在圖9中’M0DE8fHn，輸出致能8為，,H，·時，從AND U路80輸出”η”的信號E5，從反向器電路。輸出，'π的信號 "在MODE8為π Η11，輸出致能8為” Lff時，從AND電路80輸 L的信號E5，從反向器電路81輸出"H"的信號E7。 此時，被上述輸出入電路中的” H”的信號E5及£7所驅 動’來輸出驅動器D5加上驅動器D7的驅動能力。 亦即，驅動器D 5加上驅動器D 7來驅動測試機台。 ί^· 第19頁 2111-4775-PF(N).ptd 559669 五、發明說明（17) ~ 在通常使用時，圖9中的M0DE8為"L” ，輪屮致能8盍 "H"時，從AND電路80輸出” L"的信號E5，從反向器電路‘81 輸出nLn的信號E7。 §MODE8為L ’輸出致能8為”Ln時，從and電路80輸 出"Ln的信號E5，從反向器電路81輸出，，H”的信號E7。 此時’驅動器D 7被上述輸出入電路中的” η ”的信號e 7 所驅動，輸出out。 0 亦即，由驅動器D7來驅動輸出入電路。 在此實施形態中，說明了以連線焊接來將2個晶片加 以連接的情況，但並不限定於此，當然也可以覆晶來用凸 塊連接。 依據此實施形態6，在測試時與通常使用時，由於藉 由切換M0DE8的電位，可以切換輸出入電路的驅動器μ與 D7的驅動，可以在測試時與通常使用時選擇最適合的驅動 能力，達到在通常使用時的低消耗電力化。 實施形態7 : - 圖1 0為說明實施形態7中之S iP構成之部分平面圖。參 照圖10，此SiPlOl ，在晶片焊墊30 0上設置L〇gic晶片^ 20 0，在其上方載置記憶體晶片10〇。 記憶體晶片1 0 0是使用設有焊墊1 j 〇 a之先前的晶片。 當然可以在記憶體晶片1 〇 〇上設置單數或複數個焊塾 110a。 在Logic晶片200上，形成輸出入電路23〇a，並設置與 其輸出入電路230a相連接之焊塾21〇a及220a。

559669 五、發明說明（18) 當然在Logic晶片200上存在有複數個焊墊2i〇a&22〇a 等，也可以設置單數或複數個輸出入電路23〇a。 為了將記憶體晶片100與Logic晶片200在電性上導 通’例如將分別所設的焊墊ll〇a與22〇a間以連線500b加以 連接。 為了與SiPlOl的外部（圖中未標示。）在電性上導通， 例如將在Logic晶片200上所設的焊墊210a與内部引線7〇〇a 以連線500a加以連接。 輸出入電路230a的構成使用與實施形態1〜6相同的電 路。 在此實施形態中，是在L0gic晶片2〇〇上載置記憶體晶 片1 0 0，當然也可以在晶片焊墊3 〇 〇上，將其並排放置。 在此實施形態中，說明了以連線焊接來將2個晶片加 以連接的情況，但並不限定於此，當然也可以覆晶來用凸 塊連接。 依據此實施形態7，可以使遌先前的記憶體晶片，在 測試時與通常使用時，只要切換設置在L〇gic晶片上之輸 出入電路的驅動器的驅動，便可以在測試時與通常使用時 選擇最適合的驅動能力，達到在通常使用時的低消耗電力 化。 實施形態8 : 接著在實施形態8中，可以取代實施形態丨〜7所示的 記憶體晶片，使用Logic晶片來構成Sip(圖中未標示。）。 亦即，不侷限在記憶體晶片，也可以只以L〇g i C晶片來構

559669

成。 相互載置或並排放 當然將Logic晶片在晶片焊塾上 置皆可。 當然也可 在此實施形態中，並不僅限定在連線烊接 以覆晶來用凸塊連接。 依據此實施形態8，因為只以L〇gic晶片來構成sip， 可以使得系統的變化較多元，在測試時與通常使用時，q 要切換設置在Logic晶片上之輸出入電路的驅動器的驅”

動，便可以在測試時與通常使用時選擇最適合的驅動能 力’達到在通常使用時的低消耗電力化。 實施形態9 : 在實施形態9中’可以使用複數個設置有實施形態1〜 7中所示的緩衝器電路或輸出入電路的晶片來構成sip(圖 中未標示小㈣’並不侷限在記憶體晶片或。❿晶 片，只要是設置有上述緩衝器電路或輸出入電路的晶片， 例如類比晶片一般地構成亦可。 當然將複數的晶片在晶片焊墊上，相互載置或放 置皆可。

在此實施形態中’並*僅限定在連線焊接，#然也可 以覆晶來用凸塊連接。 依據此實施形態9，進一步使得系統的變化更多元， 在測試時與通常使料，只|切換言免置在晶片上之輸出入 電路的驅動H的驅動，便可以在測試時與通常使用時選擇 最適合的驅動能力’達到在通常使用時的低消耗電力化。

力 9669 五、發明說明（20) 發明效果： 此發明中之半導體電路 厂緩衝器電路，包括有第!控制部導幹體入裝4：因為包括 成為致能，輸入資料時成為非致 ^虽輪出資料時 模式下切換之第2信號，輸二第及在測試 入上述第1信號及第2信號的Up控.制部，輸 ，出入電路’包括有輸入第3信號^第信號；及 信號的第2驅動器、及將輸子：、輸入第4 器的輸出端子相連接’輸出端子愈、71駆動益及第2驅動 的輸入端子相連接之第3的驅動器、路動％及第2驅動器 使用時，藉由切換= ” = = 時選擇最適合的驅動能六 、了，、通吊使用 力化。 ㈣動⑧力’達到在通常使用時的低消耗電 其緩項所述的半導體電路襄置，因為 非致能之第ΐ ί ί ΐ出資料時成為致能，輸入資料時成為 第2控制部 號，仏山&輸第US唬及控制暫存器的輸出的反轉信 換心;塹Ϊ4信號。所以在測試時與通常使用時，藉由切 ΪΪΪ存器53的輸出電位，可以切換輸出入電蘭與D2 . ，可以在測試時與通常使用時選擇最適合的驅動能 力’ $到在通常使用時的低消耗電力化。 申明專利範圍第1項所述的半導體電路裝置，其緩 第23頁 2111-4775.PF(N).ptd 559669

衝器電 器，輸 出、及 出資料 及選擇 號及選 時與通 入電路 時選擇 力化。 路包括 入在測 從内部 時成為 的輸出 擇的輸 常使用 的驅動 最適合 •役制暫存器，與内部電路相連接；選擇 試模式切換的第2信號、控制暫存器的輪 電路輪出的第5信號；第1控制部/輸入"在 致能，輸入資料時成為非致能之第丨信號1 丄輸出第3信號；及第2控制部，輸入°第; ^的反轉信號’輸出第4信號。所以在“ 時，藉由切換M0DE5的電位，可以切換: ，與D2的驅動’可以在測試時與通常二 的驅動能力，彡到在通常使用時的低消耗電 如申。月專利範圍第1項到第3項中的# 導體電路裝置，因“二第項中的任一者中所述的半 路，使得存取速制部Λ第2控制部為AND電 最適合的驅動能力，達到與通常使用時選擇 此發明中之半導ί電:化。 衝器電路，包括右笛|罝及牛導體裝置，包括：緩 能’輸入資料時成為非::二第=輸出資料時成為致 切換之第2信號，輸出第3 :;第=二在測試模式下 號，輸出第4信號；及輪屮，及第2控制部，輸入第1信 第1驅動器、輸入第4信號出的入^路’包括有輸入第3信號的 第1驅動器及第2驅動5!的於f驅動器、及將輸入端子與 1驅動器及w驅動出端子相連接，輸出端子與第 所以在測試時與通^佶=入端子相連接之第3的驅動器。 以切換輪出入電路的驅，，藉由切換M0DE5的電位，可 的驅動器D5與Μ的驅動，可以在測試時

五、發明說明（22) 與通常使用時選摆夢# * 的低消耗電力化。、…驅動此力’達到在通常使用時 制部，輸入在輸：資料：工為y部：路相連接；第1控 ^第Ik唬及控制暫存器的輸出，輸出3 f成為非致 控制部，輸入第1信號，輪出第4信 七唬；及第2 2用時’藉由切換輸出致能“ 時與通 電路的驅動器D5與D7的驅動，可以乂切換輸出入 選擇最適合的驅動能力，達到在通常使用通常使用時 化。 J隹通吊使用時的低消耗電力 衝器利範圍第5項所述的半導體電路裝置，其缓 :】；二;；:？：器，與内部電路相連接；選擇 出、及從内部電路：出號、控制暫存器的輸 出資料時成為；：輸二號成部，輸入在輸 及選擇的輸出，輸出第3俨、號.夺Α為非致能之第1信號， ^^^4^〇：f 常使用時，藉由切換_ 二 入電路的驅動器D5,D7的驅私_ 』以切換輸出 時選擇最適合的驅動能力，達到 力化。 思在通吊使用時的低消耗電 導體iin利範圍第5項到第7項中的任-者中所述的半 、 因為其中第1控制部為AND電路，第2控制 第25胃 2Ul-4775-PF(N).ptd 五、發明說明（23) 部為反向器電路，佶 常使用時選擇最適合’可以在測試時與通 消耗電力化。 取動此力’達到在通常使用時的低 一種半導體裂置 置，盥形成咋掊Μ 將形成邏輯電路的半導體電路裝 形成體電路裝置在電性上加以導通所 的半導體電路裝置體電路裝置或形成記憶體 任一者中所、ί ί疋用申請專利範圍第1項到第6項中的 愧@曰κ ，/、、Βί ^等體電路裝置，所以可以使用先前的記 L:gi c晶片上的：^時與通常使用日寺，只要切換設置在 時m的輪出入電路的驅動器的驅動，可以在測試 時的低消耗電力Ϊ 的驅動能力，達到在通常使用 輯雷利範圍第9項所述的半導體裝置，在形成邏 體電路梦署，體電路裝置的上方，載置形成記憶體的半導 在wIII t ，並在電性上加以導通，使得封裝密度提高， 碎寺與通常使用時，只要切換設置在Logic晶片上的 、=i ^ ί路的驅動器的驅動，可以在測試時與通常使用時 f擇最適合的驅動能力，達到在通常使用時的低消耗電力 化0 盆如申清專利範圍第9項或第10項所述的半導體裝置， 取代形成記憶體的半導體電路裝置，使用形成邏輯電 1半導體電路裝置，可以使得系統的變化較多元，在測 乂、與通二使用時，只要切換設置在L〇g丨c晶片上之輸出 電路的驅動器的驅動，便可以在測試時與通常使用時選

559669

達到在通常使用時的低消耗電力 五、發明說明（24) 擇最適合的軀動能力 化0 一種半導體裝置藉由將啤數個半導體電路裝置間在 電性加以導通所形成，因為上述半導體電路裝置是使用申 請專利範圍第1項到第8項中的任一者中所述的半導體電路 ，置，可以進一步使得系統的變化較多元，在測試時與通 t使，時’只要切換設置在Logic晶片上之輸出入電路的 3 2 :動，便可以在測試時與通常使用時選擇最適合 、 ％力’達到在通舍使用時的低消耗電力化。

第27頁 559669 圖式簡單說明 ^_____^ 圖1說明此發明的實施形態1中之s i P的椹 面圖。 成之部分平 圖2此發明的實施形態1中之輸出入電路圖。 圖3此發明的實施形態1中之緩衝器電路的電路 圖4此發明的實施形態2中之緩衝器電路的電路圖。。 圖5此發明的實施形態3中之緩衝器電路的電路圖。 圖6此發明的實施形態3中之輸出入電路圖。 圖7此發明的實施形態心中之緩衝器電路的電路圖。 圖8此發明的實施形態5中之緩衝器電路的電路圖。 圖9此發明的實施形態6中之緩衝器電路的電路圖。 圖1 〇說明此發明的實施形態7中之s i p的構成之部分平 面圖。 圖11說明先前的s i P的構成之部分剖面圖。 符號說明： 1 記憶體晶片 2, 200 Logic 晶片 30,31’50,51，55,56,70,73,80 AND 電路 5 7，7 7，8 3控制暫存器 58選擇器 71，75反向器電路

Dl ’ D2’ D3, D5, D7, D8 驅動器

Claims (1)

1. 559669 六、申請專利範圍 J； 一種半導體電路裝置，包括： 緩衝器電路，肖； :控Γ 4信號；及 就的反轉信號，輸出第 輸出入電路，包括有輸入第3信號 號:/2驅動器、及將輸入端子與二驅動動器、輸入 輸出端子相連接，輸出端子她器及第2驅 态的輸入端子相連接之第3的驅動器。 動15及第2驅動 2+如申明專利範圍第}項所述的 中1緩衝器電路’且上述緩衝器電：J電路袭置，其 控制暫存器，與内部電路相連接； 第1控制部，被輸入當輸出資料卩主士 * 資料時成為非致能之 為致能，當輸入 第3信號； ^及控制暫存器的輸出，輸出 第2控制部，輸入第1信 信號，輸出第4信號。。號及控制暫存器的輸出的反轉 3·如申請專利範圍第1項所述的丰逡脚♦ A 中具有緩衝器電路，且上述緩衝器電路包^電路裝置，其 控制暫存器，與内部電路相連接； 選擇器，輸入在測試模式切換 器的輸出、及從内部電路輸出的第5的信=^ '控制暫存 第1控制部’輸入在輪出資料時成為致能，輸入資料 第29頁 2111-4775-PF(N).ptd 559669 六、申請專利範圍 時成為非致能$笛1 ^ 及 第1 “唬，及選擇的輸出，輸出第3信號； 第2控制部，仏 輸出第4信號。& 仏號及選擇的輸出的反轉信號， 中第1·控：以2利二圍，1項所述的半導體電路裝置，其 I次第Z控制部為AND電路。 半導體電路裝置，包括： 成為it::資第1控制部，輸入當輸出資料時 模式下切換為非致能之第1信號，及在測試 人第1信號，輸出第Γ信號别；出及第3仏號；及第2控制部，輸 動器：輸出端子相連接，輸出端子與第=== 器的輸入端子相連接之第3的驅動器。第1㈣U第2㈣ 中具6有緩如衝申二專 控制暫存器，與路包括： 輸入資料 輸出第3信 、第1控制部，輸入在輸出資料時成為致能 :成ί非致能之第1信號及控制暫存器的輸出 7第2 f Γ ί ·輸入第1信號，輪出第4信號。 中且有緩衝範圍第5項所述的半導體電路裝置，其 中具有緩衝裔電路，且上述緩衝器電路包括： 2111-4775-PF(N).ptd 第30頁 559669 六 申請專利範圍 存器，與内部電路相連接； 器的輸出、及你肉卹Φ ▲ 換的第2 “唬、控制暫存 ®及從内部電路輸出的第5信號； 控制部’輸入在輸出資粗 時成為非致能之第〗仁啼 、蚪寺成為致月b ’輸入資料 及 夂此之第…虎，及選擇的輸出，輪出、第3信號； 第2控制部，輸入第1 輸出第4信號。 β &及&擇的輸出的反轉信號， /如申印專利範圍第5項所述的半導體雷踗駐番^ 裝置，與形成記憶體的半導將體形電成路邏 所形成， 千等體電路裝置在電性上加以導通 其特徵在於： 形成邏輯電路的半導體雷 體電路穿詈异佶田由心击體電路裝置或形成記憶體的半導 瓶电給裝置疋使用申請專利範 丁守 體電路裝置。 第1員或第5項所述的半導 在形：、羅=專利範圍第9項所述的半導體裝置，t中 體的半導體電路裝置導= ; = : =通載置形成記憶 1 1 ·如申請專利範圍第9項或第丨〇垣张、十、沾i、首 置’其中取代形成記憶體的半、:體第二項二述的上導體裝 輯電路的半導體電路裝置。 表置’使用形成邏 種半導體裝置，藉由將複數個半導體電路裝置

   2111-4775-PF(N).ptd 第31頁 559669 六、申請專利範圍 間在電性加以導通所形成， 其特徵在於： 上述半導體電路裝置是使用申請專利範圍第1項或第5 項所述的半導體電路裝置。 ΙΙΙΒΒΙ 2111-4775-PF(N).ptd 第32頁