TW556325B - Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory - Google Patents

Description

556325 Α7 Β7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、發明說明（1 ) 廣義來說，本發明係關於製造如EEPROM快閃記憶體 元件的一種改善方法，更詳言之，係關於一種具有不均勾 通道摻雜且有縮短通道效應的非揮發性快閃記憶體元件。 相^關拮辦說明 半導體元件通常在基底上或内部都會有多重各自元 件的生成。像這樣的元件常常由一個高密度區域和一個低 密度區域所組成。舉例而言，如第la圖所示的先前的技 術’像快閃記憶體1 〇這樣的一個記憶體元件，就由一個或 多個高密度核心區域11和一個低密度週邊部份12在一個 單獨的基底13上所組成。該高密度核心區域丨丨通常包含 至少一個MxN陣列大小的可單獨定址、性質大部份相同的 浮置閘極形式的記憶體單元，而該低密度週邊部份12則通 常包括輸入/輸出電路（I/O)，以及可提供對特定單元選擇性 定址的電路（如連接所選擇單元的源極、閘極和汲極的解碼 器，用以預先決定影響這些單元在操作時所需的電壓或阻 抗，所謂操作，如編程、讀取或拭除等等）。 第la圖所示的先前的技術，代表在第la圖所示的先 前的技術中’位於核心區域11中一個典型記憶體單元14 中一片段的裁面積。像這樣一個單元14，它通常包括在基 底或P阱16内的源極14b、汲極14a和通道15，而堆疊閘 極結構14c則覆蓋在通道15之上。該堆疊閘極結構i4c 又包含一層長在P阱16之上的薄閉極介電質層na(通常 稱之為随道氧化層）。該堆養閘極結構14c也包括一個多晶 1 91892 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線· 556325 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 矽（polysilicon)浮置閘極17b，此浮置閛極覆蓋在隧道氧化 層17a之上’而有一層内多晶（interpoly)介電質層17c則蓋 覆在該浮置閘極17b之上。内多晶介電質層17c常常是多 層絕緣體’像是氧化物-氮化物-氧化物（0N0)層，即有兩層 的氧化物層以三明治的方式將一層氮化物夾在中間。最 後，有一個多晶矽控制閘極17d覆蓋在内多晶介電質層i7c 之上。每一個堆疊閘極14c都藕接至一條字元線上（wl〇、 WL1、…、WLn)，而汲極選擇電晶體的每一汲極則藕接 至一條位元線上（BL0、BL1、…、BLn)。根據堆疊閘極結 構14c在通道15内所形成的電場，記憶體單元14之通道 15會在源極14b和汲極14a間導引電流。利用週邊的解碼 器和控制電路，每一個記憶體單元14就能因為編程、讀取 和拭除的功能而被定址。 在半導體產業界中，有一個追求更高元件密度以增加 電路速度和封裝密度的趨勢。要達到高密度就必須將半導 體晶圓上的元件尺寸比例予以縮小，於此所謂的比例縮小 乃是將元件結構和電路尺寸以等比例的方式縮小，藉此製 造更小的元件，而其功能卻要和較大而未縮小的元件的表 現扣數相當。為了達成此比例縮小的目的，需要愈來愈小 的特徵尺寸（feature size)，此特徵尺寸包含閘極通道和其 上的特徵寬度和間距。 對於小尺寸特徵的需求，在快閃記憶體方面，有許多 需要注意的地方，特別是關於保持品質的一致性和可靠 。例如’當特徵尺寸縮小後，如縮小閘極的長度，尺寸（如 M氏狀度適用中國國家標準（〇is)A4規格⑵G X 297公餐)------ 2 91892 --------訂---------線* (請先閱讀背面之注音心事項再填寫本頁) 556325 經濟部智慧財產局員工消費合作社印製 3 A7 B7 五、發明說明（3 ) 閘極長度）的變化度就相對地增加，也就是當尺寸縮小時， 會變得比較困難去保持對關鍵尺寸的控制。當閘極長度縮 小時，短通道效應的發生機率就會增加。在某些例子當中， 氮化隧道氧化物層也會增加短通道效應。 當源極和汲極之間的長度縮小時，短通道效應就會發 生。短通道效應包括Vt滑落（vt是臨界電壓）、汲極引發 能障降低（DIBL)、以及多餘欄漏。DIBL的發生多是在短 通道元件中，由汲極電壓的引入所引起。換言之，汲極電 壓會引起表面電壓的降低。 從前面所述敘的問題及關注的要點來看，雖然增加積 體程度，然而在改善快閃記憶體的層面上卻不能滿足，特 別是對有因縮小而有短通道效應的次0丨8微米快閃記憶 體而言。 發明概述輿目的 根據本發明的結果，將會証明非揮發性快閃記憶體元 件的製程可以獲致改善，因此可以製造改良可靠性的元 件。藉由本發明方法的實施，即應用在非均勻通道摻雜上， 可以使得在次0·18微米尺度上可降低短通道效應之快閃 記憶體το件的形成變得很容易。特別的情形為，本發明在 減小及/或消除不必要的短通道效應的條件下，可更進一步 促使非揮發性快閃記憶體元件朝向更小的尺寸，至於減小 及/或消除不必要的短通道效應包括vt滑落、高DIBL、多 餘攔漏和跨在產品陣列上閘極長度變化等等當中的至少一 項。由於使用IU匕隨通氧化層而引起不必要的短通道效應 ^紙張尺度過用中國國家標準（CNS)A4規格⑵Q X 297公复5------- 91892 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 556325 經濟部智慧財產局員工消費合作社印製 A7 '——___ 五、發明說明（4 ) ' 也會因此降到最小。 本發明的特點之一係有關於一種製造快閃記憶體單 元的方法，該方法包括下列步驟：提供一個其上有快閃記 隐體單7〇的基底；在該基底上生長_個自動對齊源極光 罩，該自動對齊源極光罩會根據源極線而有相對應的開 口；經由自動對齊源極光罩上根據源極線而有相對應的開 口，在基底内植入第一類的源極雜質；從基底上移除該自 動對齊源極光罩；清洗基底；以及植入第二類中等劑量汲 極楂入子，在毗鄰快閃記憶體的基底内，形成一個源極區 域和一個汲極區域。 本發明的另一個特點係關於一種製造快閃記憶體單 疋的方法，該方法包括下列步驟：提供一個在其上有快閃 5己憶體單元的基底；在含有氧氣和可自由選擇的至少一種 惰性氣體的氣壓中，加熱該基底；在該基底上生長一個自 動對齊源極光罩，該自動對齊源極光罩會根據源極線而有 相對應的開口；經由自動對齊源極光罩上根據源極線而有 相對應的開口，在基底内植入第一類的源極雜質；從基底 上移除該自動對齊源極光罩；清洗基底；加熱基底；以及 植入第一類中等劑量没極植入子，在此鄰快閃記憶體的基 底内’形成一個源極區域和一個汲極區域。 本發明的另一個特點係關於一種製造快閃記憶體單 疋的方法，該方法包括下列步驟：提供一個其上有快閃記 憶體單元的基底；在該基底上生長一個自動對齊源極光 罩’該自動對齊源極光罩會根據源極線而有相對應的開 不紙诋適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 91892 --------訂---------線* (請先閱讀背面之注意事項再填寫本頁) 556325 A7 B7 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 口；經由自動對齊源極光罩上根據源極線而有相對應的開 口，在基底内植入第一類的源極雜質；從基底上移除該自 動對齊源極光罩；清洗基底；在含有氧氣和可自由選擇的 至少一種惰性氣體的氣壓中，加熱該基底；以及植入第二 類中等劑量汲極植入子，在毗鄰快閃記憶體單元的基底 内，形成一個源極區域和一個汲極區域。 圖式之簡單說明 第1 a圖是一個剖面圖，用以展示應用先前技術的一個 快閃記憶體晶片的配置圖； 第lb圖是一片段的截面圖，用以展示應用先前技術 的一個推疊閘極快閃記憶體單元； 第2圖是一個剖面圖，用以展示根據本發明而所製造 具有非均勻通道摻雜之非揮發性快閃記憶體元件的一種外 觀形態； 第3圖是一個剖面圖，用以展示根據本發明而所製造 具有非均勻通道摻雜之非揮發性快閃記憶體元件的另一種 外觀形態； 經濟部智慧財產局員工消費合作社印製 第4圖是一個剖面圖，用以展示根據本發明而所製造 具有非均勻通道摻雜之非揮發性快閃記憶體元件的又另_ 種外觀形態； 第5圖是一個剖面圖，用以展示根據本發明而所製造 具有非均勻通道摻雜之非揮發性堆疊快閃記憶體元件的一 種外觀形態； 第6圖是一個剖面圖，用以展示根據本發明所製造具 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 5 91892 556325 A7 B7 五、發明說明（6 ) 有非均勻通道摻雜之非揮發性SONOS快閃記憶體元件的 一種外觀形態。 元件符號之說明 10 快閃記憶體 11 核心區域 12 週邊部份 13、30 基底 14 記憶體單元 14a、56 汲極 14b、54 源極 14c 堆疊閘極結構 15 通道 16 P阱 17a 薄閘極介電質層 17b 浮置閘極 17c 内多晶介電質層 17d 多晶碎控制間極 32 堆疊記憶體單元 33 記憶體元件 40、44a 、44c氧化層 41 淺溝隔離區域 42、46 多晶層 44 介電質層 44b 氮化層 48 光罩 50 源極線開口 52 源極邊植入(硼） 發明之詳細說明 本發明的内容包括製造具有非均勻通道摻雜之非揮 發性快閃記憶體元件，據此而提供具有降低短通道效應的 非揮發性快閃記憶體元件。在本發明中所參考圖示中的標 示數字，也同樣地在通篇的文字說明引用。 配合所附之第2至6圖，其中的標示數字，也同樣在 通篇的文字說明引用，如此可以對本發明獲得最佳方式之 瞭解。 配合所附之第2至6圖，將要展示的是改良的半導體 ------------- (請先閱讀背面之注意事項再填寫本頁)

訂---------線I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 91892 556325 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 7 A7 B7 五、發明說明（7 ) 製程的流程圖，用以詳細介紹如何製作快閃記憶體元件。 本製程將會強調基底的核心區域内的活動内容，該區域也 是堆疊記憶單元和選擇閘極電晶體依序放置的地方。再進 一步說明，該基底包含兩區域，也就是週邊區域和核心區 域；基底的核心區域包含兩塊面積，也就是堆疊記憶體單 元面積。 參考第2圖’圖中展示的基底30有一個堆疊記憶體 單元32和淺溝隔離區域4卜該堆疊記憶體單元32是放置 在基底30中核心區域的堆疊記憶體單元面積内，而淺溝隔 離區域41包含一個如二氧化矽或氮化矽之類的絕緣物 質。基底30有一個堆番記憶體單元32，而其預備的方式 將於下文中說明，但是其它任何合適的步驟也是可以使用 的。 通常基底30是一個矽基底，可選擇地伴隨不同的元 件、區域及/或層等；包括金屬層、障礙層、介電質層、元 件結構、如主動矽區域或面積之類的主動區域、包含ρ阱、 Ν辨、額外的多晶矽閘極、字元線、源極區域、汲極區域、 位元線、基極、射極、集極、導體線、導體栓（c〇nduetiveplug) 等等的主動元件和被動元件。有第一氧化層4〇加在至少一 部份的基底30上，或在整個基底30之上，而可用來覆蓋 的方法像是乾氧化、濕氧化、快速熱氧化、或化學氣相沈 積化（CVD)。 可選擇地利用氮化過程而將第一氧化層40氮化。於 情況下’引入氮化的第-氧化層40會造成短通道效 91892 --------------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 556325 A7 B7 五、發明說明（8 ) 應。本發明的目的是將這些效應最小化，因此能使氮化的 第一氧化層40應用於快閃記憶體元件中（氮化隧道氧化 (請先閱讀背面之注意事項再填寫本頁) 層）。該氮化的第一氧化層40也會達到改善隧道氧化可靠 度。 利用任何合適的方法生成一層的第一多晶層42，這些 合適的方法像是在該第一氧化層4〇之上實施原位置摻雜 步驟。第一多晶層42可以是多晶矽，或者是摻雜無結晶狀 的石夕。多晶石夕係用CVD技術而生成，而摻雜無結晶狀的石夕 則是用原位置摻雜過程所生成。第一摻雜無結晶狀的矽層 42(也钛示成Poly 1)然後形成堆疊記憶體的浮置閘極。生 成該薄第一摻雜無結晶狀的矽層所加入摻雜子可以是磷或 砷當中至少的一項。 利用任何合適的方法，在Poly丨層42的至少一部份 上生成介電質層44,該介電質層44最好是有三層的〇N〇 多層介電質層’也就是一層氧化層44a，一層氮化層4仆， 以及另外-層氧化層44e。該介電質相後會形成堆叠記 憶體單元32的内多晶介電質層。 經濟部智慧財產局員工消費合作社印製 利用任何合適的方法，在基底的至少一部份上生成第 二多晶層46’該第二多晶層46然後形成堆疊記憶 (也標示成Poly 2)的控制閘極。該第二多晶層46由多晶矽 或者是摻雜無結晶狀的石夕所製成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 雖然未於圖中表明，利用任何合適的方法可以在 P〇1y 2層的至少-部份上生成額外的層。例如，碎化钻或 破化鎮1就可^在P0ly 2 | 46 %至少一部份…，而 8 91892 556325 A7 —---—— R7_ 五、發明說明（9 ) 矽氮氧化合物層就可以在矽化鎢層的至少一部份上生成。 (請先閱讀背面之注意事項再填寫本頁) 不同適合的光罩和蝕刻步驟用來在結構（由閘極所定 義）的核心區域的堆疊記憶體單元面積之内形成記憶體單 疋。有一個或多個光阻液和/或硬光罩和/或部份形成的堆 疊S己憶體單元（未於圖中展示）用來當做光罩。蝕刻通常是 以一層一層的方式進行，以使蝕刻的選擇率達到最大。例 如’對Poly 2層的钱刻所使用化學方法和對氧化物的蝕刻 的化學方法即不同。雖然圖中只展示一個堆疊記憶體單元 32’由許多單元所構成的複合體也可以在該結構的核心區 域内形成。在處理之前，該結構也可以選擇性地進行清洗。 該堆#記憶體單元32(以及第7圖中的SONOS形式的記憶 體單元）可以有一個大約為0.18微米或者更小的寬度。 在流程的現在這點，有另外兩種不同的過程可以用來 產生本發明的非均勻通道摻雜元件。此二種流程將於第2 至5圖當中說明，而第2至6圖的解說係沿著一條位元線 而展開。 經濟部智慧財產局員工消費合作社印製 參考第3圖，於一個先期植入的氧化過程之後，在該 結構上製造一個光罩，因此留下一條曝光的Vss線。該先 期植入的氧化過程包括在含氧氣體令加熱該結構，加熱的 時間夠長，因此可形成一層非常薄的氧化層（未於圖中展示 出來）。在其中的一個施實例中，該先期植入的氧化過程包 括在含氧的氣體和選擇性地在該氣體中加入至少一種的惰 性氣體，然後對該結構加熱，加熱的溫度大約從攝氏400 度到大約是攝氏1200度，加熱的時間大約是1秒鐘至5 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 9 91892 556325 A7

五、發明說明（10 ) 分鐘。惰性氣體包括氮體、氦體、氖氣、|氣、氪氣、和 氙氣。在另一個實施例中，該先期植入的氧化過程包括在 對該結構加熱時，加熱的溫度大約從攝氏500度至大約是 攝氏1100度，而加熱的時間大約是10秒鐘至3分鐘。又 在另一個實施例中，該先期植入的氧化過程包括在對該結 構加熱時，加熱的溫度大約從攝氏600度至大約是攝氏 1000度，而加熱的時間大約是15秒鐘至2分鐘。 形成光罩48的過程包括利用光阻液或硬光罩在該結 構上製版出一個自動對齊源極（s AS)的光罩，然後留下一個 源極線開口 50 ’以做為接績的處理之用。易言之，光罩48 會在基底30上有開口 50，經由該開口，可以接著形成源 極線。 在光罩成形之後，有一個如硼之類的源極雜質經由光 罩48的開口 50，植入到曝光的源極線（到基底3〇的曝光 部份），因此形成源極邊植入52(即非均勻通道摻雜）。該源 極雜質可以部份擴散至Poly丨或浮置閘極的底下。源極雜 質可以是p型態或η型態，但最佳的方式是p型態。 於其中的一個實施例中，源極的植入能量大約從 10keV到大約40keV，而劑量大約從ΐχΐ〇ΐ3原子/平方公分 (atoms/cm2)到大約5xl〇14 at〇ms/cm2。在另一個實施例中， 源極的植入能量大約從15keV到大約30keV，而劑量大約 從 5xl013 atoms/cm2 到大約 2xl014 atoms/cm2。又在另一個 實施例中，源極的植入能量大約從15keV到大約25keV， 而劑量大約從 5xl013 atoms/cm2 到大約 2xl014 atoms/cm2。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線,· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 10 91892 556325 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（11 ) 除了植入之外，也可以植入麟（使用相同的能量和劑量程 度）。 參考第4圖，在源極雜質的植入過程之後將光罩48 移除，然後選擇性地清洗該結構，然後選擇性地加熱該結 構足夠的時間以加速 52在閘極（Poly 1閘極2)底下的擴 散過程。在其中的一個實施例中，該熱處理包括從大約攝 氏300度到大約攝氏11〇〇度的溫度對該結構加熱，加熱的 時間大約從1秒鐘至5分鐘。在另一個實施例中，該熱處 理包括從大約攝氏400度到大約攝氏1〇〇〇度的溫度對該結 構加熱，加熱的時間大約從10秒鐘至3分鐘。又在另一個 實施例中，該熱處理包括從大約攝氏500度到大約攝氏900度 的溫度對該結構加熱，加熱的時間大約從15秒鐘至2分鐘。 參考第5圖，所展示的是中等劑量汲極（MDD)植入的 實施過程，其目的是形成源極54和汲極56區域。MDD植 入可以促進重度接面（heavy junction)的形成。雜質可以是 P型態或η型態，但以η型態比較佳。特別是n+植入時， 雜質可以用砷或磷。MDD植入雜質最好和源極雜質是相反 的型態，也就是當源極雜質是p型態時，MDD植入是η 型態，而當源極雜質是η型態時，MDD植入是ρ型態。在 其中的一個實施例中，MDD植入施行的環境條件是大約從 30keV到大約60keV的能量，而劑量大約從5xl013 atoms/cm2到大約5xl015 atoms/cm2。在另一個實施例中， MDD植入施行的環境條件是大約從35keV到大約55keV 的能量，而劑量大約從lxlO14 atoms/cm2到大約lxlO15 ---------------------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 11 91892 556325 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12 ) atoms/cm2 〇 另一個可以選擇的過程流程如下。參考第2圖，基底 30有一個堆疊記憶體單元32和淺溝隔離區域“，就如前 面已敘述的流程一樣。然而參考第3圖，一個先期植入氧 化的步驟並沒有實施，而只有在該結構上製造一個光罩 48，留下一條曝光的Vss線。在光罩48形成之後，硼（及 /或磷）就經由光罩48上的開口 50而植入至該曝光的源極 線（到基底30的曝光區域），然後形成源極側邊植入52。參 考第4圖，硼植入過程之後是將光罩48移除，然後選擇性 地清洗該結構’然後執行一個先期植入氧化步驟，並使其 有足夠的時間以加速在閘極（Poly閘極42)之下棚52的擴 散過程，形成一個非常薄的氧化層（未於圖中標示出來）。 參考第5圖，施行一個MDD植入，由此而形成源極54和 汲極5 6區域。 第一和第二選擇流程之間的主要差異是第一選擇流 程中的先期植入氧化步驟的實施是附屬於第3圖中的步 驟，而第二選擇流程中的先期植入氧化步驟的實施是附屬 於第4圖中的步驟。除此之外，所有在第一選擇流程中每 一個別步驟曾詳細敘述的參數，也同樣應用在第二選擇流 程的步驟中。 本發明也可以應用到SONOS(矽' 氧化物、氮化物、 氧化物、矽）型態記憶體元件。參考第6圖，所展示的是一 個SONOS型態記憶體元件33，該元件有根據本發明而形 成的源極側邊硼植入52。該SONOS型態記憶體元件33的 -------------^真¾--------訂---------線 1 (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公t ) 12 91892 556325 A7 B7 五、發明說明（13 ) (請先閱讀背面之注意事項再填寫本頁) 處理過程和第2至5圖中的堆疊記憶體單元32 —樣。因此 之故，第6圖類似於第5圖。本發明也可以應用到NAND 和NOR型態記憶體的架構。 雖然未以圖載明，但是事實上施行一系列的光罩和蝕 刻步驟（如自對準蝕刻步驟），以在核心區域中形成選擇性 閘極電晶體，在週邊區域形成高電壓電晶體和低電壓電晶 體，也形成字元線、接點、内接點、一層壓縮的氧化層， 如原矽酸四乙脂（teraethylorthosilicate(TEOS))、硼破原矽 酸四乙酯（borophosphotetraethylorthosilicate(BPTEOS))、 璘石夕酸玻璃（phosphosilicate glass(PSG))、或蝴磷石夕玻璃 (borophosphosilicate(BPSG))等等。這些步驟可以配合本發 明而在§己憶體早元形成的當中’和/或在記憶體單元形成之 後實施，而這些步驟已於本領域的專業人士所熟知。 經濟部智慧財產局員工消費合作社印製 雖然本發明是以一些特定的較佳實施例為例說明，然 而應當可以理解的，對本領域的專業人士而言，他們經過 閱讀本發明的說明和所附圖示，而且也了瞭解本發明的内 容’他們是可以對本發明做一等效的變動和修改。特別對 前面敘述的元件（組合、元件、電路等等）之不同功能，所 有用來描述這些元件的術語（包括所謂的方法）都是要指明 任何可以具有前述元件特定功能的元件（也就是功能的等 效性），這些功能等效的元件，雖然在結構上和本發明實施 例中所揭露的結構不相同，卻具有等效的特定功能。除此 之外，本發明所揭露實施例中的特點，也可以和另一實施 例的一個或數個功能特點一起結合，以便依照需求或特定 本紙張尺度適用中國國家標準（CNS)A4規格⑵0 X 297公釐） 13 91892 556325 A7 _B7_ 五、發明說明（14 ) 的應用形成優點。 產業上之利用 本發明的方法可用在#揮發性半導體記憶體的製造 領域，特別是，本發明之方法可用在製造如EEPROMs之 類的非揮發性快閃記憶體元件。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 14 91892

Claims (1)

1. 556325 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1· 一種製造快閃記憶體單元（32)的方法，該方法包含： 提供一個在其上有快閃記憶體單元（32)的基底 (30)； 在該基底（30)上生長一個自動對齊源極光罩（48)， 該自動對齊源極光罩（48)會根據源極線而有相對應的 開口（50); 經由自動對齊源極光罩（48)上根據源極線而有相 對應的開口（50) ’在基底（3 〇)内植入第一類的源極雜質 (52); 從該基底（30)上移除該自動對齊源極光罩； 清洗基底（30);以及 植入第二類中等劑量汲極植入子，在毗鄰快閃記憶 體單元（32)的基底（30)内，形成源極區域（54)和汲極區 域（56)。 2. 如申請專利範圍第1項之方法，尚包括在基底（3〇)上形 成自動對齊源極光罩（48)之前，實施一個先期植入氧化 之步驟。 3. 如申請專利範圍第1項之方法，尚包括在植入源極雜質 之後’和植入中等劑量汲極植入之前，實施一個先期植 入氧化之步驟。 4. 如申請專利範圍第1項之方法，尚包括在植入源極雜質 之後’和植入中等劑量汲極植入之前，實施熱處理。 5·如申請專利範圍第1項之方法，其中該源極雜質的植入 能量大約從15keV到大約30keV，而劑量大約從5χΐ〇13 ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 91892 經濟部智慧財產局員工消費合作社印製 556325 __g8S _ 六、申請專利範圍 atoms/cm2到大約 2xl014 at〇ms/cm2。 6·如申請專利範圍第1項之方法，其中該中等劑量汲極植 入的植入能量大約從30keV到大約60keV，而劑量大約 從 5xl013 atoms/cm2到大約 5xl〇15 at〇ms/cm2。 7.如申請專利範圍第1項之方法，其中該快閃記憶體單元 (32) 包含第一多晶層（42)、一層在第一多晶層（42)上的 ΟΝΟ多層介電質（44)、以及一層在ΟΝΟ多層介電質（44) 上的第二多晶層（46)。 8·如申請專利範圍第1項之方法，其中該快閃記憶體單元 (33) 包含一層ΟΝΟ電荷捕獲層（44)，和一層在ΟΝΟ電荷 捕獲層（44)上的多晶層（58)。 9· 一種製造快閃記憶體單元（32)的方法，該方法包含： 提供一個在其上有快閃記憶體單元（32)的基底 (30)； 在含有氧氣和可自由選擇的至少一種惰性氣體的 氣壓中’加熱該基底（30)，加熱的溫度大約從攝氏4〇〇 度到大約是攝氏1200度； 在該基底（30)上生長一個自動對齊源極光罩（48)， 該自動對齊源極光罩（48)會根據源極線而有相對應的 開口（50); 經由自動對齊源極光罩（48)上根據源極線而有相 對應的開口（50)，在基底（30)内植入第一類的源極雜質 (52)’其中源極雜質的植入能量大約從i〇keV到大約 40keV，而劑量大約從lxl〇13 atoms/cm2到大約5xl014 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐) " Ιδ 91892 -----——裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 556325 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 atoms/cm2 ； 從基底（30)上移除該自動對齊源極光罩（48); 清洗基底（30); 加熱該基底（30)，加熱的溫度大約從攝氏3〇〇度到 大約攝氏1100度；以及 植入第二類中等劑量汲極植入子，在毗鄰快閃記憶 體單元（32)的基底（30)内，形成源極區域（54)和汲極區 域（5 6)’其中汲極雜質的植入能量大約從3〇keV到大約 60keV，而劑量大約從5xl〇13 at〇ms/cm2到大約5χ1〇15 atoms/cm2 ° 10·—種製造快閃記憶體單元（32)的方法，該方法包含： 提供一個在其上有快閃記憶體單元（32)的基底 (3〇); 在該基底（30)上生長一個自動對齊源極光罩（48)， 該自動對齊源極光罩（48)會根據源極線而有相對應的 開口（50); 經由自動對齊源極光罩（48)上根據源極線而有相 對應的開口（50)，在基底（30)内植入第一類的源極雜質 (52)，其中源極雜質的植入能量大約從i〇keV到大約 40keV，而劑量大約從ΐχΐ〇13 atoms/cm2到大約5xl014 atoms/cm2 ； 從基底（30)上移除該自動對齊源極光罩（48); 清洗基底（30); 在包含氧和選用之至少一種惰性氣體之環境下加 -----------·裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17 91892 A8B8C8D8 556325 六、申請專利範圍 熱該基底（30)，加熱的溫度大約從攝氏300度到大約攝 氏1200度；以及 植入第二類中等劑量汲極植入子，在毗鄰快閃記憶 體單元（32)的基底（30)内，形成一個源極區域（54)和一 個沒極區域（56)，其中該中等劑量汲極植入之植入能量 大約從30keV到大約60keV，而劑量大約從5xl013 atoms/cm2到大約 5xl015 atoms/cm2。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制π 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 91892