JP2585262B2 - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JP2585262B2 JP2585262B2 JP9988087A JP9988087A JP2585262B2 JP 2585262 B2 JP2585262 B2 JP 2585262B2 JP 9988087 A JP9988087 A JP 9988087A JP 9988087 A JP9988087 A JP 9988087A JP 2585262 B2 JP2585262 B2 JP 2585262B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- mos transistor
- substrate
- source
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 25
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は読み出し専用もしくは一度だけ書き込み可能
な読み出し専用の半導体不揮発性メモリに関し、特に使
用上特別な制約のないメモリ素子に関するものである。
な読み出し専用の半導体不揮発性メモリに関し、特に使
用上特別な制約のないメモリ素子に関するものである。
半導体不揮発性メモリの用途の中には、一度情報を書
き込んだら二度と書き換えなくて済むものも多く、かか
る用途には読み出し専用メモリが用いられる。
き込んだら二度と書き換えなくて済むものも多く、かか
る用途には読み出し専用メモリが用いられる。
読み出し専用メモリには、使用者が情報を書き込める
ものと書き込めないものとがある。
ものと書き込めないものとがある。
使用者が情報を書き込めるものの例としては、ポリシ
リコンなどを用いたヒューズドROMが、また使用者が情
報を書き込めないものの例としては、マスクROMがあ
る。マスクROMは製造段階で情報を書き込むものである
から注文生産であり、生産者には大量生産できないとい
う欠点が、また使用者には納期が長かったり注文数が少
ないと値段が高くなるなどの欠点があるため、書き込み
可能なメモリの方がより要求が多い。
リコンなどを用いたヒューズドROMが、また使用者が情
報を書き込めないものの例としては、マスクROMがあ
る。マスクROMは製造段階で情報を書き込むものである
から注文生産であり、生産者には大量生産できないとい
う欠点が、また使用者には納期が長かったり注文数が少
ないと値段が高くなるなどの欠点があるため、書き込み
可能なメモリの方がより要求が多い。
しかしながら、ヒューズドROMは回路を永久的に遮断
するという形で情報を書き込むものであるから、信号を
伝播する手段としては使えないなど、その使い方に制約
があるという問題点があった。
するという形で情報を書き込むものであるから、信号を
伝播する手段としては使えないなど、その使い方に制約
があるという問題点があった。
そこで本発明の目的は、回路を遮断しない形で使用者
が書き込み可能であり、またマスクROMとしても使用可
能な半導体不揮発性メモリを提供するものである。
が書き込み可能であり、またマスクROMとしても使用可
能な半導体不揮発性メモリを提供するものである。
本発明の第１の特徴は、回路を遮断しないでメモリ特
性を持たせるために、エンハンス型MOSトランジスタの
ソース・ドレーンに１つのダイオードを並列接続したも
のを書き込み状態とし、エンハンス型MOSトランジスタ
を非書き込み状態としたことである。
性を持たせるために、エンハンス型MOSトランジスタの
ソース・ドレーンに１つのダイオードを並列接続したも
のを書き込み状態とし、エンハンス型MOSトランジスタ
を非書き込み状態としたことである。
本発明の第２の特徴は、第１の特徴で述べた構成を簡
単に実現するために、エンハンス型MOSトランジスタの
ソースもしくはドレーンのどちらか一方を、チャネル領
域となる基板と電気的に短絡することにより、等価的に
エンハンス型MOSトランジスタとダイオードとの並列接
続を得たことである。
単に実現するために、エンハンス型MOSトランジスタの
ソースもしくはドレーンのどちらか一方を、チャネル領
域となる基板と電気的に短絡することにより、等価的に
エンハンス型MOSトランジスタとダイオードとの並列接
続を得たことである。
本発明の第３の特徴は、使用者による書き込みを可能
とするために、エンハンス型MOSトランジスタのソース
もしくはドレーンのどちらか一方のｐ−ｎ接合の一部
に、金属的結合を生じさせることにより、ソースもしく
はドレーンのどちらか一方と基板との電気的短絡状態を
作ることである。
とするために、エンハンス型MOSトランジスタのソース
もしくはドレーンのどちらか一方のｐ−ｎ接合の一部
に、金属的結合を生じさせることにより、ソースもしく
はドレーンのどちらか一方と基板との電気的短絡状態を
作ることである。
本発明の第４の特徴は、エンハンス型MOSトランジス
タがｐチャネルである場合、その基板はソース・ドレー
ンおよびゲートと異なる信号線に接続されるようにした
ことである。
タがｐチャネルである場合、その基板はソース・ドレー
ンおよびゲートと異なる信号線に接続されるようにした
ことである。
以下本発明の実施例を図面に基づいて、各々の特徴が
いかにして問題点を解決しているかを詳述する。
いかにして問題点を解決しているかを詳述する。
第１図は本発明によるエンハンス型MOSトランジスタ
とダイオードとの並列接続の一実施例である。
とダイオードとの並列接続の一実施例である。
第１図において、ｎチャネルのエンハンス型MOSトラ
ンジスタ101は、ドレーン電極111、ソース電極112、ゲ
ート電極113から構成され、ドレーンからソースに向か
って順方向となるようにダイオード102が接続されてい
る。
ンジスタ101は、ドレーン電極111、ソース電極112、ゲ
ート電極113から構成され、ドレーンからソースに向か
って順方向となるようにダイオード102が接続されてい
る。
第１図において、ソース電極112に対してドレーン電
極111に正電圧を印加すれば、ダイオード102が順方向と
なるから、ドレーン電極111とソース電極112はゲート電
極113の電位によらず導通状態となる。
極111に正電圧を印加すれば、ダイオード102が順方向と
なるから、ドレーン電極111とソース電極112はゲート電
極113の電位によらず導通状態となる。
ダイオード102が接続されていなければ、ゲート電極1
13にスレショールド電圧以上の電圧を印加しない限りド
レーン電極111とソース電極112は非導通状態であるか
ら、第１図のエンハンス型MOSトランジスタとダイオー
ドとの並列接続の状態と区別できる。したがってメモリ
として使用できるのである。なおｐチャネルのエンハン
ス型MOSトランジスタを用いても、同様にメモリとして
使用できることは明らかである。
13にスレショールド電圧以上の電圧を印加しない限りド
レーン電極111とソース電極112は非導通状態であるか
ら、第１図のエンハンス型MOSトランジスタとダイオー
ドとの並列接続の状態と区別できる。したがってメモリ
として使用できるのである。なおｐチャネルのエンハン
ス型MOSトランジスタを用いても、同様にメモリとして
使用できることは明らかである。
第２図は第１図を等価的かつ簡単に実現するために工
夫された本発明によるｎチャネルのエンハンス型MOSト
ランジスタの一実施例であり、基本部分の断面を示した
ものである。
夫された本発明によるｎチャネルのエンハンス型MOSト
ランジスタの一実施例であり、基本部分の断面を示した
ものである。
第２図におけるｎチャネルエンハンス型MOSトランジ
スタは、ｐ形の基板201上に基板201との接続を容易にす
るためのｐ形拡散領域202を有し、ｎ形のドレーン203と
ｎ形のソース204を有し、ｐ形拡散領域202とドレーン20
3に同時に接続するドレーン電極211を有し、ソース電極
212を有し、ゲート絶縁膜221上にゲート電極213を有し
ている。
スタは、ｐ形の基板201上に基板201との接続を容易にす
るためのｐ形拡散領域202を有し、ｎ形のドレーン203と
ｎ形のソース204を有し、ｐ形拡散領域202とドレーン20
3に同時に接続するドレーン電極211を有し、ソース電極
212を有し、ゲート絶縁膜221上にゲート電極213を有し
ている。
第２図はエンハンス型MOSトランジスタにダイオード
を並列接続する代わりに、ドレーン203をドレーン電極2
11とｐ形拡散領域202を通してｐ形の基板201に短絡する
ことにより、電気的に第１図と等価になるようにしたも
のである。
を並列接続する代わりに、ドレーン203をドレーン電極2
11とｐ形拡散領域202を通してｐ形の基板201に短絡する
ことにより、電気的に第１図と等価になるようにしたも
のである。
第１図のダイオードに相当するものが、ｐ形の基板20
1とｎ形のソース204からなるｐ−ｎ接合である。ソース
電極212に対してドレーン電極211に正電圧を印加すれ
ば、ｐ形の基板201とｎ形のソース204からなるｐ−ｎ接
合ダイオードは順方向となるから、ドレーン電極211と
ソース電極212はゲート電極213の電位によらず導通状態
となる。
1とｎ形のソース204からなるｐ−ｎ接合である。ソース
電極212に対してドレーン電極211に正電圧を印加すれ
ば、ｐ形の基板201とｎ形のソース204からなるｐ−ｎ接
合ダイオードは順方向となるから、ドレーン電極211と
ソース電極212はゲート電極213の電位によらず導通状態
となる。
したがって第２図のようなドレーン203と基板が短絡
しているｎチャネルのエンハンス型MOSトランジスタ
は、第１図のようなドレーンからソースに向かって順方
向となり、ダイオードが接続されているｎチャネルのエ
ンハンス型MOSトランジスタと全く同一の動作をするも
のであり、ドレーンが基板と短絡していない通常のエン
ハンス型MOSトランジスタと組み合わせれば、メモリと
して使用できるのである。
しているｎチャネルのエンハンス型MOSトランジスタ
は、第１図のようなドレーンからソースに向かって順方
向となり、ダイオードが接続されているｎチャネルのエ
ンハンス型MOSトランジスタと全く同一の動作をするも
のであり、ドレーンが基板と短絡していない通常のエン
ハンス型MOSトランジスタと組み合わせれば、メモリと
して使用できるのである。
なおＰチャネルのエンハンス型MOSトランジスタを用
いても、同様にメモリとして使用できることは明らかで
ある。
いても、同様にメモリとして使用できることは明らかで
ある。
第３図はメモリの使用者が情報を書き込むことによっ
て、第２図と同等の構成が得られるよう工夫された本発
明によるｎチャネルのエンハンス型MOSトランジスタの
一実施例であり、基本部分の断面を示したものである。
て、第２図と同等の構成が得られるよう工夫された本発
明によるｎチャネルのエンハンス型MOSトランジスタの
一実施例であり、基本部分の断面を示したものである。
第３図におけるｎチャネルのエンハンス型MOSトラン
ジスタは、ｐ形の基板301上に基板301との接続を容易に
するためのｐ形拡散領域302を有し、ｎ形のドレーン303
とｎ形のソース304を有し、ｐ形拡散領域302に接続する
基板電極314を有し、ドレーン電極311とソース電極312
を有し、ゲート絶縁膜321上にゲート電極313を有してい
る。
ジスタは、ｐ形の基板301上に基板301との接続を容易に
するためのｐ形拡散領域302を有し、ｎ形のドレーン303
とｎ形のソース304を有し、ｐ形拡散領域302に接続する
基板電極314を有し、ドレーン電極311とソース電極312
を有し、ゲート絶縁膜321上にゲート電極313を有してい
る。
また使用者が情報を書き込むことによって共有結合が
破壊され、金属的結合に変化するｐ−ｎ接合の部分は、
点線で示した金属的結合を生じさせる領域331である。
破壊され、金属的結合に変化するｐ−ｎ接合の部分は、
点線で示した金属的結合を生じさせる領域331である。
第３図においては、使用者が情報を書き込まなければ
通常のエンハンス型MOSトランジスタであり、使用者が
情報を書き込めばドレーン303と基板301が電気的に短絡
状態となるから、第２図と同じ動作をするようになる。
通常のエンハンス型MOSトランジスタであり、使用者が
情報を書き込めばドレーン303と基板301が電気的に短絡
状態となるから、第２図と同じ動作をするようになる。
第３図において、金属的結合を生じさせる領域331に
金属的結合を生じさせる機構は次のように説明される。
金属的結合を生じさせる機構は次のように説明される。
ドレーン303、基板301、ソース304はそれぞれｎ形、
ｐ形、ｎ形であるからNPNバイポーラトランジスタと同
様の構造であり、それぞれが然るべき電位関係になれば
バイポーラトランジスタとしての動作をする。ドレーン
電極311には正電圧が印加されるから、基板301とドレー
ン303のｐ−ｎ接合は逆方向にバイアスされ、バイポー
ラトランジスタとしてはドレーン303はコレクタとな
る。
ｐ形、ｎ形であるからNPNバイポーラトランジスタと同
様の構造であり、それぞれが然るべき電位関係になれば
バイポーラトランジスタとしての動作をする。ドレーン
電極311には正電圧が印加されるから、基板301とドレー
ン303のｐ−ｎ接合は逆方向にバイアスされ、バイポー
ラトランジスタとしてはドレーン303はコレクタとな
る。
したがってソース304はエミッタとなり、ソース304と
基板301のｐ−ｎ接合が順方向となるような電位関係に
なればバイポーラトランジスタとして動作する。ソース
304と基板301の順方向なる電位関係は、基板電極314に
正電圧を印加すれば容易に得ることができるし、またｎ
チャネルMOSトランジスタならば、インパクトイオン化
を起こし易い電位状態にて動作させることによっても得
ることができる。
基板301のｐ−ｎ接合が順方向となるような電位関係に
なればバイポーラトランジスタとして動作する。ソース
304と基板301の順方向なる電位関係は、基板電極314に
正電圧を印加すれば容易に得ることができるし、またｎ
チャネルMOSトランジスタならば、インパクトイオン化
を起こし易い電位状態にて動作させることによっても得
ることができる。
さて今ドレーン303に対してゲート電極313の電位が低
い場合、ドレーン電界がゲート直下の金属的結合を生じ
させる領域331で強められていることは公知であり、か
かる状態でバイポーラトランジスタとして動作すると、
キャリアが強電界によって加速されて高エネルギ状態と
なるため、共有結合が破壊され金属的結合に変化するの
である。
い場合、ドレーン電界がゲート直下の金属的結合を生じ
させる領域331で強められていることは公知であり、か
かる状態でバイポーラトランジスタとして動作すると、
キャリアが強電界によって加速されて高エネルギ状態と
なるため、共有結合が破壊され金属的結合に変化するの
である。
ところでｎチャネルMOSトランジスタはインパクトイ
オン化を起こし易いため、基板電位を外部から操作しな
くてもバイポーラとして動作させることができるが、ｐ
チャネルMOSトランジスタはインパクトイオン化を起こ
しにくいため、基板電位を外部から操作しなければバイ
ポーラとして動作させることができない。そのためｐチ
ャネルMOSトランジスタを不揮発性メモリとして用いる
場合は、必ず基板をソース・ドレーンおよびゲートと異
なる信号線に接続しなければならない。これが第４の特
徴の理由である。
オン化を起こし易いため、基板電位を外部から操作しな
くてもバイポーラとして動作させることができるが、ｐ
チャネルMOSトランジスタはインパクトイオン化を起こ
しにくいため、基板電位を外部から操作しなければバイ
ポーラとして動作させることができない。そのためｐチ
ャネルMOSトランジスタを不揮発性メモリとして用いる
場合は、必ず基板をソース・ドレーンおよびゲートと異
なる信号線に接続しなければならない。これが第４の特
徴の理由である。
以上の説明で明らかなように、本発明によれば、回路
を遮断しない形で書き込み可能な不揮発性メモリを得る
ことが可能となり、その効果は非常に大きい。
を遮断しない形で書き込み可能な不揮発性メモリを得る
ことが可能となり、その効果は非常に大きい。
製造工程は通常のエンハンス型MOSトランジスタと全
く同一であるから、エンハンス型MOSトランジスタから
成る半導体集積回路に応用すれば製造コストの増加がな
くて済み、その効果は更に甚大である。
く同一であるから、エンハンス型MOSトランジスタから
成る半導体集積回路に応用すれば製造コストの増加がな
くて済み、その効果は更に甚大である。
第１図は本発明の実施例におけるエンハンス型MOSトラ
ンジスタとダイオードとの並列接続を示す回路図、第２
図、第３図は本発明の実施例におけるエンハンス型MOS
トランジスタを示す断面図である。 101……エンハンス型MOSトランジスタ、102……ダイオ
ード。
ンジスタとダイオードとの並列接続を示す回路図、第２
図、第３図は本発明の実施例におけるエンハンス型MOS
トランジスタを示す断面図である。 101……エンハンス型MOSトランジスタ、102……ダイオ
ード。
Claims (2)
- 【請求項１】第１導電形の基板に設ける第２導電形のソ
ース・ドレーンと、ゲート電極を備えるエンハンスメン
ト型MOSトランジスタを非書き込み状態とし、ゲート電
極直下のドレーンと基板とのpn接合が金属的結合に変化
する領域を有し、ドレーンと基板とが電気的に短絡して
いる状態のエンハンスメント型MOSトランジスタを書き
込み状態とすることを特徴とする半導体不揮発性メモ
リ。 - 【請求項２】エンハンスメント型MOSトランジスタとし
てｐチャネルを用いるときの基板は、ソース・ドレーン
およびゲートと異なる信号線に接続されていることを特
徴とする特許請求の範囲第１項記載の半導体不揮発性メ
モリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9988087A JP2585262B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9988087A JP2585262B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体不揮発性メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268197A JPS63268197A (ja) | 1988-11-04 |
| JP2585262B2 true JP2585262B2 (ja) | 1997-02-26 |
Family
ID=14259119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9988087A Expired - Lifetime JP2585262B2 (ja) | 1987-04-24 | 1987-04-24 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585262B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653189B1 (en) * | 2000-10-30 | 2003-11-25 | Advanced Micro Devices, Inc. | Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory |
| US6524914B1 (en) * | 2000-10-30 | 2003-02-25 | Advanced Micro Devices, Inc. | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188362A (ja) * | 1986-02-14 | 1987-08-17 | Nec Corp | 半導体記憶装置 |
-
1987
- 1987-04-24 JP JP9988087A patent/JP2585262B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63268197A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661323A (en) | Integrated circuit fuse programming and reading circuits | |
| US4851721A (en) | Semiconductor integrated circuit | |
| JPH09181195A (ja) | 静電気保護素子 | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| JPH08181598A (ja) | 半導体装置 | |
| US6317362B1 (en) | Semiconductor memory device | |
| US4689653A (en) | Complementary MOS integrated circuit including lock-up prevention parasitic transistors | |
| JP2585262B2 (ja) | 半導体不揮発性メモリ | |
| JPH0255950B2 (ja) | ||
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| EP0161446A2 (en) | Semiconductor integrated circuit comprising a protective transistor and a MOS transistor with an LDD structure | |
| JPH09102551A (ja) | 半導体装置 | |
| JPH06151744A (ja) | 半導体入出力保護装置 | |
| US5276371A (en) | Output buffer having high resistance against electrostatic breakdown | |
| JP2508968B2 (ja) | 半導体装置 | |
| JPH0632232B2 (ja) | 行デコ−ダ | |
| JPH1028045A (ja) | Ｍｏｓトランジスタ回路 | |
| JP3067805B2 (ja) | 半導体チップ上でより高い電圧をスイッチングするための回路装置の作動方法 | |
| JP2885933B2 (ja) | 半導体不揮発性メモリとその書き込み方法 | |
| JPH0555492A (ja) | 半導体装置 | |
| JPH0514168A (ja) | 出力回路及び半導体集積回路装置 | |
| JP3274561B2 (ja) | 半導体集積回路 | |
| JPH05259473A (ja) | 高電圧スイッチ回路 | |
| US6118305A (en) | Semiconductor integrated circuit capable of preventing breakdown of a gate oxide film | |
| JP3032061B2 (ja) | 半導体スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |