CN1222987C - 源极侧硼注入的非易失存储器 - Google Patents
源极侧硼注入的非易失存储器 Download PDFInfo
- Publication number
- CN1222987C CN1222987C CNB018178529A CN01817852A CN1222987C CN 1222987 C CN1222987 C CN 1222987C CN B018178529 A CNB018178529 A CN B018178529A CN 01817852 A CN01817852 A CN 01817852A CN 1222987 C CN1222987 C CN 1222987C
- Authority
- CN
- China
- Prior art keywords
- substrate
- memory cell
- oxide
- flash memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 title description 10
- 229910052796 boron Inorganic materials 0.000 title description 10
- 238000002513 implantation Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 229940090044 injection Drugs 0.000 description 11
- 239000000126 substance Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CBFPXJNABCOVCA-UHFFFAOYSA-N [B].[P].CCO[Si](OCC)(OCC)OCC Chemical compound [B].[P].CCO[Si](OCC)(OCC)OCC CBFPXJNABCOVCA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明的一个方面是有关于一种制造闪速存储单元(32)的方法，该方法包括下列步骤：提供一个在其上有闪速存储单元(32)的基底(30)；在该基底(30)上形成一个自动对齐源极掩膜(48)，该自动对齐源极掩膜(48)会根据源极线而有相对应的开口(50)；穿过自动对齐源极掩膜(48)中根据源极线而有的相对应的开口(50)，在基底(30)内注入第一类的源极杂质(52)；从基底(30)上移除该自动对齐源极掩膜(48)；清洗基底(30)；以及注入第二类中等剂量漏极注入离子，以在毗邻闪速存储单元(32)的基底(30)内，形成一个源极区域(54)和一个漏极区域(56)。
Description
技术领域
广义来说，本发明是关于制造如EEPROM闪速存储装置的一种改良方法。更详言之，是关于一种具有不均匀沟道掺杂且有降低的短沟道效应的非易失性闪速存储装置。
背景技术
半导体装置通常在基底上或基底内部都会有多重单独组件的形成。像这样的装置常常包括一个高密度区域和一个低密度区域。举例而言，如图1a所示的先前的技术，像闪速存储器10这样的一个存储器装置，就包括一个或多个高密度核心区域11和一个低密度外围部份12在一个单独的基底13上。该高密度核心区域11通常包含至少一个M×N阵列大小的可单独寻址、性质基本上相同的浮置栅极形式的存储单元，而该低密度外围部份12则通常包括输入/输出电路(I/O)，以及可提供对单独单元选择性寻址的电路(如连接所选择单元的源极、栅极和漏极的译码器，用以预先决定影响这些单元在操作时所需的电压或阻抗，所谓操作，如编程、读取或擦除等等)。
先前的技术图1b代表在先前的技术图1a的核心区域11中一个典型存储单元14的部分剖面图。像这样一个单元14通常包括在基底或P阱16内的源极14b、漏极14a和沟道15；而叠置栅极结构14c则覆盖在沟道15之上。该叠置栅极14c又包含一层形成在P阱16表面上的薄栅极介电质层17a(通常称之为隧道氧化层)。该叠置栅极14c也包括一个多晶硅(polysilicon)浮置栅极17b，此浮置栅极覆盖在隧道氧化层17a之上，而有一层内多晶(interpoly)介电质层17c则盖覆在该浮置栅极17b之上。内多晶介电质层17c常常是多层绝缘体，像是氧化物-氮化物-氧化物(ONO)层，即有两层的氧化物层以夹心方式将一层氮化物层夹在中间。最后，有一个多晶硅控制栅极17d覆盖在内多晶介电质层17c之上。每一个叠置栅极14c都耦合至一条字线上(WL0、WL1、...、WLn)，而漏极选择晶体管的每一漏极则耦合至一条位线上(BL0、BL1、...、BLn)。根据叠置栅极结构14c在沟道15内所形成的电场，单元14的沟道15会在源极14b和漏极14a间导引电流。利用外围的译码器和控制电路，每一个存储单元14就能为了编程、读取和擦除的功能而被寻址。
在半导体产业界中，有一个追求更高装置密度以增加电路速度和封装密度的趋势。要达到高密度就必须将半导体晶片上的装置尺寸比例予以缩小，于此所谓的比例缩小乃是将装置结构和电路尺寸以等比例的方式缩小，以制造更小的装置，而其功能却要和较大而未缩小的装置的参数相当。为了达成此缩小比例的目的，需要愈来愈小的特征尺寸(feature size)。这包含包括栅极长度的特征宽度和间距。
对于小尺寸特征的需求，在闪速存储装置方面，有许多需要注意的地方，特别是关于保持品质的一致性和可靠性。例如，当特征尺寸缩小后，如缩小栅极的长度，尺寸(如栅极长度)的变化度就相对地增加。也就是当尺寸缩小时，很难保持对关键尺寸的控制。当栅极长度缩小时，短沟道效应的发生机率就会增加。在某些例子当中，氮化隧道氧化物层也会增加短沟道效应。
当源极和漏极之间的长度缩小时，短沟道效应就会发生。短沟道效应包括Vt衰减(Vt是临界电压)、漏极引发势垒降低(DIBL)、以及多余栏漏。DIBL的发生多是在短沟道装置中，由漏极电压的应用所引起。换言之，漏极电压会引起表面势的降低。
从前面所述叙的问题及关注的要点来看，有一个未满足的需要是制造具有提高的整体性的改进质量的闪速存储单元特别是对有短沟道效应的次0.18μm闪速存储单元而言。
发明概述
作为本发明的结果，非易失性闪速存储装置的制造得到改进，因此可以制造具有改良可靠性的装置。通过本发明方法的实施，其为应用在非均匀沟道掺杂上，可以使得在次0.18μm尺度上具有降低短沟道效应的闪速存储装置的形成变得很容易。特别的情形为，本发明在减小及/或消除不必要的短沟道效应的条件下，可更进一步促使非易失性闪速存储装置缩向更小的尺寸，至于减小及/或消除不必要的短沟道效应包括Vt衰减、高DIBL、多余栏漏和跨越产品数组的栅极长度变化等等当中的至少一项。由于使用氮化隧道氧化层而引起的不必要的短沟道效应也会因此降到最小。
本发明的一个方面是有关于一种制造闪速存储单元的方法，该方法包括下列步骤：提供一个其上有闪速存储单元的基底；在该基底上形成一个自动对齐源极掩膜，该自动对齐源极掩膜会根据源极线而有相对应的开口；穿过自动对齐源极掩膜中根据源极线而有的相对应的开口，在基底内注入第一类的源极杂质；从基底上移除该自动对齐源极掩膜；清洗基底；以及注入中等剂量的第二类漏极注入离子，以在毗邻闪速存储单元的基底内，形成一个源极区域和一个漏极区域。
本发明的另一个方面是关于一种制造闪速存储单元的方法，该方法包括下列步骤：提供一个在其上有闪速存储单元的基底；在含有氧气和任选的至少一种惰性气体的气氛中，加热该基底；在该基底上形成一个自动对齐源极掩膜，该自动对齐源极掩膜会根据源极线而有相对应的开口；穿过自动对齐源极掩膜中根据源极线而有的相对应的开口，在基底内注入第一类的源极杂质；从基底上移除该自动对齐源极掩膜；清洗基底；加热基底；以及注入中等剂量的第二类漏极注入离子，以在毗邻闪速存储单元的基底内，形成一个源极区域和一个漏极区域。
本发明的又一个方面是关于一种制造闪速存储单元的方法，该方法包括下列步骤：提供一个其上有闪速存储单元的基底；在该基底上形成一个自动对齐源极掩膜，该自动对齐源极掩膜会根据源极线而有相对应的开口；穿过自动对齐源极掩膜中根据源极线而有的相对应的开口，在基底内注入第一类的源极杂质；从基底上移除该自动对齐源极掩膜；清洗基底；在含有氧气和任选至少一种惰性气体的气氛中，加热该基底；以及注入中等剂量的第二类漏极注入离子，在毗邻闪速存储单元的基底内，形成一个源极区域和一个漏极区域。
附图简述
图1a是一个平面图，用以展示应用先前的技术的一个闪速存储芯片的设计图；
图1b是部分剖面图，用以展示应用先前技术的一个叠置栅极闪速存储单元；
图2是一个剖面图，用以展示根据本发明制造具有非均匀沟道掺杂的非易失性闪速存储装置的一个方面；
图3是一个剖面图，用以展示根据本发明制造具有非均匀沟道掺杂的非易失性闪速存储装置的另一方面；
图4是一个剖面图，用以展示根据本发明制造具有非均匀沟道掺杂的非易失性闪速存储装置的又另一方面；
图5是一个剖面图，用以展示根据本发明制造具有非均匀沟道掺杂的非易失性叠置闪速存储装置的一个方面；
图6是一个剖面图，用以展示根据本发明制造具有非均匀沟道掺杂的非易失性SONOS闪速存储装置的一个方面。
发明详述
本发明涉及制造具有非均匀沟道掺杂的非易失性闪速存储装置，结果提供了具有降低的短沟道效应的非易失性闪速存储装置。在本发明中所参考的附图中的标示数字，也同样地在通篇的文字说明中引用相同的数字以代表相同的元件。
配合所附的图2-6，(其中的标示数字也同样在通篇的文字说明引用来表示相同的部分)可以理解本发明并认识其优点。
配合所附的图2-6，将要展示的是改良的半导体的制造流程图，用以详细介绍如何制作闪速存储装置。本方法强调基底的核心区域内的活性，该区域也是叠置存储单元和选择栅极晶体管依序放置的地方。就此而论，该基底包含两区域，也就是外围区域和核心区域；基底的核心区域包含两块面积，也就是叠置存储单元面积。
参考图2，图中给出了基底30，其具有一个叠置存储单元32和浅沟隔离区域41。该叠置存储单元32是放置在基底30的核心区域的叠置存储单元面积内。浅沟隔离区域41包含一个如二氧化硅或氮化硅之类的绝缘材料。有一个叠置存储单元32的基底30如下给出，但是其它任何合适的步骤也是可以使用的。
通常基底30是一个硅基底，任选在其上具有不同的元件、区域及/或层等；包括金属层，障碍层，介电质层，装置结构，如有源硅区域或面积之类的有源区域，包含P阱、N阱、额外的多晶硅栅极、字线、源极区域、漏极区域、位线、基极、发射极、集电极、导体线、导体栓(conductive plug)等等的主动元件和被动元件。有第一氧化层40加在至少一部份的基底30上，或在整个基底30之上，其采用任何合适的方式如干氧化、湿氧化、快速热氧化、或化学气相沉积(CVD)。
任选利用氮化过程而将第一氧化层40氮化。于某些情况下，使用氮化的第一氧化层40会造成短沟道效应。本发明的目的是将这些效应最小化，因此能使氮化的第一氧化层40应用于闪速存储装置中(氮化的隧道氧化层)。该氮化的第一氧化层40也会有助于改善隧道氧化可靠度。
利用任何合适的方法在该第一氧化层40之上生成第一多晶层42，例如实施原位掺杂方法。第一多晶层42可以是多晶硅，或者是掺杂的无定形硅。多晶硅是用CVD技术生成，而掺杂的无定形硅则是用原位掺杂方法所生成。第一掺杂的无定形硅层42(也标示成Poly 1)然后形成叠置存储单元的浮置栅极。生成该薄第一掺杂的无定形硅层所所用的掺杂子是磷或砷当中至少的一种。
利用任何合适的方法，在Poly 1层42的至少一部份上给出介电质层44，该介电质层44最好是有三层的ONO多层介电质层，也就是一层氧化物层44a，一层氮化物层44b，以及另外一层氧化物层44c。该介电质层然后形成叠置存储单元32的内多晶介电质层。
利用任何合适的方法，在基底的至少一部份上给出第二多晶层46，该第二多晶层46然后形成叠置存储单元(也标示成Poly 2)的控制栅极。该第二多晶层46由多晶硅或者是掺杂的无定形硅所制成。
虽然未于图中表明，利用任何合适的方法，可以在Poly 2层的至少一部份上给出额外的层。例如，钴或钨硅化物层就可以在Poly 2层46的至少一部份上给出，而硅氧氮化物层就可以在硅化钨层上给出。
不同适合的掩膜和蚀刻步骤用来在结构(栅极被定义)的核心区域的叠置存储单元面积之内形成存储单元。一个或多个光致抗蚀剂和/或硬掩膜和/或部份形成的叠置存储单元(未于图中展示)用来当做掩膜。蚀刻通常是以一层接一层的方式进行，以使蚀刻的选择率达到最大。例如，对Poly 2层的蚀刻所使用化学方法和对氧化物的蚀刻的化学方法即不同。虽然图中只展示一个叠置存储单元32，许多单元也可以在该结构的核心区域内形成。在处理之前，该结构也任选进行清洗。该叠置闪速存储单元32(以及图7中的SONOS形式的存储单元)可以有一个大约为0.18μm或者更小的宽度。
在流程中的这点上，有两种可选的过程可以接着用来产生本发明的非均匀沟道掺杂装置。此二种流程将于图2-5当中说明，而图2-6的解说是沿着一条位线而展开。
参考图3，于一个先期注入的氧化步骤之后，在该结构上形成一个掩膜，留下一条曝光的Vss线。该先期注入的氧化步骤包括在含氧气氛中加热该结构，加热的时间够长，因此可形成一层非常薄的氧化物层(未于图中展示出来)。在一个实施方案中，该先期注入的氧化步骤包括在含氧和任选至少一种惰性气体的气氛中对该结构加热，加热的温度从大约400℃到大约1200℃，加热的时间从大约1秒钟至5分钟。惰性气体包括氮气、氦气、氖气、氩气、氪气、和氙气。在另一个实施方案中，该先期注入的氧化步骤包括对该结构加热，加热的温度从大约500℃至大约是1100℃，而加热的时间大约是10秒钟至3分钟。又在另一个实施方案中，该先期注入的氧化步骤包括对该结构加热，加热的温度从大约600℃至大约1000℃，而加热的时间大约是15秒钟至2分钟。
形成掩膜48的步骤包括利用光致抗蚀剂或硬掩膜在该结构上制版出一个自动对齐源极(SAS)的掩膜，留下一个源极线开口50，以作为进一步的处理之用。也就是说，掩膜48会在基底30上有开口50，穿过该开口，可以接着形成源极线。
在掩膜形成之后，有一个如硼的源极杂质穿过掩膜48中的开口50，注入到曝光的源极线(到基底30的曝光部份)，因此形成源极侧注入离子52(即非均匀沟道掺杂)。该源极杂质可以部份扩散至Poly 1或浮置栅极的底下。源极杂质可以是p型态或n型态，但优选是p型态。
于其中的一个实施方案中，源极杂质的注入能量从大约10keV到大约40keV，而剂量从大约1×1013原子/平方厘米(atoms/cm2)到大约5×1014atoms/cm2。在另一个实施方案中，源极杂质的注入能量从大约15keV到大约30keV，而剂量从大约5×1013atoms/cm2到大约2×1014atoms/cm2。又在另一个实施方案中，源极的注入能量从大约15keV到大约25keV，而剂量从大约5×1013atoms/cm2到大约2×1014atoms/cm2。除了注入硼之外，也可以注入磷(使用相同的能量和剂量水平)。
参考图4，在源极杂质的注入之后将掩膜48移除，任选清洗该结构，以及任选加热该结构足够的时间以进一步促进硼52在栅极(Poly1栅极42)底下的扩散。在其中的一个实施方案中，该热处理包括从大约300℃到大约1100℃的温度对该结构加热，加热的时间大约从1秒钟至5分钟。在另一个实施方案中，该热处理包括从大约400℃到大约1000℃的温度对该结构加热，加热的时间大约从10秒钟至3分钟。又在另一个实施方案中，该热处理包括从大约500℃到大约900℃的温度对该结构加热，加热的时间大约从15秒钟至2分钟。
参考图5，所展示的是中等剂量漏极(MDD)注入的实施过程，其目的是形成源极54和漏极56区域。MDD注入可以促进重度接面(heavyjunction)的形成。杂质可以是p型态或n型态，但以n型态比较佳。特别是杂质优选为n+注入离子，如砷或磷。MDD注入杂质优选和源极杂质是相反的；也就是当源极杂质是p型态时，MDD注入是n型态，而当源极杂质是n型态时，MDD注入是p型态。在一个实施方案中，MDD注入施行的条件是能量从大约30keV到大约60keV，而剂量从大约5×1013atoms/cm2到大约5×1015atoms/cm2。在另一个实施方案中，MDD注入施行的条件是能量从大约35keV到大约55keV，而剂量从大约1×1014atoms/cm2到大约1×1015atoms/cm2。
另一个可以选择的方法流程如下。参考图2，提供了有一个叠置存储单元32和浅沟隔离区域41的基底30，就如前面已叙述的流程一样。然而参考图3，一个先期注入氧化的步骤并没有实施，而只有在该结构上制造一个掩膜48，留下一条曝光的Vss线。在掩膜48形成之后，硼(及/或磷)就穿过掩膜48中的开口50而注入至该曝光的源极线(到基底30的曝光部分)，形成源极侧边注入离子52。参考图4，硼注入过程之后是将掩膜48移除，任选清洗该结构，并执行一个先期注入氧化步骤，并使其执行足够的时间以进一步加速在栅极(Poly 1栅极42之下)之下硼52的扩散过程，从而形成一个非常薄的氧化层(未于图中标示出来)。参考图5，施行一个MDD注入，由此而形成源极54和漏极56区域。
第一和第二可选择的流程之间的主要差异是第一可选择的流程中的先期注入氧化步骤的实施在与图3相关的步骤中，而第二可选择的流程中的先期注入氧化步骤的实施是在与图4相关的步骤。另外，所有在第一可选择的流程中用于每一个别步骤的曾详细叙述的参数，也同样应用在第二可选择的流程的步骤中。
本发明也可以应用到SONOS(硅、氧化物、氮化物、氧化物、硅)型态存储装置。参考图6，所展示的是一个SONOS型态存储装置33，其具有根据本发明而形成的源极侧边硼注入离子52。该SONOS型态存储装置33的处理方法和图2-5中的叠置闪速存储单元32一样。因此之故，图6类似于图5。本发明也可以应用到NAND和NOR型态的存储结构。
虽然未显示，但是事实上施行一系列的掩膜和蚀刻步骤(如自对准蚀刻步骤)，以在核心区域中形成选择性栅极晶体管，在外围区域形成高压晶体管和低压晶体管，也形成字线、接点、内接点、外封的氧化层，如原硅酸四乙酯(teraethylorthosilicate(TEOS))、硼磷原硅酸四乙酯(borophosphotetraethylorthosilicate(BPTEOS))、磷硅酸玻璃(phosphosilicate glass(PSG))、或硼磷硅酸玻璃(borophosphosilicate glass(BPSG))等等。这些步骤可以在根据本发明形成存储单元过程中及/或在此之后实施，而这些步骤已为本领域技术人员所熟知。
虽然本发明是根据一些特定的较佳实施方案进行说明，然而显然可以理解的是，对本领域技术人员而言，他们经过阅读和理解本发明的说明和附图，可以对本发明做一等效的变动和修改。特别对前面叙述的元件(组合、装置、电路等等)的不同功能，除非另有说明，所有用来描述这些元件的术语(包括任何所谓的“方法”)都是要指明任何可以具有前述元件特定功能的元件(也就是功能的等效性)，这些功能等效的组件，虽然在结构上和本发明实施方案中所揭露的在此实施功能的结构不相同，却具有等效的特定功能。除此之外，尽管本发明的特征仅在若干实施方案中的一个中公开，这些特征也可以与一个或多个其它实施方案中的其它特征结合作为任何给定或特定应用场合的所需的和有利的特征。
产业上的利用
本发明的方法可用在非易失性半导体存储器的制造领域，特别是，本发明的方法可用在制造如EEPROMs之类的非易失性闪速存储装置。
Claims (7)
1.一种制造闪速存储单元的方法，该方法包括：
提供一个在其上有闪速存储单元(32)的基底(30)，其中所述单元具有的栅极长度为0.18μm或更少；
在所述基底(30)上形成一个自动对齐源极掩膜(48)，该掩膜(48)具有一个开口(50)，该开口(50)使基底中毗邻于所述单元的一个区域暴光，该区域中将形成源极线；
穿过所述掩膜(48)中的开口(50)，在基底(30)内注入第一类的源极杂质以形成源极侧注入离子(52)；
从所述基底(30)上移除所述掩膜；
清洗基底(30)；
在注入源极杂质之后，通过在含有氧气的气氛中，在从400℃到1200℃温度下加热所述基底，实施一个先期注入的氧化步骤以形成一个氧化层；
在基底(30)中注入第二类漏极注入离子以形成毗邻于闪速存储单元(32)相反两侧上的源极区域(54)和漏极区域(56)；
其特征在于源极区域(54)在源极侧注入离子(52)之下形成。
2.根据权利要求1所述的方法，其中先期注入的氧化步骤是通过在含有氧气和任选至少一种惰性气体的气氛中加热所述基底来实施。
3.根据权利要求1所述的方法，其中所述闪速存储单元包括氮化的隧道氧化物层。
4.根据权利要求1-3任何一项所述的方法，其中所述源极杂质的注入能量从15keV到30keV，而剂量从5×1013atoms/cm2到2×1014atoms/cm2。
5.根据权利要求1-3任何一项所述的方法，其中所述漏极注入离子的注入能量从30keV到60keV，而剂量从5×1013atoms/cm2到5×1015atoms/cm2。
6.根据权利要求1或权利要求2所述的方法，其中所述闪速存储单元(32)包括第一多晶层(42)、在第一多晶层(42)上的氧化物-氮化物-氧化物多层介电质(44)、以及在氧化物-氮化物-氧化物多层介电质(44)上的第二多晶层(46)。
7.根据权利要求1或权利要求2所述的方法，其中所述闪速存储单元(33)包括氧化物-氮化物-氧化物电荷捕获层(44)，和在氧化物-氮化物-氧化物电荷捕获层(44)上的多晶层(58)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/699,972 | 2000-10-30 | ||
| US09/699,972 US6524914B1 (en) | 2000-10-30 | 2000-10-30 | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1471728A CN1471728A (zh) | 2004-01-28 |
| CN1222987C true CN1222987C (zh) | 2005-10-12 |
Family
ID=24811695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018178529A Expired - Fee Related CN1222987C (zh) | 2000-10-30 | 2001-08-06 | 源极侧硼注入的非易失存储器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6524914B1 (zh) |
| EP (1) | EP1330840A1 (zh) |
| JP (1) | JP4955902B2 (zh) |
| KR (1) | KR100810709B1 (zh) |
| CN (1) | CN1222987C (zh) |
| AU (1) | AU2001281125A1 (zh) |
| TW (1) | TW556325B (zh) |
| WO (1) | WO2002037550A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518742A (ja) * | 1999-12-21 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不揮発性のメモリーセルと周辺部 |
| US6653189B1 (en) * | 2000-10-30 | 2003-11-25 | Advanced Micro Devices, Inc. | Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory |
| US6489253B1 (en) * | 2001-02-16 | 2002-12-03 | Advanced Micro Devices, Inc. | Method of forming a void-free interlayer dielectric (ILD0) for 0.18-μm flash memory technology and semiconductor device thereby formed |
| DE10148491B4 (de) * | 2001-10-01 | 2006-09-07 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
| US7074682B2 (en) * | 2003-10-01 | 2006-07-11 | Dongbuanam Semiconductor Inc. | Method for fabricating a semiconductor device having self aligned source (SAS) crossing trench |
| KR100567757B1 (ko) * | 2003-12-30 | 2006-04-05 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6875648B1 (en) * | 2004-07-09 | 2005-04-05 | Atmel Corporation | Fabrication of an EEPROM cell with emitter-polysilicon source/drain regions |
| KR100707200B1 (ko) * | 2005-07-22 | 2007-04-13 | 삼성전자주식회사 | 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법 |
| US7332769B2 (en) * | 2005-08-17 | 2008-02-19 | Gregorio Spadea | Non-volatile memory arrangement having nanocrystals |
| JP5434594B2 (ja) * | 2007-08-16 | 2014-03-05 | 日本電気株式会社 | 不揮発性半導体メモリ装置 |
| CN106024900A (zh) * | 2016-07-22 | 2016-10-12 | 上海华力微电子有限公司 | 改善栅极诱导漏极漏电的方法以及非均匀沟道掺杂器件 |
| CN106206748B (zh) * | 2016-08-29 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225451A (ja) * | 1985-07-25 | 1987-02-03 | Toshiba Corp | 相補型半導体装置の製造方法 |
| JP2585262B2 (ja) * | 1987-04-24 | 1997-02-26 | シチズン時計株式会社 | 半導体不揮発性メモリ |
| KR940010930B1 (ko) * | 1990-03-13 | 1994-11-19 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
| US5276344A (en) | 1990-04-27 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having impurity regions of different depths and manufacturing method thereof |
| JP2817393B2 (ja) * | 1990-11-14 | 1998-10-30 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JPH05110114A (ja) | 1991-10-17 | 1993-04-30 | Rohm Co Ltd | 不揮発性半導体記憶素子 |
| JPH05283710A (ja) | 1991-12-06 | 1993-10-29 | Intel Corp | 高電圧ｍｏｓトランジスタ及びその製造方法 |
| JPH0685278A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 半導体装置の製造方法 |
| JP3288099B2 (ja) * | 1992-12-28 | 2002-06-04 | 新日本製鐵株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
| US5592003A (en) | 1992-12-28 | 1997-01-07 | Nippon Steel Corporation | Nonvolatile semiconductor memory and method of rewriting data thereto |
| JPH06291330A (ja) | 1993-03-31 | 1994-10-18 | Citizen Watch Co Ltd | 半導体不揮発性記憶素子とその製造方法 |
| JPH06296029A (ja) * | 1993-04-08 | 1994-10-21 | Citizen Watch Co Ltd | 半導体不揮発性記憶素子とその製造方法 |
| DE69413960T2 (de) | 1994-07-18 | 1999-04-01 | Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano | Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung |
| US5429970A (en) | 1994-07-18 | 1995-07-04 | United Microelectronics Corporation | Method of making flash EEPROM memory cell |
| US5617357A (en) * | 1995-04-07 | 1997-04-01 | Advanced Micro Devices, Inc. | Flash EEPROM memory with improved discharge speed using substrate bias and method therefor |
| US6034896A (en) | 1995-07-03 | 2000-03-07 | The University Of Toronto, Innovations Foundation | Method of fabricating a fast programmable flash E2 PROM cell |
| JP2956549B2 (ja) | 1995-09-14 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法とデータ消去方法 |
| JPH0997884A (ja) * | 1995-10-02 | 1997-04-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US5882970A (en) * | 1995-11-03 | 1999-03-16 | United Microelectronics Corporation | Method for fabricating flash memory cell having a decreased overlapped region between its source and gate |
| JPH09148542A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| US5589413A (en) | 1995-11-27 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned bit-line during EPROM fabrication |
| JP3070466B2 (ja) * | 1996-01-19 | 2000-07-31 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
| US5854108A (en) * | 1996-06-04 | 1998-12-29 | Advanced Micro Devices, Inc. | Method and system for providing a double diffuse implant junction in a flash device |
| KR100238199B1 (ko) * | 1996-07-30 | 2000-01-15 | 윤종용 | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 |
| TW317653B (en) * | 1996-12-27 | 1997-10-11 | United Microelectronics Corp | Manufacturing method of memory cell of flash memory |
| TW400641B (en) * | 1997-03-13 | 2000-08-01 | United Microelectronics Corp | The manufacture method of flash memory unit |
| US5888870A (en) | 1997-10-22 | 1999-03-30 | Advanced Micro Devices, Inc. | Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate |
| US5933729A (en) | 1997-12-08 | 1999-08-03 | Advanced Micro Devices, Inc. | Reduction of ONO fence during self-aligned etch to eliminate poly stringers |
| US6103602A (en) * | 1997-12-17 | 2000-08-15 | Advanced Micro Devices, Inc. | Method and system for providing a drain side pocket implant |
| TW407348B (en) | 1999-02-03 | 2000-10-01 | United Microelectronics Corp | Manufacture of the flash memory |
| US6284603B1 (en) * | 2000-07-12 | 2001-09-04 | Chartered Semiconductor Manufacturing Inc. | Flash memory cell structure with improved channel punch-through characteristics |
-
2000
- 2000-10-30 US US09/699,972 patent/US6524914B1/en not_active Expired - Lifetime
-
2001
- 2001-08-06 KR KR1020037005903A patent/KR100810709B1/ko not_active IP Right Cessation
- 2001-08-06 CN CNB018178529A patent/CN1222987C/zh not_active Expired - Fee Related
- 2001-08-06 JP JP2002540201A patent/JP4955902B2/ja not_active Expired - Fee Related
- 2001-08-06 AU AU2001281125A patent/AU2001281125A1/en not_active Abandoned
- 2001-08-06 EP EP01959586A patent/EP1330840A1/en not_active Ceased
- 2001-08-06 WO PCT/US2001/024677 patent/WO2002037550A1/en active Application Filing
- 2001-10-08 TW TW090124784A patent/TW556325B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001281125A1 (en) | 2002-05-15 |
| KR100810709B1 (ko) | 2008-03-07 |
| CN1471728A (zh) | 2004-01-28 |
| JP2004519092A (ja) | 2004-06-24 |
| TW556325B (en) | 2003-10-01 |
| JP4955902B2 (ja) | 2012-06-20 |
| US6524914B1 (en) | 2003-02-25 |
| KR20030061383A (ko) | 2003-07-18 |
| WO2002037550A1 (en) | 2002-05-10 |
| EP1330840A1 (en) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436768B1 (en) | Source drain implant during ONO formation for improved isolation of SONOS devices | |
| US5783457A (en) | Method of making a flash memory cell having an asymmetric source and drain pocket structure | |
| EP1338034B1 (en) | Simultaneous formation of charge storage and bitline for wordline isolation | |
| US6707078B1 (en) | Dummy wordline for erase and bitline leakage | |
| KR100713741B1 (ko) | 무접촉 균일 터널링 분리 ｐ 웰(ｃｕｓｐ)의 비휘발성 메모리 어레이 구조, 그 제조 및 동작 | |
| CN1222987C (zh) | 源极侧硼注入的非易失存储器 | |
| US5457061A (en) | Method of making top floating-gate flash EEPROM structure | |
| US6465303B1 (en) | Method of manufacturing spacer etch mask for silicon-oxide-nitride-oxide-silicon (SONOS) type nonvolatile memory | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| US5981339A (en) | Narrower erase distribution for flash memory by smaller poly grain size | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US7687846B2 (en) | Nonvolatile memory device | |
| CN1293617C (zh) | 对于深次0.18微米闪存的源极侧硼注入及漏极侧mdd注入 | |
| US7232724B1 (en) | Radical oxidation for bitline oxide of SONOS | |
| US20020106852A1 (en) | Lowered channel doping with source side boron implant for deep sub 0.18 micron flash memory cell | |
| US6716705B1 (en) | EEPROM device having a retrograde program junction region and process for fabricating the device | |
| US6486029B1 (en) | Integration of an ion implant hard mask structure into a process for fabricating high density memory cells | |
| US6376341B1 (en) | Optimization of thermal cycle for the formation of pocket implants | |
| US6184084B1 (en) | Method to elimate silicide cracking for nand type flash memory devices by implanting a polish rate improver into the second polysilicon layer and polishing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SPANSION CO., LTD. Free format text: FORMER OWNER: SPANSION CO.,LTD. Effective date: 20070420 Owner name: SPANSION CO.,LTD. Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC. Effective date: 20070420 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070420 Address after: California, USA Patentee after: SPANSION LLC Address before: California, USA Patentee before: Spanson Co. Effective date of registration: 20070420 Address after: California, USA Patentee after: Spanson Co. Address before: California, USA Patentee before: ADVANCED MICRO DEVICES, Inc. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160317 Address after: California, USA Patentee after: CYPRESS SEMICONDUCTOR Corp. Address before: California, USA Patentee before: SPANSION LLC |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051012 Termination date: 20170806 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |