TW554448B - Heterojunction bipolar transistor and semiconductor integrated circuit device using the same - Google Patents
Heterojunction bipolar transistor and semiconductor integrated circuit device using the same Download PDFInfo
- Publication number
- TW554448B TW554448B TW091118504A TW91118504A TW554448B TW 554448 B TW554448 B TW 554448B TW 091118504 A TW091118504 A TW 091118504A TW 91118504 A TW91118504 A TW 91118504A TW 554448 B TW554448 B TW 554448B
- Authority
- TW
- Taiwan
- Prior art keywords
- collector layer
- collector
- layer
- semiconductor
- bipolar transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000000630 rising effect Effects 0.000 abstract description 10
- 230000000593 degrading effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 230000008901 benefit Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010021703 Indifference Diseases 0.000 description 1
- 206010061218 Inflammation Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
554448 五、發明說明（1) 【發明背景】 1. 發明領域 本發明係一般關於一種異質結半導體裝置。本發明尤 其關於一種異質結雙極電晶體，具有提高的或改良的崩潰 (耐受）電壓，以及一種使用此異質結雙極電晶體之半導體 積體電路裝置。 2.相關技藝之說明 為改良異質結雙極電晶體在操作中之集極至射極崩潰 電壓’抑制或防止集極區域中之突崩崩潰（avalanche breakdown)是重要的。為實現此事，已經開發並揭露出一 種改良的構造，其中具有低或小的衝擊離子化係數之一半 =體層插入集極區域之高電場部。此構造揭露於，舉例而 言，西元1 99 5年所刊行的曰本專利申請 16172 號。 圖1顯示集極層區域中並未插入具有低或小的衝擊離 ί ί Ϊ數之半導體層的先前技藝異質結雙極電晶體之示意 ::圖。此電晶體包含一射極層1〇5、一基極層1〇6、一集 層^ 3、以及一次集極層1 04。 y、 之底動時，集極層113中的傳導帶 古隹4雨 腎之頂σΡΕν分別為圖1中之鏈線Β1與Β2。當 夺’空間電荷增加，因而，集極層⑴中 實線與，:之頂部，別升高，如圖1中之 α果 田集極電流增加時，集極層11 3之基
U 554448 五、發明說明（2) --- 極側上的電場強度傾向減少，同時，集極層i i 3之次集 侧上的電場強度傾向增加。 人’、極 圖2示意地顯示用以改良崩潰電壓之改良的先前技藏 異質結雙極電晶體之能帶圖。除了一半導體層114播入a 極層11 3之外，此電晶體具有相同於圖1所示的構造。/ Π 4之能帶間隙比層1丨3寬。此構造揭露於，舉例 _均 述公報第7-16172號。 】而& ’前 從圖2之能帶構造可見，額外設置半導體層114於 層11 3中之高電場部的次集極侧上。帶隙愈寬，則衝擊〃 子化係數愈低且崩潰電壓愈高。因而，半導體層114中 集極層11 3中更難發生突崩崩潰。此意味操作中之、主比 壓升高或改良。 /貝電 藉著圖2之能帶構造，視所用的半導體材料之種類〆 型態而定，可能引起帶隙彼此不同的集極層113與半或 層114間發生「傳導帶不連續」。倘若如此，則/電晶體 高頻特徵將因由傳導帶不連續所造成的載子蓄積與保~之 變差。在層113與114間引入具有高摻雜濃度的p — n結’面口而 有效地抑制高頻特徵變差。此揭露於西元1 9 9 5所刊行的可 本專利申請案公開公報第7- 1 930 84號。此公報中所^ = 能帶構造顯示於圖3中。 路的 如圖3所示，重摻雜有p型雜質的 U6a與重摻雜有n型雜質的以型丨^層丨丨讣形成卜^結面於土 型1nQ.53GaQ.47As集極層H3a與η型inP集極層ι15間。參考編 號l〇5a、106a、與i〇4a分別為射極層、基極層、與次集極
554448 五、發明說明（3) 層。 圖4顯示改良崩潰電壓與高頻特.徵的先前技藝異質結 雙極電晶體之能帶構造。此揭露於西元丨9 9 6年刊行的日本 專利申請案公開公報第6-32 6 1 20中。此構造係藉由插入重 摻雜的P型GaAs層116於圖2之構造中的ishAs集極層113 與帶隙比層1 13寬的η型A IGaAs層114間而獲得。由於插入
GaAs層116，集極層113中之電場放鬆，因而抑制電子進入 :能狀，，藉以抑制其速度降低H *僅崩潰電壓升 咼而且咼頻特徵亦改良。 然而，圖2至4所示的前述先前技藝能帶構造具有下列 問題。 具體s之，圖2之先前技藝構造並無抑制集極戶ιΐ3 之高電場部隨著集極電流之增加而擴展向基極層1〇曰6之手 ΐ體=4’/擴集:增加時，胃電場部將不僅擴展向半 亦擴展向集極層113。結果，發生崩潰電壓減少 藉著圖3之先前技藝構造，pnn〇5 型InP層116b明顯地放鬆帶隙不連續。铁ς7 U6a與U6b形成高換雜濃度ρ_η結面，因；^，非二t = 場產生於層116a中。結果，引起突崩崩 二吊：的電 11 6a中之問題。此意味崩潰電壓可能降 ^ ;曰 隙不連續明顯放鬆’亦無法被完全消除：。再$ ’即使帶 此外，倘若圖2中之集極層113與半導 GaAs與InGaP所形成，則發生下列問題。 W Φ
554448 五、發明說明（4) 倘若InGaP層114成長而形成其自然超晶格，則 消除GaAs層丨以與丨^#層114之介面處的所有帶隙不成千 !:因此’不需要圖3之能帶構造。此意味可使 :=2之能帶構造。然而’倘若如此，引起 ： 極電壓特徵中之上升特徵變差之問題。 集 藉著圖4之先前技藝構造，p+型。^層丨丨6 體，因此，層116中之電位升高。倘若nMAi(^A二 1^5b由層所替代，則層116之電位更加升高。灶曰 J題亦引起集極電流-集極電壓特徵中之上升特徵變“ 發明概 據此 ’具有 積體電 本發 制集極 使用此 热悉 輿其他 依據 ’包含 述】 ，本 升局 路裝 明之 電流 電晶 此項 未具 本發 m 體 抑 種 的 體 在於提供一種異質結雙極電晶 置朋/貝、墾，以及一種使用此電晶體的半導 另ft"!目π的在於提供一種異質結雙極電晶體， -集極電壓特徵中之上升特徵變差，¥曰曰體一 體的半導體積體電路裝置。 技藝之人士將從下文說明中 體提及之目的。 足月瞭刖述目 明之第—態樣，提供一種異質結雙極電晶 一次集極 一集極區 區域，由一第一導電型的半導體所形 域’由該第-導電型的半導體所形成，接觸
η 554448 五、發明說明（5) --- 於該次集極區域； 一基極區域，由一第二導電型的半導體所形成， 於該集極區域； 一射極區域，由該第一導電型的半導體所形成， 於該基極區域； r : * V>f: _ ，， 該集極區域包括： 一第一集極層，由該第一導電型的半導體或一未 推雜的半導體所形成，接觸於該次集極區域； 一第二集極層，由具有比該第一集極層更窄的帶 隙之該第一導電型的半導體或一未摻雜的半導體所形成， 接觸於該基極區域；以及 第二集極層，由具有比該第二集極層更高的摻 雜濃度之該第一導電型的半導體所形成，位於該第一集極 層與該第二集極層間。 藉著依據本發明第一態樣之異質結雙極電晶體，在該 集極區域中，由該第一導電型的半導體所形成的該第三g 極層设置於該第一集極層（由該第一導電型的半導體咬一x、 未摻雜的半導體所形成）與該第二集極層（亦由該第一導電 型的半導體或一未摻雜的半導體所形成）間。因此，相較 =未設置有該第三集極層之情況，該第一集極層與該第三 集極層間之介面處之電位降低或減少。此意味無電位阻障 形成於前述的介面處。結果，抑制集極電流—集極電壓 徵中之上升特徵變差。 位於該第一與該第二集極層間之該第三集極層之電位
554448
值或位階 至該第一 之，可調 此，可依 值而適當 有效地抑 高或改良 在依 一集極層 律地排列 第一態樣 括相同於 第二集極 任何其他 藉由變化其摻雜濃度而改變。此音 盥該第-隼；Μ味可調整施加 整在該第一與該第二集極層中之 分配在㈣=:集層衝擊離子化係數之比 刀配在該第一與該第二集極層中之 制突崩崩潰發生於第-與第二集極層；，=升 崩潰電壓。 r層Τ ，精以升 據本發明第一態樣之雷a鰣 * ^ 俅您電日日體之較佳實施例中，第 成，其含有使In原子與Ga原子規 二ί自然超晶格。在依據本發明 ' 一較佳實施例中，該第三集極層包 該第-集極層或該第二集極層之半導體。倘若該 層係由GaAs所形成，則該第三集極層係由GaAs或 包括GaAs的半導體所形成。 在，據本發明第一態樣之電晶體之又另一較佳實施例 中’該第三集極層係由包括GaAs的半導體所形$。較佳 地，該第三集極層係由選自於由InGaAs、AiGaAs、 InAlAs、與InAlGaAs所組成之族群中之—混合的半導體晶 體所形成。
在依據本發明第一態樣之電晶體之更一較佳實施例 中，該第一集極層係由包括GaAs的半導體所形成。較佳 地，該第二集極層係由選自於AinGaAs、A1GaAs、
InAl As、與I nAl GaAs所組成之族群中之一混合的半導體晶 體所形成。
554448 五、發明說明（7) ^佳者為該第三集極層之厚度為1〇 nm或更少且第三 集極層係由InGaP與GaAs中之至少一個所形成。 較佳者為該第一集極層之厚度為該集極區域之總厚度 的（1/10)(十分之一）或更大。 較佳者為該第三集極層之摻雜濃度為5 x 1? cnr3或 更大。 在依據本發明第一態樣之電晶體之又更一較佳實施例 :，具有比該第二集極層更寬的帶隙之一額外的次集極層 設置於次集極區域中以相鄰於該第一集極層。 依據本發明之第二態樣，提供一種半導體積體電路裝 置。此裝置包含複數個如第一態樣所述的異質結雙極電晶 體。 依據本發明第二態樣之半導體積體電路裝置顯然可獲 得相同於依據本發明第一態樣之電晶體的優點。 【較佳實施例之詳細說明】 下文將參照附圖詳細說明本發明之較佳實施例。 第一實施例 圖5係顯示依據本發明第一實施例之npn型異質結雙極 電晶體50之層狀構造。 如圖5所示，電晶體5〇包含一半絕緣GaAs基板3、一 n+ 型GaAs次集極層4(厚度：500 nm)，形成於基板3上、以及 一η型InGaP集極層9(厚度：100 nm)，形成於層4上。次集 極層4之表面從上方的集極層9露出一部分。一集極電極31
第14頁 五、發明說明（8) 形成於層4之露出部分上。 雜濃n度rm/f層4摻雜有作為n型雜質之石夕⑻），摻 (亦即^ )為〇 $8 Cm3。η型InGaP集極層9之11}成分比 分比X 此其表示為Ιη。^。·，。然而，In成 9摻雜祀^0. 48至〇. 5之範圍内。n+型InGaP集極層 华極雜質之。，摻雜濃度為 ^ 9 9 3有1nGaP之自然超晶格，苴： 排列有In原子與Ga原子。 —無原子層中規律地 在η型InGaP集極層9上形成有一 + ^ ^ 層8(厚度·· 5 nm)。属8松雜古於炎存旳π型GaAs集極 度為3.0 X 1〇18 cnr3多雜有作為n型雜質之以，掺雜濃 =型GaAs集極層8上形成有一n如仏集極層7 (厚 5V : m:3 :雜有作細型雜質之以，摻雜濃度為 .10 cm 。因層8之推雜濃度高於上方的層7。 度 8^ Ϊ /極層7上形成有一P+ ^As基極層6 (厚 為4 〇二〇:曰，雜有作為P型雜質之礙(C) ’摻雜濃度 露出邻八其严極層6之表面從上方的η型1—射極 Λ::。/電極32形成於層6之露出部分上。 ^ . snP 3 ::極層6上形成有一11型111(^13射極 。二。射極層5摻雜有作為n型雜質之“ ^In,48Ga,52P 〇 ^ 5之_。射極層5之東=比Xl:付設定於從〇.48至。. 臂0之末端接觸於基極電極32。 在n型InGaP射極層5上形成有一n+型GaAs射極層2(厚 554448 五、發明說明（9) 度：20 0 nm)。射極層2摻雜有作為n型雜質之Si，摻雜濃 度為3· 0 X 1 018 cnr3。 少’、' 在n+型GaAs射極層2上形成有一n+型inGaAs射極層1(厚 度：100 nm)。射極層1摻雜有作為n型雜質之以，摻雜濃 度為2· 0 X 1019 cm-3。層i iIn成分比&從〇變動至/ 5 / 層1之成分比ΧΙη在接觸於η+型InGaAs射極層2之平面處設定 為0 ’逐漸向上增加到上方的射極電極33，而在接觸於電 極33之平面處設定為〇· 5。 、 射極電極33位於n+型InGaAs射極層1上，以覆蓋層1之 整個表面。 a 次集極層4構成電晶體50之次集極區域；集極層9、 8、與7構成其集極區域；基極層6構成其基極區域；且射 極層5、2、與1構成其射極區域。 如前所述，依據第一實施例之異質結雙極電晶體5〇具 有圖5所示的層狀構造。電晶體之傳導帶之能帶圖由圖6中 之實線所顯示。圖6中之虛線顯示先前技藝異質結雙極電 晶體之傳導帶之能帶圖具有藉由從圖5之構造移除n+型 GaAs集極層8所獲得的層狀構造。此等圖示係藉由設定偏 壓點為集極電壓（亦即，集極至射極電壓）= 〇 v與基極 電壓（亦即，基極至射極電壓）Vbe = 〇 V而獲得。 ” 藉著依據圖5之第一實施例之電晶體5〇，n+型以^集 極層8與η型GaAs集極層7設於η型InGaP集極層9與p+型GaAs 基極層6間。與此同時，集極層9之^成分比&設定成（亦 即，約為0· 48)晶格匹配於集極層8與7之GaAs。再者，
第16頁 554448
InGaP集極層9係在產生〗“#的自然超晶格之條 即，帶隙Eg設定為1.86 eV)藉由磊晶成長而 = 大約2 X cor3的介面位階產生於集極層9與8或據此， 處，造成此介面上之載子耗盡。 "面 示 時 另一 ^面，藉著移除β型GaAs集極層8之比較 電位咼峰在集極層9與7之介面處，如圖6中之： 當電子從P+型GaAs基極層6移動至n+型以^次集極 、此電位高峰作用如同「電位阻障」。結果，從次^ 層4流至基極層6的電流受到抑制。 ’、 與此不同，藉著依據圖5之第一實施例之電晶體5〇， n+型GaAs集極層8插入n型inGaP集極層9與11型以^集極層7 間。因而，集極層9與8之介面處的載子耗盡可藉由改變集 極層8中之電位值或位階而補償。結果，如圖6之實線所 示，無電位高峰產生於集極層9與7間。此意味從次集極層 4流至基極層6之電流不受抑制。 圖7係顯示在gm模式中集極電流1與集極電壓間之 關係，其中射極面積8£設定為1 2 0 // m2。 藉著移除n+型Ga As集極層8之比較例電晶體，如圖7中 之虛線所示’當集極電壓L為低時，集極電流Ic不會增加 太多。此係因為電子之移動因集極層9與7之介面處所產生 的電位阻障而受抑制。當集極電壓VCE相當高時，高電場部 形成於Ga As次集極層4側，因此，集極層9與7之介面處之 電位值或位階降低。以此方式，電位阻障被消除且集極電 流Ic增加。此意味集極電流Ic之上升特徵變差，換言之，
554448 五、發明說明（11) 電流Ic之上升變遲鈍或緩慢。 與此不同，藉著依據第一實施例之電晶體5 〇，由於添 加n+型GaAs集極層8，故無電位阻障產生於集極層9與7 間’甚至當集極電壓vCE為低時亦然。因而，集極電流之 上升特徵改良，換言之，電流Ic之上升急劇。 c 圖8與9分別顯示依據第一實施例之電晶體5 〇之能帶圖 與電場分佈圖，其中集極電流密度jc設為1〇 kA/cm2且集極 電壓VCE設為5 V。 ’、 既然n+型G a A s集極層8之電位值或位階可藉由改變其 摻雜濃度而變化，故施加至η型inGaP集極層9的電場可從 虛線所示的值變化至實線所示的值，如圖9所示。因而， 當考慮層9與7之衝擊離子化係數時可確定施加至集極層9 與7的電場之比值。 圖1 0顯示第一實施例之電晶體5 〇之電場分佈，其中集 極電流密度Jc設定為3 x 1〇4 A/cm2且集極電壓I設定為16' 在圖10中，亦顯示圖2之先前技藝電晶體之電場分 (Hr前技藝電晶體，集極層113係由― tnm’摻雜濃度：5x 1015 cnr3)所形成，且半 X二=!InGaP層(厚度：100 nm，摻雜濃度 與114中^1# 既然集極電流Ie之上升特徵因層113 載子耗地而變差，如圖7所示，故在假設盔載子 耗盡發生之情形下進行計算。 艾錄l、載子 藉者@2之先前技藝電晶體’從圖9中之虛線所示的電
第18頁 554448 場分佈可見，形成於n型111(^?集極層9中之次集極層4侧上 的高電場部延伸至η型GaAs集極層7之内部。與此不同，藉 著第一實施例之電晶體5 〇，從圖9中之虛線所示的電場分 1可見，電場值為2 X l〇i5 V/cm或更大的高電場部完全位 於難以發生突崩崩潰的η型InGaP集極層9中。因此，有效 地抑制突崩崩潰發生於集極層7中。 對於圖2之先前技藝電晶體而言，集極電流密度凡為 5 kA/cm2時之崩潰電壓為62 v。另一方面，對於 * 二m體：而言’當此電晶體具有圖8中之實線所矛' 例:I ϋ i(即，能帶）時，其為7. 4 V。倘若第一實施 J之電日日體50具有圖8中之卢绩所+的雷 、 帶），則1弁古昼],Λ T虛線所的電位曲線（亦即，能 試所得/、 V。此等結果係由本發明人進行測 :刖所述’ ϋ著第—實施例之電晶體5〇， 在ώ i G ρ木極層9中之「集極區域」中（亦gp 甘由次集極層4盘I k n 」τ、亦即， 隼拓^ 與基極層6所夾住的區域中）。因而，A * 乘極層9太薄，目丨丨® n a 口叨，倘若 9之戶危姑專則層9中之電場會太強。因此，較佳去盔麻 之厚度等於集極區域她娜 竿又仏者為層 更大。在第一實施例的//刀之一（ι/ι〇)或 t為： j之電曰曰體50中，集極區域之整體厚度 摻雜濃度與厚度。0中之n別出集極層8之較佳 因而，參二:11，1" + 5 nm + 720 nm = 825 nm 接=者為層9之厚度係83 nm或更大。 接者，將說明雷曰
554448 五、發明說明（13) 典型上’異貝結雙極電晶體係操作成集極電流密度為 1 X 1 05 A/cm2或更少。因此’倘若假設集極區域中之電子 速度為1 X 1 O7 cm/s ’則空間電荷約為5 χ 1 cnr3。據 此’為抑制Π+型GaAs集極層8中之傳導帶之電位因集極電 流密度改變而變化，較佳者為層8之摻雜濃度設定成比約 為5 X Cffl-3的空間電荷值大了一數量級（亦即，層8之 摻雜濃度約為5 X 1 O17 cnr3 )或更大。
GaAs集極層8與InGaP集極層9之介面處之載子耗盡值 依據InGaP之磊晶成長條件而變動，對應於雜 ^(sheet)濃度5 x 1〇12 cnr2。因此，集極層8之雜質之表 Ιί ί Ϊ5一 X 1〇12㈣2 3戈更少即足夠。倘若集極層8之掺
定X 1〇17 Cm_3，則在最大表單濃度5 X 1(F cm吟層8之厚度將為1 〇 ηιη。社果，鲈#去炎底。广 10 nm或更少》 果較佳者為層8之厚度為 藉者依據圖5之第一實施例之異質 如前所述，在集極區❹ 於n 3!UnhP隹化β 頌外地叹置η型G a A s集極層8 未M右隹朽展ΐ 與nMGaAS集極層7間。因此，相較於
未设有集極層8之懵、、w^ t ^ T日平乂 A 位降低或減小。此咅味5 ’集極層9與8間之介面處之電 壯果，#電位阻障形成於前述的介面處。 特徵集極電流—集極電壓(^)特徵中之上升 漠度：m二層夫8之電位值或位階係藉由變化其摻雜 電壓）之比值，換1夕可調整施加至集極層9與7的電位（或 佚5之，可調整集極層9與7中之電場之比 11^1 第20頁 554448 五、發明說明（14) 值。因此，集極層9與7中之電場可依據集極層9與7的衝擊 離子化係數之比值而適當地分配。結果，有效地抑制集極 層9與7中發生突崩崩潰，藉以升高或改良崩潰電壓。 在第一實施例之前述電晶體5 0中，所添加的集極層8 係由相同於GaAs集極層7之半導體（亦即，GaAs)所形成。 然而’本發明不僅限於此。集極層8得由相同於I n g a p集極 層9之半導體（亦即，inGaP)所形成。再者，層8得具有由 一 GaAs次層與一 InGaP次層所組成的雙層構造。層8得由其 他混合晶體的半導體，例如InGaAs、AlGaAs、InAlGaAs、 與InAlAs所形成。層8得具有包括由此等半導體所形成的 次層之多層構造。 η型GaAs集極層7由含GaAs的半導體所形成即足夠。換 言之’層7得由含GaAs之混合半導體晶體，例如AiGaAs、 InGaAs、InAlGaAs、與GaAsP 所形成。 η型GaAs集極層7與n型InGaP集極層9均得由未摻雜的 半導體（亦即，沒有摻雜雜質的半導體）所形成。 第二實施例 圖11顯示依據本發明第二實施例之npn型異質結雙極 電晶體50A之層狀構造。 藉著前述依據圖5之第一實施例之異質結雙極電晶體 50，高電場部產生於# sInGaP集極層9中。然而，倘若# 型GaAs次集極層4之摻雜濃度不夠，則形成於集極區域中 (亦即’在集極層7、8、與9中）的空乏層將擴展至次集極 層4之内部。在此情形中，高電場將產生於層*之空乏部
第21頁 554448 發明說明（15) 中據此·為確保可獲得本發明之優點，較佳者為一具有 比集極層7寬的能帶間隙之半導體層額外地設置於次集極 層4側上以相鄰於集極層9。第二實施例之電晶體5 〇 a包含 此種寬帶隙的半導體層。
體。之，如圖1 1所示，一 n+型次集極層1 〇 (厚度： 額外地設置於n+ SGaAs次集極層4與11型InGaP集極 曰& 。層10摻雜有作為n型雜質之§丨，摻雜濃度為4· 〇 X 電晶體5 0 Α之其他構造相同於圖5之第一實施例之電晶 -5 0。因此為簡化之故，此處不另加說明此構造。 ，，然η型I n g ap次集極層丨〇額外地設置於第二實施例 ^電阳體50人中，但本發明不僅限於此。InGap以外的任何 、他半導體均得用於次集極層丨〇，倘若其能帶間隙寬於η 型GaAs集極層7即可。 Q。I較佳者為次集極層1 〇之推雜濃度高於11型InGaP集極層 。牛例而言，較佳地，其設定為5 · 0 X 1 017 cm—3或更大。 山生較，者為次集極層10之厚度足夠大，使得層10於最大 朋=電壓施加於電晶體5〇A時不會部分或全部空乏。舉例 而° ’當層10之摻雜濃度為4·〇 X 1〇is cur3時，層10之厚 度較佳地為5 nm或更大。 1 藉著依據圖11之第二實施例之電晶體5〇人，顯然可獲 二』2 =依據第一實施例之電晶體5 〇之優點。再者，相較 ' 實施例，第二實施例確實可獲得此等優點。 第三實施例
第22頁 554448 五、發明說明（16) 圖1 2顯示依據本發明第三實施例之半導體積體電路裝 置（IC)60之電路圖。此1C或裝置60可應用至微波用的高輸 出放大器1C。 如圖12所示，1C 60包含一放大器17a與一放大器 1 7 b，藉由位於其間的阻抗匹配電路1 8而彼此串聯。此等 元件17a、17b、與18 係位於RF (Radio-Frequency，射頻） 輸入端子1 9與RF輸出端子20間。一偏壓電路21供應特定的 偏壓電壓至放大器17a與17b。 位於輸入端子側的放大器丨7a係處於驅動器放大器 級。放大器1 7 a包含依據第一或第二實施例之複數個異質 結雙極電晶體5 〇或5 0 A，其十所用的電晶體5 〇或5 0 A之總射 極面積設定為9 6 0 β m2。位於輸出端子側的放大器1 7b係 處於電源放大器級。如同放大器17a，放大器17b包含依據 第一或第二實施例之複數個異質結雙極電晶體5 〇或5 〇 A， 其中所用的電晶體5〇或5〇A之總射極面積設定為7200 // m2。 _在第三實施例之1C 60中顯然可獲得相同於第一或第 二實施例之優點。 圖12所示的電路為一範例。因而，毋庸贅言1(： 6〇得 具有任何其他所需要的電路。 變化例 毋庸贅言’因為此等實施例為本發明之較佳例，所以 肉，明不僅限於前述第一至第三實施例。在本發明之精神 侍添加任何變化或修改於其中。
554448 五、發明說明（17) 圖5與1 1所示的層狀構造僅為範例。因此，任何其他 層狀構造得應用至依據本發明之電晶體。 雖然已經說明本發明之較佳形式，但請瞭解熟悉此項 技藝之人士明白不偏離本發明之精神的修改。因而，本發 明之範圍單獨由申請專利範圍所確定。
第24頁 554448 圖式簡單說明 圖1係第一先前技藝異質結雙極電晶體之示意能帶 圖。 圖2係第二先前技藝異質結雙極電晶體之示意能帶 圖。 圖3係第三先前技藝異質結雙極電晶體之示意能帶 圖。 圖4係第四先前技藝異質結雙極電晶體之示意能帶 圖。 圖5係依據本發明第一實施例之異質結雙極電晶體之 示意剖面圖，顯示其層狀構造。 圖6係依據圖5之第一實施例的電晶體以及比較例電晶 體之能帶圖，顯示電位與距離間之關係。 圖7係顯示依據圖5之第一實施例的電晶體以及比較例 電晶體之集極電流-集極電壓（Ic-V^)特徵。 圖8係依據圖5之第一實施例的電晶體之能帶圖，顯示 電位與距離間之關係。 圖9係顯示依據圖5之第一實施例之電晶體之電場分 佈，其中顯示電場與距離間之關係。 圖1 0係顯示依據圖5之第一實施例之電晶體與圖2之第 二先前技藝電晶體之電場分佈’其中顯不電場與距離間之 關係。 圖11係依據本發明第二實施例之異質結雙極電晶體之 示意剖面圖，顯示其層狀構造。 圖1 2係依據本發明第三實施例之半導體積體電路裝置
第25頁 554448 圖式簡單說明 之示意電路圖，其中使用依據第一或第二實施例之電晶 體。 【符號說明】 1 n+型InGaAs射極層 2 n+型GaAs射極層 3 半絕緣G a A s基板 4 n+型GaAs次集極層 5 n型InGaP射極層 6 p+型GaAs基極層 7 n型GaAs集極層 8 n+型GaAs集極層 9 n型InGaP集極層 10 n+型次集極層 17a 放大器 17b 放大器 18 阻抗匹配電路 19 RF (射頻）輸入端子 20 RF輸出端子 21 偏壓電路 31 集極電極 32 基極電極 33 射極電極 50 npn型異質結雙極電晶體
第26頁 554448 圖式簡單說明 50A npn型異質結雙極電晶體電晶體 60 半導體積體電路裝置（1C) 104 次集極層 104a 次集極層 105 射極層 10 5a 射極層 106 基極層 106a 基極層 113 集極層 113a i 型 I nQ 53 G aQ 47 A s 集極層 114 半導體層 115 η型InP集極層 115b η 型A 1 GaAs 層 116 GaAs 層 116a p+ 型 InQ 53GaQ 47As 層 116b n+ 型 InP 層
第27頁
Claims (1)
- 5544481 · 一_種^異質、结雙極電晶體，包含： 成； ，接觸 -域’由一第-導電型的半導體所形 於該次集極區域；由該第一導電型的半導體所形成 一基極區域 於該集極區域； 一射極區域 於禮基極區域； 由一第二導電型的半導體所形成，接觸 由該第一導電型的半導體所形成，接觸 該集極區域包括·换雜集極層，由該第一導電型的半導體或一4 掺雜的體所形成，接觸於該次集極區域； — 集極層，由具有比該第一集極層更窄的； 隙之該第一V電型的半導體或一未摻雜的半導體所形成， 接觸於該基極區域；以及 曲 一第二集極層，由具有比該第二集極層更高的相 雜濃度之該第一導電型的半導體所形成，位於該第一集相 層與該第二集極層間。2 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 一集極層係由InGaP所形成，其含有使Ιη原子與Ga原子規 律地排列於三族原子層中之一自然超晶格。 3 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 三集極層係包括一相同於該第一集極層或該第二集極層的第28頁 554448 六、申請專利範圍 半導體。 4·如申請專利範圍第1項之異質結雙極電晶體，其中該第 三集極層係由包括GaAs的半導體所形成。 5 ·如申睛專利範圍第1項之異質結雙極電晶體，其中該第 三集極層係由選自於由InGaAs、AlGaAs、InAlAs、以及 InAlGaAs所組成之族群中之一混合的半導體晶體所形成。 6 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 二集極層係由包括GaAs的半導體所形成。 7 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 二集極層係由選自於由InGaAs、AlGaAs、InAlAs、以及 InAlGaAs所組成之族群中之一混合的半導體晶體所形成。 8 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 三集極層之厚度為10 nm或更少。 9 ·如申請專利範圍第1項之異質結雙極電晶體，其中該第 三集極層係由InGaP與GaAs中之至少一個所形成。 10·如申請專利範圍第1項之異質結雙極電晶體，其中該 第一集極層之厚度為該集極區域之總厚度的十分之一或更第29頁 554448 六、申請專利範圍 大。 11. 如申請專利範圍第1項之異質結雙極電晶體，其中該 第三集極層之摻雜濃度為5 X 1 017 cm-3或更大。 12. 如申請專利範圍第1項之異質結雙極電晶體，更包含 一額外的次集極層，其具有比該第二集極層更寬的帶隙； 其中該額外的次集極層設置於該次集極區域中以相鄰 於該第一集極層。 13. —種半導體積體電路裝置，包含複數個如申請專利範 圍第1項之異質結雙極電晶體。第30頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010456A JP3573737B2 (ja) | 2002-01-18 | 2002-01-18 | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW554448B true TW554448B (en) | 2003-09-21 |
Family
ID=19191591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091118504A TW554448B (en) | 2002-01-18 | 2002-08-15 | Heterojunction bipolar transistor and semiconductor integrated circuit device using the same |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6881988B2 (zh) |
| EP (1) | EP1329959A1 (zh) |
| JP (1) | JP3573737B2 (zh) |
| KR (1) | KR100508894B1 (zh) |
| CN (1) | CN1213486C (zh) |
| TW (1) | TW554448B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4134715B2 (ja) * | 2002-12-19 | 2008-08-20 | 住友電気工業株式会社 | バイポーラトランジスタ |
| US7038250B2 (en) * | 2003-05-28 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device suited for a high frequency amplifier |
| JP4818985B2 (ja) * | 2003-06-30 | 2011-11-16 | パナソニック株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2005039169A (ja) * | 2003-06-30 | 2005-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2005150531A (ja) | 2003-11-18 | 2005-06-09 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
| JP4933024B2 (ja) * | 2003-11-26 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2005197440A (ja) * | 2004-01-07 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7687886B2 (en) * | 2004-08-19 | 2010-03-30 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| JP2006210452A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置 |
| JP2006303222A (ja) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
| JP2007005406A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及び製造方法 |
| US7462892B2 (en) * | 2005-07-26 | 2008-12-09 | Sony Corporation | Semiconductor device |
| JP2007103784A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2007173624A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP5160071B2 (ja) * | 2006-11-16 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | ヘテロ接合バイポーラトランジスタ |
| US7868289B2 (en) * | 2007-04-30 | 2011-01-11 | Ionics Mass Spectrometry Group Inc. | Mass spectrometer ion guide providing axial field, and method |
| CA2692126A1 (en) | 2007-07-03 | 2009-01-08 | Microlink Devices, Inc. | Methods for fabricating thin film iii-v compound solar cell |
| JP2010056250A (ja) * | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8716835B2 (en) | 2008-10-21 | 2014-05-06 | Renesas Electronics Corporation | Bipolar transistor |
| US8395237B2 (en) * | 2008-10-21 | 2013-03-12 | Nec Corporation | Group nitride bipolar transistor |
| WO2013190997A1 (ja) * | 2012-06-20 | 2013-12-27 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| US8866154B2 (en) * | 2013-03-14 | 2014-10-21 | Wisconsin Alumni Research Foundation | Lattice mismatched heterojunction structures and devices made therefrom |
| US9425351B2 (en) | 2014-10-06 | 2016-08-23 | Wisconsin Alumni Research Foundation | Hybrid heterostructure light emitting devices |
| US9899556B2 (en) | 2015-09-14 | 2018-02-20 | Wisconsin Alumni Research Foundation | Hybrid tandem solar cells with improved tunnel junction structures |
| CN106653826B (zh) * | 2016-12-26 | 2019-01-08 | 厦门市三安集成电路有限公司 | 一种化合物半导体异质接面双极晶体管 |
| JP2018137259A (ja) | 2017-02-20 | 2018-08-30 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| CN110447113B (zh) | 2017-03-24 | 2022-08-12 | 威斯康星州男校友研究基金会 | 具有多层p型触点的III-V族氮化物基发光器件 |
| US10217897B1 (en) | 2017-10-06 | 2019-02-26 | Wisconsin Alumni Research Foundation | Aluminum nitride-aluminum oxide layers for enhancing the efficiency of group III-nitride light-emitting devices |
| TWI643337B (zh) * | 2017-10-17 | 2018-12-01 | 全新光電科技股份有限公司 | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 |
| US10497817B1 (en) | 2018-07-09 | 2019-12-03 | Wisconsin Alumni Research Foundation | P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers |
| CN113130638B (zh) * | 2020-01-14 | 2024-08-20 | 全新光电科技股份有限公司 | 高坚固性的异质结双极型晶体管 |
| CN113130694A (zh) * | 2021-04-02 | 2021-07-16 | 上海科技大学 | 一种850nm波段零偏压工作的光电探测器的外延结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04221834A (ja) | 1990-12-21 | 1992-08-12 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロバイポーラトランジスタ |
| US5171697A (en) * | 1991-06-28 | 1992-12-15 | Texas Instruments Incorporated | Method of forming multiple layer collector structure for bipolar transistors |
| JP3292894B2 (ja) | 1993-05-12 | 2002-06-17 | 日本電信電話株式会社 | 集積化受光回路 |
| JPH07161727A (ja) | 1993-12-02 | 1995-06-23 | Hitachi Ltd | ヘテロバイポーラトランジスタ |
| JP2692558B2 (ja) | 1993-12-27 | 1997-12-17 | 日本電気株式会社 | ヘテロ接合型バイポーラトランジスタ |
| JPH09246281A (ja) | 1996-03-14 | 1997-09-19 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP3347947B2 (ja) | 1996-08-01 | 2002-11-20 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| KR100337942B1 (ko) * | 1999-12-03 | 2002-05-24 | 김효근 | 이중 이종접합 쌍극성 트랜지스터 |
| JP2001176881A (ja) * | 1999-12-17 | 2001-06-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
2002
- 2002-01-18 JP JP2002010456A patent/JP3573737B2/ja not_active Expired - Lifetime
- 2002-08-14 US US10/218,775 patent/US6881988B2/en not_active Expired - Lifetime
- 2002-08-15 CN CNB021298432A patent/CN1213486C/zh not_active Expired - Fee Related
- 2002-08-15 TW TW091118504A patent/TW554448B/zh not_active IP Right Cessation
- 2002-08-16 EP EP02018499A patent/EP1329959A1/en not_active Ceased
- 2002-08-16 KR KR10-2002-0048437A patent/KR100508894B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100508894B1 (ko) | 2005-08-18 |
| EP1329959A1 (en) | 2003-07-23 |
| US20030136956A1 (en) | 2003-07-24 |
| CN1213486C (zh) | 2005-08-03 |
| US6881988B2 (en) | 2005-04-19 |
| JP3573737B2 (ja) | 2004-10-06 |
| CN1433082A (zh) | 2003-07-30 |
| KR20030063075A (ko) | 2003-07-28 |
| JP2003218123A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW554448B (en) | Heterojunction bipolar transistor and semiconductor integrated circuit device using the same | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| JP2007103784A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7176099B2 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| JP2007173624A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US7482643B2 (en) | Semiconductor device | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| JP2004071669A (ja) | 半導体装置 | |
| JP2018101652A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US6410396B1 (en) | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| CN100391006C (zh) | 半导体器件 | |
| Ma et al. | Base-region optimization of SiGe HBTs for high-frequency microwave power amplification | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| US20100171151A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| CN109148575B (zh) | 一种含有混合漏电极的氮化镓hemt器件 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| JP3010919B2 (ja) | 電界効果型化合物半導体装置 | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| JP2003347307A (ja) | 半導体装置 | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| Würfl et al. | Highly Efficient GalnP/GaAs HBTs for High Power Applications | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |