TW550636B - Semiconductor device and method for fabricating the same - Google Patents
Semiconductor device and method for fabricating the same Download PDFInfo
- Publication number
- TW550636B TW550636B TW091105102A TW91105102A TW550636B TW 550636 B TW550636 B TW 550636B TW 091105102 A TW091105102 A TW 091105102A TW 91105102 A TW91105102 A TW 91105102A TW 550636 B TW550636 B TW 550636B
- Authority
- TW
- Taiwan
- Prior art keywords
- air
- circuit
- bridge
- film
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
550636 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) I:發明戶斤屬之技術領域3 相關申請案之交叉參考 本申請案係根據並主張2001年三月30所提出之曰本 5 專利申請案第2001-101442號的優先權,其中内容於此併 入本案以為參考資料。 發明領域 本發明係有關於一種半導體元件以及其之製造方法, 特定言之,其係較佳地應用在使用一砷化鎵(GaAs)基板或 10 類似物的一種高頻合成半導體元件。 I:先前技術3 相關技藝之說明 傳統地*當構成在半導體基板上的金屬電半導體場效 應電晶體(MESFETs)之線路或類似元件係為連接時,就用 15 於連接大體上係構成在相同表面上之線路的方法而言,特 別地,所提出的是一種構成空氣橋接線路的方法。 在第5圖中係顯示具有空氣橋接構造的一種半導體元 件的實例。 於此,一電路區域其中複數之金屬電半導體場效應電 20 晶體(MESFET)s(具有一源極102、一汲極103以及一伸出 形狀的閘極104)大體上係配置在與構成之半導體基板101 同平面,相鄰之金屬電半導體場效應電晶體(MESFET)s的 源極102係藉由空氣橋接線路105而互相連接,以及一中 空部分107係構成在空氣橋接線路105與位在空氣橋接線 5 550636 玖、發明說明 路105下方金屬電半導體場效應電晶體(MESFET)s的組成 元件之間。 友卫氣橋接構造之製備降低了線路(在此例中係為源 ° )]的寄生電谷,因此在向頻區域可獲得低噪音與高 '曰里的特ϋ。因此,空氣橋接構造可較佳地應用在需要一 鬲頻特性的一種合成半導體元件上。 在具有如第5圖中所示之空氣橋接構造的半導體元件 中為了優先職予高頻特性而使空氣橋接線路1 〇5暴露。 然而,在測量製造半導體晶片之不同的特性中,當受 1〇刮傷時,例如,一金屬塵或類似物係易於發生,假設金屬 塵在aa圓加工之後黏附在空氣橋接線路上,將導致如不良 連接或切斷般之故障。 為了抑制上述的故障發生並且改良元件的可靠性,在 構成如第5圖中所示之複數的不同線路與類似元件後,如 第6圖中所示,需構成一厚的空氣橋接防護薄膜! 〇6,以 覆蓋包括空氣橋接線路1〇5的整個表面。 然而,於此例中,存在著一問題,即,介於線路間的 邛伤被埋入在δ亥空氣橋接防護薄膜中電路區域之線路圖 案呈饴集的區域内,即使該部分係於該線路之間;或儘管 20構成厚的空氣橋接防護薄膜,亦未並埋入電路區域之線路 圖案呈稀疏的區域中。 特別地,如第5及6圖中所示,在構造之形狀相對複 雜的例子中,例如,閘極1〇4之一伸出的形狀係構成在電 路區域中,該空氣橋接防護薄膜的膜厚在覆蓋構造的一部 6 550636 玖、發明說明 份中變得不足,導致整個空氣橋接防護薄膜的膜厚變得不 均勻。 換言之,因為空氣橋接防護薄膜之膜厚的成長係根據 電路區域中構造的圖案而變化,控制膜厚變得困難,有時 5無法確保空氣橋接防護薄膜之精確度,且無法製造高精確 度的兀件,如此一來,導致一欲獲得所期望之高頻特性係 甚為困難的問題。 就以上所述,目前,儘管採用一空氣橋接構造以實現 一南頻元件,但形成防護薄膜以防止如空氣橋接線路之不 1〇良連接及切斷等問題,將會導致損害高頻的特性。 【明内】 發明之概要說.明^ 本發明係考量上述的問題而作成,且本發明之目的在 於提供-種半導體元件及其製造方法,其係採用一種空氣 15橋接的結構,而能夠確實地防止如空氣橋接線路之不良連 接或切斷等問題,俾實現元件之高頻特性及可確保其高可 靠性。 基於透徹的研究,以下將說明發明人所思考的發明形 式。 2〇 树明標的之半導體元件,係-在半導體基板上構成 具有多數線路的電路區域所組成者,其係於電路區域中配 置一空氣橋接裝置以在線路間與預定的線路作電氣連接, 並構成一空氣橋接防護薄膜以覆蓋空氣橋接裝置,且電路 區域中空氣橋接裝置的至少一較低部分係覆蓋未形成有空 7 玖、發明說明 氣橋接防護薄膜的一區域。 本發明之半導體元件的另一構造係包含:一半導體美 板;1路區域,係配置在半導體基板上並具有複數的線 二氣橋接裝置,係在電路區域中的線路間與預定的 線路作電氣連接;以及一空氣橋接防護薄膜,係僅覆蓋該 空氣橋接裝置。 根據本發明之一製造半導體元件的方法,其係包括以 下步驟’即··構成一防護圖案,其形狀可覆蓋半導體基板 上的預定區域’並使其一端之一空氣橋接部位暴露;構成 -傳導性薄膜’以覆蓋該防護圖案;加工該料性 係依該防護圖案之形狀構成與該空氣橋接部位連接之空氣 橋接線路;構成-絕緣薄膜,以覆蓋該傳導性薄膜;加工 该絕緣薄膜’以構成—具有預定形狀的空氣橋接防護薄膜 ’並覆蓋該空氣橋接線路;及,移除防護圖案以於空氣 橋接線路與預定的區域間構成—令空部分。 本發明之製造半導體元件之方法的另一組成方式係包 括以下步驟:構成-防護圖案,其形狀可覆蓋在位於—半 導體基板上的預定區域,並使其一端之一空氣橋接部位暴 露:構成-傳導性薄膜’以覆蓋該防護圖案;構成一絕緣 薄膜’以覆蓋該傳導性镜胺. ^ 溥胰,加工該絕緣薄膜及該傳導性 薄膜’以使空氣橋接線路與空氣橋接部位以防護圖案之形 狀連π並形成-覆盍該空氣橋接線路之空氣橋接防護膜 ,·及,移除防護圖案,以於处* Α人 :工乳橋接線路與預定的區域間 構成一中空部分。 550636 玖、發明說明 圖式之簡要說明 第1A至1D圖為概略的橫截面視圖,顯示根據本發明 之第一具體實施例中用於製造一金屬電半導體場效應電晶 體(MESFET)之方法的步驟順序; 5 第2A至2C圖為概略的橫截面視圖,顯示依第一具體 實施例中用以製造一金屬電半導體場效應電晶體(MESFET) 之方法的步驟順序,並接替第ID圖; 第3A至3C圖係概略的橫截面視圖,顯示依第二具體 實施例中用以製造一金屬電半導體場效應電晶體(MESFET) 10 之方法的步驟順序; 第4A及4B圖為概略的橫截面視圖,顯示根據第二具 體實施例中用以製造一金屬電半導體場效應電晶體 (MESFET)之方法的步驟順序,並接替第3C圖; 第5圖為概略的橫截面視圖,顯示具有傳統的空氣橋 15 接構造之金屬電半導體場效應電晶體(MESFET)的一實例; 以及 第6圖為概略的橫截面視圖,顯示具有傳統的空氣橋 接構造之金屬電半導體場效應電晶體(MESFET)的另一實例 20 【實施方式】 較佳具體實施例之詳細說明 以下參照圖式,說明本發明所應用之較佳具體實施例 〇 第一具體實施例 9 550636 玖、發明說明 於此具體實施例中,具有高頻特性的一金屬電半導體 場效應電晶體(MESFET)其係使用如砷化鎵(GaAs)基板或類 似元件的一種合成的半導體元件,並對其加以說明以作為 例示。為了方便起見,此後金屬電半導體場效應電晶體 5 (MESFET)之組成元件係連同用以製造該元件之方法一起說 明之。 第1A至1D圖及第2A至2C圖為概略的橫截面視圖 ,顯示用於製造此具體實施例之金屬電半導體場效應電晶 體(MESFET)的方法之步驟順序。 10 為了製造此金屬電半導體場效應電晶體(MESFET),首 先將各種結構構成在一半導體基板上。 特別地,如第1A圖中所示,金屬電半導體場效應電 晶體(MESFET)的一源極2、一汲極3、一閘極4,一未顯 示的電容器、電阻器以及類似元件係被圖案化在一半導體 15 基板1(如砷化鎵(GaAs)基板)上,以構成一電路區域11。 於此,因元件係製成較精細,故閘極4被構成呈伸出的形 狀,以實現電極之低電阻。 其次,一絕緣材料係以膜厚約50nm程度被沈積在包 括電路區域11之金屬電半導體場效應電晶體(MESFET)的 20 整個表面上,以構成一薄的表面防護薄膜5。表面防護薄 膜5可確保位在包括電路區域11之半導體基板1上每一構 造的最小抗濕氣能力。之後,位於連結後述之空氣橋接線 路的部位上之表面防護薄膜5(此例中為源極2),係藉微影 成像術及後續的乾蝕刻法而去除,而構成一開孔6以使源 10 550636 玖、發明說明 極2之部分表面暴露。 接著’構成一防護圖案以覆蓋電路區域11之一預定區 域。 特別地,如第1B圖中所示,抗蝕劑係施用在半導體 5 基板1上並被圖案化,以構成一防護圖案7,該防護圖案7 之形狀可至少覆蓋電路區域11中組成複雜之結構,即,此 例中的伸出狀閘極4以及汲極3。於此,需構成防護圖案7 ’使源極2暴露以作為與位在其端部之部分連接的空氣橋 接裝置。 10 接著,構成一空氣橋接構造。 特別地’首先在半導體基板1上構成金質的金屬薄膜 12 ’以覆蓋防護圖案7,如第1C圖所示。 於此’金屬薄膜12係藉電鍍法構成於金屬(一待電鍍 之物件)上,並藉一從濺鍍法、蒸汽沈積法以及其類似方法 15中選出之適當方法而成長。 接著,如第1D圖所示,金屬薄膜12係藉由微影成像 術及後續的乾蝕刻法圖案化以構成空氣橋接線路8,並經 由開孔6與成對之源極2做電性連接,而在半導體基板上 構成金質線路9。 2〇 接著,構成一覆蓋空氣橋接線路的空氣橋接防護薄膜 ,以防止線路發生不良的連接、切斷以及類似的情況。 特別如第2A圖所示,首先,藉化學氣體沈積(CVD)法 並以lOOnm或更厚之膜厚在半導體基板i上沈積氮化矽 (S^N)或類似原料製成的絕緣薄膜13,以覆蓋空氣橋接線路 11 550636 玖、發明說明 8以及金質線路9。 接著,如第2B圖所示,將-抗钱劑塗佈在絕緣薄膜 13上,並藉微影成像術處理抗蝕劑,而留在覆蓋空氣橋接 線路8表面的一區域及覆蓋金質線路9表面的一區域上, 5 而構成一抗餘劑圖案14。 接著,藉作為光罩用之抗蝕劑圖案14乾蝕刻絕緣薄膜 13,而構成一覆蓋空氣橋接線路8表面之空氣橋接防護薄 膜21,以及一覆蓋金質線路9表面之線路防護薄膜22。 再者,移除抗蝕劑圖案14後,如第2C圖所示,實行 10使用臭氧電漿之灰化處理,以藉蝕刻將防護圖案7選擇性 地去除。此時,在空氣橋接線路8及電路區域u間構成一 中空部分23,且該電路區域11及已被防護圖案7覆蓋之 區域係處在僅有表面防護薄膜5覆蓋該結構之狀態。 金屬電半導體場效應電晶體(MESFET)係經由上述的步 15 驟完成。 如同上述說明,根據此具體實施例,採用空氣橋接構 造以降低線路間以及至閘極的寄生電容,可實現具有高頻 特性的金屬電半導體場效應電晶體(MESFET)。此外,由於 空氣橋接線路8被厚的空氣橋接防護薄膜21牢固地覆蓋及 20防護,而可防止因外在物質(如灰塵)的附著而造成的不同 故障(如線路短路)或是因裂隙而發生損壞。再者,空氣橋 接防瘦薄膜21至J並未在電路區域11中結構組成複雜者 之部分上形成,即,此例中的伸出狀閘極4與汲極3,因 此可製成膜厚均句之空氣橋接防護薄膜21,而能夠如期望 12 550636 玖、發明說明 地控制膜厚並確保金屬電半導體場效應電晶體(MESFET)之 極高可靠性。 第二具體實施例 此具體實施例中,具有一空氣橋接構造的一金屬電半 5 導體場效應電晶體(MESFET)係如第一具體實施例中的一實 例,但在製造步驟上稍有不同。 第3A至3C圖及第4A及4B圖為概略的橫截面視圖 ,顯示用於製造此具體實施例之金屬電半導體場效應電晶 體(MESFET)之方法的步驟順序。 10 為了製造此金屬電半導體場效應電晶體(MESFET),首 先將各種結構構成在一半導體基板上。 特別地,如第3A圖所示,金屬電半導體場效應電晶 體(MESFET)的一源極2、一汲極3、一閘極4,一未顯示 的電容器、電阻器及類似元件係在一半導體基板1(如砷化 15 鎵(GaAs)基板)上被圖案化,以構成一電路區域11。於此, 因為元件製成較精細,閘極4係構成呈一伸出的形狀,以 實現電極之低電阻。 再者,一絕緣材料係以約50 nm之膜厚沈積在包括電 路區域11之金屬電半導體場效應電晶體(MESFET)的整個 20 表面上,以構成一薄的表面防護薄膜5。表面防護薄膜5 可確保位在包括電路區域11之半導體基板1上每一構造的 最小的抗濕氣能力。於是,位於與後述之空氣橋接線路(此 例中為源極2)連接之部分上的表面防護薄膜5係藉微影成 像術及後續的乾蝕刻法被去除,而構成一開孔6,以使源 13 550636 坎、發明說明 極2表面的一部分暴露。 接著’構成一防護圖幸, 、 文間系以覆盍電路區域11之預定區 域0 抗韻劑被塗佈在半導 符別地,如第3B圖中所示 :土板1上並被圖案化,以構成一防護圖案7,該圖案之 心狀可至少覆盍在該等電路區域u中結構組成複雜之部分 上,即,此例中的伸出狀間極4及沒極3。於此,需構成 防4圖案7以使源極2暴露’以作為與其端部之-部分連 接的空氣橋接裝置。 10 之後’空氣橋接防護薄膜形成一空氣橋接結構並覆蓋 空氣橋接線路,以防止線路發生不良的連接、切斷及類似 狀況。 特別地,如第3C圖所示,首先在半導體基板丨上形 成金質的金屬薄膜12,以覆蓋防護圖案7。 15 於此,金屬薄膜12係藉電鍍法構成於金屬(一待電鍍 之物件)上,並藉一從濺鍍法、蒸汽沈積法以及其類似方法 中選出之適當方法而成長。 接者藉化學氣體沈積(CVD)法並以lOOnm或更厚之 膜厚沈積氮化矽(SiN)或類似原料製成的絕緣薄膜13,以覆 20蓋金屬薄膜12。 接著’如第4A圖所示,將一抗餘劑塗佈在絕緣薄膜 13上’並且藉微影成像術處理抗蝕劑,而使抗蝕劑以空氣 橋接線路之形狀及金質線路之形狀留存,而構成一抗蝕劑 圖案31。 14 550636 玖、發明說明 著x抗姓劑圖案31作為光罩而乾蝕刻該絕緣薄膜 13以及金屬薄膜12,以構成空氣橋接線路8,並經開孔6 而與成對的源極2電性連接,並在半導體基板上構成金質 線路9。此時,可藉乾關構成一覆蓋空氣橋接線路8表 5面之空氣橋接防護薄膜21,及-覆蓋金質線路9表面之線 路防濩薄膜22,而形成線路8及9。 再者,在抗蝕劑圖案31移除後,如第4B圖所示,實 仃使用臭氧電漿之灰化處理而藉蝕刻將防護圖案7選擇性 地去除。此時,-中空部分23形成在空氣橋接線路8及電 10路區域11間,且電路區域n及—被防護圖案7覆蓋之區 域係處在僅表面防護薄膜5覆蓋該結構之狀態。 金屬電半導體場效應電晶體(MESFET)係經上述步驟而 完成。 如同上述說明,根據此具體實施例,採用空氣橋接構 15造以降低線路間及至閘極的寄生電容,因此可實現具有高 頻特性的金屬電半導體場效應電晶體(MESFET)。此外,由 於空氣橋接線路8被厚的空氣橋接防護薄膜21牢固地覆蓋 及防濩,故可防止因外在物質(如灰塵)之附著而造成的不 同問題(如線路短路)或是因裂隙而發生的損壞。再者,空 20氣橋接防護薄膜21至少並未形成在電路區域n中該等構 造間組成複雜者上,即,此例中的伸出狀閘極4與汲極3 ,因此可製成膜厚均勻的空氣橋接防護薄膜21,而能夠如 所期望地控制薄膜厚度並確保金屬電半導體場效應電晶體 (MESFET)之高度可靠性。 15 550636 玖、發明說明 再者,空氣橋接線路8(金質線路9)以及空氣橋接防護 薄膜21(線路防護薄膜22)係於利用同一防蝕劑圖案31的 步驟中被圖案化,而能夠簡化步驟並減少步驟數。 附帶地,儘管金屬電半導體場效應電晶體(MESFET)在 5 第一與第二具體實施例中被解釋為半導體元件的一實例, 但本發明並不限於此,而可應用在多種半導體元件上,如 ,一高電子遷移率電晶體(HEMT)及其類似元件。 根據本發明,採用空氣橋接結構可防止如空氣橋接線 路之不良連接、切斷以及短路等問題,俾實現高頻特性同 10 時確保元件之高度可靠性。 【圖式簡單說明】 第1A至1D圖為概略的橫截面視圖,顯示根據本發明 之第一具體實施例中用於製造一金屬電半導體場效應電晶 體(MESFET)之方法的步驟順序; 15 第2A至2C圖為概略的橫截面視圖,顯示依第一具體 實施例中用以製造一金屬電半導體場效應電晶體(MESFET) 之方法的步驟順序,並接替第ID圖; 第3A至3C圖係概略的橫截面視圖,顯示依第二具體 實施例中用以製造一金屬電半導體場效應電晶體(MESFET) 20 之方法的步驟順序; 第4A及4B圖為概略的橫截面視圖,顯示根據第二具 體實施例中用以製造一金屬電半導體場效應電晶體 (MESFET)之方法的步驟順序,並接替第3C圖; 第5圖為概略的橫截面視圖,顯示具有傳統的空氣橋 16 550636 玖、發明說明 接構造之金屬電半導體場效應電晶體(MESFET)的一實例; 以及 第6圖為概略的橫截面視圖,顯示具有傳統的空氣橋 接構造之金屬電半導體場效應電晶體(MESFET)的另一實例 〇 【圖式之主要元件代表符號表】 1…半導體基板 31...抗#劑圖案 2…源極 101...半導體基板 3…沒極 102···源極 4...閘極 103···沒極 5...防護薄膜 104…閘極 6…開孔 105...空氣橋接線路 7...防護圖案 106…防護薄膜 8…空氣橋接線路 107…中空部分 9...金質線路 11...電路區域 12…金屬薄膜 13…絕緣薄膜 14...抗#劑圖案 21…空氣橋接防護薄膜 22…線路防護薄膜 23...中空部分 17
Claims (1)
- 550636 拾、申請專利範圍 1· 一種用於製造半導體元件的方法’其係包括以下步驟 構成一防護圖案,其形狀可覆蓋一半導體基板上 的預定區域,並使與位在其一端部之部分連接的一空 氣橋接裝置暴露出; 構成一傳導性薄膜,覆蓋該防護圖案; 構成一絕緣薄膜,覆蓋該傳導性薄膜; 10 加工該絕緣薄膜以及傳導性薄膜,以構成空氣橋 接線路,該線路係依該防護圖案之形狀,並構成一覆 蓋該空氣橋接線路之空氣橋接防護薄膜;以及 移除該防護圖案’以在該空氣橋接線路與該預定 的區域間構成一中空部分。 2.如申請專利第丨項之製造半導體元件的方法,其中 15 位於該半導體基板上的該預定區域係—具有複數線路 的電路區域,且 的一對線路 該空氣橋接連接部分為該電路區域中 3. 如申請專利範圍第2項之製造半導體—的方法,直中 §亥電路區域包括-伸出形狀的電極。 20 4. 如申請專利範圍第丨 導體兀件的方法,其更 包括以下的步驟: 構成一較該空氣橋接 4 4膜為4的表面防護薄 在構成該防護圖案之前覆蓋該預定的區域。 5. 如申請專利範圍第i項之製造半導體元件的方法,其中 18 550636 拾、申請專利箪泡圍 該預定的區域以及該处名i 二礼橋接連接部分大體上係構成 在相同的平面上。 6. —種用於製造半導體元 的方法其係包括以下的步 驟: 構成一防護圖案,其形狀可覆蓋-半導體基板上 的一預定區域,並使與位在其一端部之部分連接的一 空氣橋接裝置暴露出; 構成-傳導性薄膜,覆蓋該防護圖案; ίο 加工傳導性薄膜,以構成空氣橋接線路,並與依 防護圖案之形狀的部分連接; 構成一絕緣薄膜,覆蓋該傳導性薄膜; 加工該絕緣薄膜,用以構成具有—預定形狀的空 氣橋接防護薄膜以覆蓋該空氣橋接線路;以及 15 移除該防護圖案,用以在該空氣橋接線路與該預 疋的£域間構成一中空部分。 7. 如申請專利範圍第6項之製造半導體元件的方法,其位 於該半導體基板上的該預定區域係一具有複數之線路 的電路區域,且 20 該空氣橋接連接部分為在該電路區域中的一對線 路0 8·如申請專利範圍第7項之製造半導體元件的方法,其中 該電路區域包括一呈伸出形狀的電極。 9.如申請專利範圍第6項之製造半導體元件的方法,其進 一步包括以下的步驟: 19 550636 拾、申請專利範圍 構成一較該空氣橋接防護薄膜為薄的表面防護薄 膜’並在構成該防護圖案之前覆蓋該預定的區域。 ίο·如申請專利範圍第6項之製造半導體元件的方法,其中 該預定的區域以及該空氣橋接連接部分大體上係構成 在相同的平面上。 11· 一種半導體元件,其具有複數線路的電路區域係構成 在半導體基板上;其在該電路區域中配置一空氣橋 接裝置’以在線路間與預定的線路作電氣連接,並構 成覆蓋5亥空氣橋接裝置之空氣橋接防護薄膜,且該 10 電路區域中至少該空氣橋接防之較低部位係一未形成 覆蓋有該空氣橋接防護膜之區域。 12.如申請專利範圍第丨丨項之半導體元件,其中該空氣橋 接線路係連接大體上係構成在與其相同的平面上的該 線路。 15 I3·如申請專利範圍第11項之半導體元件,其令該電路區 域包括一伸出形狀的電極。 14.如申請專利範圍第11項之半導體元件,其構成一較該 工氣橋接防護薄膜為薄的表面防護薄膜並覆蓋該電路 區域。 20 I5· 一種半導體元件,其係包括·· 一半導體基板; 一電路區域’其係配置在該半導體基板上並具有 複數之線路; 空氣橋接裝置’其係與該電路區域内之該等線 20 550636 拾、申請專利範圍 路_之預定線路作電性連接;以及 一空氣橋接防護薄膜,其僅覆蓋該空氣橋接裝置 〇 16. 如申請專利範圍第15項之半導體元件,其中該空氣橋 接線路連接至大體上係構成在與其相同的平面上的該 等線路。 17. 如申請專利範圍第15項之半導體元件,其中該電路區 域包括一呈伸出形狀的電極。 1S.如申請專利範圍第B項之半導體元件,其係形成有一 較该空氣橋接防護薄膜為薄並覆蓋該電路區域的表面 防護薄膜。 21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001101442A JP3600544B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW550636B true TW550636B (en) | 2003-09-01 |
Family
ID=18954755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091105102A TW550636B (en) | 2001-03-30 | 2002-03-18 | Semiconductor device and method for fabricating the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US6806181B2 (zh) |
JP (1) | JP3600544B2 (zh) |
TW (1) | TW550636B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110238592A1 (en) * | 2004-12-20 | 2011-09-29 | Mccutcheon Timothy M | Method of and System for Preparing an Employee Benefits Plan |
JP4907093B2 (ja) | 2005-03-02 | 2012-03-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP4282625B2 (ja) * | 2005-03-10 | 2009-06-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
JP5072417B2 (ja) * | 2007-04-23 | 2012-11-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2009054632A (ja) * | 2007-08-23 | 2009-03-12 | Fujitsu Ltd | 電界効果トランジスタ |
JP4691152B2 (ja) * | 2008-03-31 | 2011-06-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2009267347A (ja) * | 2008-03-31 | 2009-11-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
JP5349372B2 (ja) * | 2010-03-09 | 2013-11-20 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
CN102832162A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 空气桥立体电路及其制作方法 |
JP5821429B2 (ja) | 2011-09-01 | 2015-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP6031652B2 (ja) * | 2012-08-31 | 2016-11-24 | 株式会社Joled | 表示装置及び電子機器 |
JP6424669B2 (ja) * | 2015-02-19 | 2018-11-21 | 三菱電機株式会社 | 半導体デバイス |
JP2016012737A (ja) * | 2015-10-06 | 2016-01-21 | 三菱電機株式会社 | 半導体装置 |
WO2018078892A1 (ja) * | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 化合物半導体デバイス及びその製造方法 |
JP6195041B1 (ja) * | 2016-10-24 | 2017-09-13 | 三菱電機株式会社 | 化合物半導体デバイスの製造方法 |
US11088074B2 (en) * | 2017-04-04 | 2021-08-10 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
JP7254907B2 (ja) * | 2019-03-29 | 2023-04-10 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
CN113707601A (zh) * | 2020-11-20 | 2021-11-26 | 腾讯科技(深圳)有限公司 | 空气桥的制备方法、空气桥结构及超导量子芯片 |
CN116495697B (zh) * | 2023-06-26 | 2023-09-08 | 南京睿芯峰电子科技有限公司 | 含空气桥芯片的sip塑封件及其制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3539705A (en) * | 1968-05-31 | 1970-11-10 | Westinghouse Electric Corp | Microelectronic conductor configurations and method of making the same |
JPS6143448A (ja) | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 空間配線 |
JPS6195554A (ja) | 1984-10-16 | 1986-05-14 | Nec Corp | マイクロ波モノリシック回路及びその製造方法 |
JPS6388844A (ja) | 1986-10-01 | 1988-04-19 | Mitsubishi Electric Corp | 半導体装置 |
US4972250A (en) * | 1987-03-02 | 1990-11-20 | Microwave Technology, Inc. | Protective coating useful as passivation layer for semiconductor devices |
US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
JPH02307247A (ja) | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 多層配線法 |
JPH03283627A (ja) | 1990-03-30 | 1991-12-13 | Nec Corp | 電界効果型半導体装置の製造方法 |
JP3036086B2 (ja) | 1991-01-08 | 2000-04-24 | 日本電気株式会社 | 半導体装置の製造方法 |
US5324683A (en) * | 1993-06-02 | 1994-06-28 | Motorola, Inc. | Method of forming a semiconductor structure having an air region |
US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
JPH1012722A (ja) | 1996-06-26 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-03-30 JP JP2001101442A patent/JP3600544B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-18 TW TW091105102A patent/TW550636B/zh not_active IP Right Cessation
- 2002-03-19 US US10/100,061 patent/US6806181B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020140007A1 (en) | 2002-10-03 |
JP3600544B2 (ja) | 2004-12-15 |
JP2002299443A (ja) | 2002-10-11 |
US6806181B2 (en) | 2004-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW550636B (en) | Semiconductor device and method for fabricating the same | |
JP3184493B2 (ja) | 電子装置の製造方法 | |
KR100368818B1 (ko) | 전계 효과 트랜지스터 | |
US5343071A (en) | Semiconductor structures having dual surface via holes | |
JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
JP2004193602A (ja) | 銅による後工程(beol)技術用の金属−絶縁体−金属(mim)コンデンサ及び金属レジスタを製造する方法 | |
JPH09500240A (ja) | 表面取り付け及びフリップチップ技術 | |
US6169320B1 (en) | Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal | |
JP4216588B2 (ja) | キャパシタの製造方法 | |
US3617818A (en) | Corrosion-resistent multimetal lead contact for semiconductor devices | |
US9859205B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
JP3125869B2 (ja) | 半導体装置の製造方法 | |
ES368134A1 (es) | Un procedimiento de fabricacion de dispositivos semiconduc-tores. | |
JP4253905B2 (ja) | 高周波回路構造 | |
JP2712340B2 (ja) | 半導体装置の製造方法 | |
US4017769A (en) | Integrated circuits and method of producing the same | |
CN112189251B (zh) | 半导体装置的制造方法 | |
JP2001196362A (ja) | 薄膜装置および薄膜装置の製造方法 | |
JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
JPH0394451A (ja) | 半導体装置の配線構造 | |
KR100943896B1 (ko) | 화합물 반도체 소자의 제조방법 | |
JPH09102585A (ja) | 半導体装置およびその製造方法 | |
JPS63204742A (ja) | 半導体装置の製造方法 | |
KR100585519B1 (ko) | 탄화규소 금속-반도체 전계효과 트랜지스터 및 그제조방법 | |
TWI237902B (en) | Method of forming a metal-insulator-metal capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |