TW548899B

TW548899B - Variable voltage data buffers

Info

Publication number: TW548899B
Application number: TW091111726A
Authority: TW
Inventors: Jong-Hyoung Lim; Kyung-Woo Kang
Original assignee: Samsung Electronics Co Ltd
Priority date: 2001-06-02
Filing date: 2002-05-31
Publication date: 2003-08-21
Also published as: KR20020092117A; JP2003078406A; JP4111753B2; US6696860B2; KR100408412B1; US20020180483A1

Description

548899

iU申請案 ^申請案主張於2001年6月2日申請，序號為2〇〇1_3i〇2〇的韓國專利中請案之利益，並且在此併人當成參考。 t明背景圖1為用於積體電路裝置的傳統資料輸出緩衝器之電路圖。請參閱圖i，資料輸出緩衝器包含一資料傳輸電路 10、一預先驅動器電路u以及一輸出驅動器電路17。該

資料傳輸電路10包含傳輸閘71與丁2、閃鎖電路3與5以Z 反相器1與7。傳輸閘T 1將資料DATA輸出到預先驅動器電路丨丨以回應傳輸控制信號B UF的主張（例如回應邏輯”高”狀態），並且傳輸閘T2將反相的資料輸出到反相器7以回應傳輸控制信號B U F的主張。包含串聯的反相器I 1與〗2之閂鎖電路3與包含串聯的反相為I 3與I 4之閂鎖電路5會鎖定傳輸閘τ i與τ 2的輸出信號。預先驅動器電路11包含反相器13與15，並且反相器 13輸出在第一電壓（即是第一供應電壓）VDDp與第二電壓 vssp (即是接地電壓）之間搖擺以回應傳輸閘τ i輸出信號的信號，並且反相器15輸出在第一電壓VDDp與第二電壓 VSSP之間搖擺以回應反相器7輸出信號的信號。一般而言，第一電壓VDDP為3·3 V或2.5 V，並且第二電壓vssp 為接地電壓。輸出驅動器電路17包含一拉升電路MPi以及一壓降電 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548899 A7 B7 五、發明説明（2 ) 路MN1。拉升電路MP1由PMOS電晶體MP1來實施，並且會將輸出端OUT拉升到第三電壓VDDQ (例如第二供應電壓）以回應反相器1 3的輸出信號U P。壓降電路Μ N 1由 NMOS電晶體ΜΝ 1來實施，並且會將輸出端OUT壓降到第四電壓VSSQ (例如接地電壓）以回應反相器1 5的輸出信號DOWN。如此，輸出端OUT會在第三電壓VDDQ與第四電壓VSSQ之間搖擺。一般而言，為了減少在輸出端OUT上信號轉換至邏輯 ’’高”或邏輯π低’'狀態時產生歪斜，利用控制PMOS電晶體 ΜΡ 1與NMOS電晶體ΜΝ 1的通道長度與通道寬度之比例，如此可等化PMOS電晶體Μ Ρ 1的”啟動”電阻（此後稱為’’ Ron—mp Γ’）以及NMOS電晶體Μ Ν 1的”啟動”電阻（此後稱為’’Ron_mnl”）。不過，在第三電壓VDDQ低於第一電壓VDDP的案例中，例如在第一電壓VDDP為2.5 V並且第三電壓VDDQ為 1.8 V的案例中，PMOS電晶體Μ P 1的閘極與源極間之’’啟動•'電壓可下降到1.8 V，這樣PMOS電晶體ΜΡ 1的’’啟動’’ 電阻（Ron_mp 1)就不會很高。不過，輸入NMOS電晶體 ΜΝ 1閘極的信號DOWN會在第一電壓VDDP與第二電壓 VSSP之間搖擺，如此NMOS電晶體Μ N 1、閘極與源極之間的”啟動”電壓就會相當高，即使第三電壓VDDQ低於第一電壓VDDP也一樣。結果，輸出端0 U T信號從邏輯’’低”到邏輯”高”的轉換斜率與從邏輯”高”到邏輯”低”的轉換斜率變成不一樣，如此在輸出端OUT上的信號内會發生歪 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）裝訂

線 548899 A7 B7 五、發明説明（3 ) 斜現象。圖2A說明在第一電壓VDDP與第三電壓VDDQ相同的案例中輸出端〇U T上的輸出波形。在此案例中，NMOS電晶體MN1的”啟動”電阻（Ron_mnl)與PMOS電晶體MP1的”啟動’’電阻（Ron_mp 1 )相同。如此，輸出端0 U T信號從邏輯 '’低（Ο V)"到邏輯”高” OUT ”H”的信號轉換與從邏輯π高 (2·5 V) ”到邏輯”低” OUT ’’L”的轉換之間就不會發生歪斜現象。圖2B說明在第一電壓VDDP與第三電壓VDDQ不相同的案例中輸出端0 U T上的輸出波形。在此案例中，NMOS電晶體MN 1的”啟勤’’電阻（Ron—mnl )與PMOS電晶體MP 1的 ’·啟動’•電阻（Ron—mp 1 )並不相同。如此，從邏輯’’ 0 V ’’到邏輯OUT "H”的轉換與從邏輯’’1.8”到邏輯OUT nLn的轉換之間會發生歪斜現象。發明概要根據本發明某些具體實施例，資料緩衝器電路包含第一與第二驅動器電路，其可操作來分別將輸出朝向個別第一與第二電壓拉升與壓降，以回應第一與第二資料信號。該資料緩衝器電路也包含一輸出電路，其包含連接在一輸出節點上的第一與第二電晶體，並且可操作、來分別將輸出節點朝向個別第三與第四電壓拉升與壓降，以回應個別第一與第二驅動器電路輸出之一。該資料緩衝器電路進一步包含一轉換補償電路，可操作來控制輸出電路轉變的輸出節點上之相關速率，朝向回應轉換率控制信號的第一與第二 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548899 A7 B7 五、發明説明（4 ) 電壓。在本發明的某些具體實施例中，該轉換補償電路包含一與第一和第二驅動器電路之一的輸入串聯耦合之驅動器電路（例如一反相器），以及一耦合至該驅動器電路的電源供應輸入並操作來改變電源供應輸入與電源供應節點（回應轉換率控制信號）間之阻抗之偏壓控制電路。在進一步具體實施'例中，該轉換補償電路包含一選擇阻抗減少電路，可操作來選擇性提供與至少輸出電路（回應控制信號）的第一與第二電晶體之一並聯的阻抗。該資料緩衝器電路也可包含一轉換率控制信號產生電路，可操作來產生回應保險絲狀態或第一與第二電壓之一與參考電壓比較狀態的轉換率控制信號。圖式簡單說明圖1為傳統資料輸出緩衝器的電路圖。圖2A說明在圖1的第一電壓VDDP與圖1的第三電壓 VDDQ相同之案例中，圖1的傳統資料輸出缓衝器輸出端之輸出波形。圖2 B說明在圖1的第一電壓VDDP與圖1的第三電壓 VDDQ不同之案例中，圖1的資料輸出緩衝器輸出端之輸出波形。、圖3為根據本發明某些具體實施例的資料輸出緩衝器之電路圖。圖4為根據本發明其他具體實施例的資料輸出缓衝器之電路圖。本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548899 A7 ------B7 五、發明説明（5 ) ' 圖5為說明根據本發明進—步具體實施例的電壓感應電路之電路圖。圖6為說明根據太旅^ 、發月其他具體實施例的笔壓感應電路之電路圖。圖7线明傳統資料輪出緩㈣的輸出波形。圖7 B說月根據本發明某些具體實施例的資料輸出缓衝器之某些輸出波形。發-^詳細說明此後將參考附圖來詳細說明本發明，其中將顯示本發明的較佳具體實施例。不過，本發明也可在許多不同的形式中具體實施’並且不受此處所公佈的具體實施例所限制；而是提供這些具體實施例可使說明書更加完善，並且將本發明的領域完全表達給精通此技藝的人士。在圖式中，為了清晰起見所以誇大了層與區域的厚度。#中相同的編號代表相同的幻牛。吾人可了解到，當提到元件”連接"或 ”搞合”到其他元件時’其可為直接連接·合到其他元件或存在有中間元件。相較之下，當提到元件，，直接連接，，或”直接耦合”到其他元件時，則並無中間元件存在。圖3為根據本發明具體實施例的資料輸出緩衝器3〇〇之電路圖。請參閱圖3，資料輸出緩衝器3〇〇包含一資料傳輸電路20、一轉換補償電路3〇、一預先驅動器電路“以及一輸出驅動器電路50。該資料傳輸電路2〇包含傳輸閘丁11與丁12、^鎖電路23與25。傳輸間丁u將資料data 輸出到預先驅動器電路40以回應傳輸控制信號Buf的主 -8 -

548899 A7 B7 五、發明説明（6 ) 張（例如回應邏輯”高π狀態），並且傳輸閘T 1 2將反相的資料DATA輸出到反相器2 9以回應傳輸控制信號B U F的主張。包含串聯的反相器I 1與I 2之閂鎖電路2 3與包含串聯的反相器I 3與I 4之閂鎖電路2 5會鎖定傳輸閘T 1 1與T 1 2 的輸出信號DOK’與IDOK’。包含一反相器29的轉換補償電路30會產生一輸出信號 DOKB’，該信號在第一電源供應電壓VDDP與第二電源供應電壓VSSP之間搖擺以回應傳輸閘T 1 2的輸出信號，即是會將輸出信號DOKB’拉升第一電源供應電壓VDDP或壓降至第二電源供應電壓VSSP。電阻器R1連接在反相器29 的第一供應電壓端與第一電源供應電壓VDDP之間。該轉換補償電路3 0進一步包含一偏壓控制電路3 2，該偏壓控制電路包含一連接在反相器2 9的第二電源供應電壓端與節點N 1之間的電阻器R2，以及NMOS電晶體MN10 與電阻器R3的並聯組合。一控制信號DRV18會輸入到 NMOS電晶體MN10的閘極，並且NMOS電晶體MN10的源極與汲極則分別連接到電阻器R 2與第二電源供應電壓 VSSP的另一端。電阻器R3連接於節點N 1與第二電源供應電壓VSSP之間。例如可藉由感應提供給輸出電路5 0的第三電源供應電壓VDDQ (如下參考圖5所述），或藉由感應保險絲的狀態（如圖6内所示）來產生控制信號DRV18。 NMOS電晶體MN10擁有的”啟動·’’電阻此後稱為 Ron_mnl0。當反相器2 9的輸出信號DOKB’壓降到第二電壓VSSP，可由π啟動"電阻（Ron_mnl0)與電阻器R3的組合 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 548899 A7 B7 五、發明説明（7 ) 來決定輸出信號DOKB’的轉換率。較好是，”啟動”電阻 (Ron_mn 10 )設計成小於電阻器R 3。例如，在控制信號DRV18主張成為邏輯”低”的案例中，要壓降到第二電壓VSSP位準的反相器2 9輸出信號DOKB· 之轉換率由下列所控制：

Reql - R2 + R3 ( 1 ) 不過，在控制信號DRV18主張成為邏輯”高”的案例中，要壓降到第二電壓VSSP位準的反相器2 9輸出信號DOKBf 之轉換率由下列所控制：

Req2 = R2 + ^R〇ri-mri1^ (R3Ron_mnlO) ( 2 ) 特定言之，當主張控制信號DRV18時轉換率要大於不主張控制信號DRV18時的轉換率。預先驅動器電路40包含反相器41與43。反相器41輸出會在第三電壓VDDQ與第四電壓VSSQ之間搖擺的第一控制信號U P ’，以回應傳輸閘T 1 1的輸出信號DOK’。傳統將傳輸閘T 1 1的輸出信號DOK·反相之反相器可用來當成反相器4 1，但是N AND閘也可用來當成反相器41，如圖3内所示。反相器43輸出會在第三電壓VDDQ與第四電壓 VSSQ之間搖擺的第二控制信號DOWN’，、以回應反相器2 9 的輸出信號DOKB’。反相器4 3可為NAND閘，如圖3内所示，或可為傳統反相器。輸出驅動器電·路5 0包含一 PMOS 電晶體MP11 (擁有分別耦合至輸出節點OUT’與第三電源供應電壓VDDQ的源極與汲極端）以及一 NMOS電晶體 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548899 A7 B7 五、發明説明（8 ) MN11 (擁有分別耦合至輸出節點OUT’與第四電源供應電壓VSSQ的源極與汲極端）。電晶體MP11、MN11具有耦合至個別反相器41、43之一的閘極端。PMOS電晶體MP 11拉升輸出端OUT朝向第三電源供應電壓VDDQ，以回應第一控制信號UP ’，並且NMOS電晶體MN11壓降輸出端OUT 朝向第四電源供應電壓VSSQ，以回應第二控制信號 DOWN’。輸出驅動器電路5 0的PMOS電晶體MP 11與NMOS 電晶體MN11之通道長度與通道寬度比例可經過調整，以便調整輸出端OUT’上的歪斜現象。例如，可等化PMOS電晶體MP 11的π啟動”電阻（此後稱為” Ron_mp 1 Γ’）與NMOS 電晶體MN11的”啟動”電阻（此後稱為” Ron_mn 11")。圖4為根據本發明進一步具體實施例的資料輸出緩衝器之電路圖。請參閱圖4，資料輸出缓衝器包含一資料傳輸電路20、一轉換補償電路30’、一預先驅動器電路40以及一輸出驅動器電路50。圖4的資料傳輸電路20、預先驅動器電路40以及輸出驅動器電路50與圖3的資料傳輸電路 20、預先驅動器電路40以及輸出驅動器電路50相同，因此省略掉進一步的說明。預先驅動器電路40包含反相器41與43。反相器41輸出會在第三電壓VDDQ與第四電壓VSSQ之間搖擺的第一控制信號U P ’，以回應傳輸閘T 1 1的輸出信號DOK’。反相器 43輸出會在第三電壓VDDQ與第四電壓.VSSQ之間搖擺的第二控制信號DOWN·，以回應反相器2 9的輸出信號 DOKB’ 。輸出驅動器電路50的PMOS電晶體MP1 1拉升輸 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548899 A7 B7 五、發明説明（9 ) 出端OUT”至第三電壓VDDQ，以回應第一控制信號UP，，並且NMOS電晶體MN11壓降輸出端OUT"至第四電源供應電壓VSSQ，以回應第二控制信號DOWN’。轉換補償電路3 0 ’包含一反相器2 9、電阻器Rl、R2、R3 以及一 NMOS電晶體MN10，與圖3的轉換補償電路3 0相同。該轉換補償電路3 0 ’進一步包含一選擇輸出阻抗降低電路3 4，該降低電路包含一反相器6 1、一第一邏輯閘 6 3、一第二邏輯閘6 5、一輔助拉升電晶體MP23以及一輔助壓降電晶體MN23。該反相器6 1會將控制信號DRV18反相，並且該第一邏輯閘6 3會輸出控制信號U P 2以回應控制信號DRV18以及傳輸閘T 1 1的輸出信號DOK’。該第一邏輯閘6 3可當成NAND閘來實現。該第二邏輯閘6 5輸出控制信號D0WN2以回應反相器6 1的輸出信號以及反相器 2 9的輸出信號DOKB’。如所示的，該第二邏輯閘6 5可當成N 0 R閘來實現。輔助拉升電晶體MP23具有預定的”啟動’’電阻，並且會將輸出端OUT”拉升至第三電源供應電壓 VDDQ以回應控制信號U P 2。輔助壓降電晶體MN23具有預定的”啟動”電阻，並且會將輸出端OUT’’壓降至第四電源供應電壓VSSQ以回應控制信號D0WN2。該輔助拉升電晶體MP23與輔助壓降電晶體MN23會選擇性降低PMOS電晶體MP11的”啟動π電阻（Ron_mpll )以及NMOS電晶體 MN11的”啟動π電阻（Ron_mn 1 1 )，如此就可控制回應至控制信號DRV18的輸出端OUT"之信號轉換率。圖5為說明根據本發明某些具體實施例的電壓感應控制 -12- 本纸張尺度適用中國國家標準(bNS) A4規格(210 X 297公釐） 548899 A7 B7 五、發明説明（1〇 ) 信號產生電路5 0 0具體實施例之電路圖，該電路可操作來產生圖3與4内的控制信號DRV18。請參閱圖5，電壓感應控制信號產生電路5 0 0包含一比較電路3 1、反相器33、35 與37以及一參考電壓產生電路39。該參考電壓產生電路 39使用R5與R7當成分壓器來在節點NOD A上產生信號。該比較電路3 1會將第三電壓VDDQ與節點NODA上的信號做比較，並根據比較結果輸出一信號。反相器3 3輸出會在第一電壓VDDP與第二電壓VSSP之間搖擺的信號，以回應功率提昇信號VCCH以及比較電路3 1的輸出信號。功率提昇信號VCCH在功率提昇時先維持在邏輯”低”態，然後在經過預定時間之後與第一電壓VDDP等化。反相器3 5會將反相器3 3的輸出信號反相，並輸出控制信號DRV 18。反相器3 5與3 7的輸出信號會在第一電壓VDDP與第二電壓 VSSP之間搖擺。例如，假設節點NODA的電壓為2.0 V並且第三電壓 VDDQ為2.5 V，則比較電路3 1會將節點NODA的電壓與第三電壓VDDQ做比較，並且輸出一邏輯”高’’的狀態，然後控制信號DRV18就會下降到邏輯”低”的狀態。不過，若第三電壓VDDQ為1.8 V，則比較電路3 1會產生邏輯”低’’ 的狀態，如此控制信號DRV18就會主張為邏輯L ”高’’的狀態。圖6為說明根據本發明進一步具體實施例的控制信號產生電路6 0 0之電路圖。該控制信號產生電路6 0 0包含反相器51、53與54、一 PMOS電晶體MP31、一 NMOS電晶體 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548899 A7 B7 五、發明説明（11 ) MN3 1、一保險絲F以及閂鎖電路5 5與5 7。該NMOS電晶體MN3 1會啟動或關閉來回應功率提昇信號VCCH。若保險絲F完好如初，則會在經過預定時間之後不主張控制信號DRV18。不過，若保險絲F熔斷，則會在經過預定時間之後主張控制信號DRV18。在此可根據第三電源供應電壓 VDDQ的位準選擇保險絲F的狀態（即是熔斷或完好）。例如，若已知第三電源供應電壓為2.5 V，則不切斷保險絲F 以提供所要的轉換率，若第三電源供應電壓VDDQ為1.8 V，則會切斷保險絲F以提供適當的轉換率。在此將參考圖4到6來說明在第三電壓VDDQ為1.8 V的案例中，圖4内轉換補償電路3 (T的操作。在此案例中，當主張控制信號DRV18時，拉升電晶體MP11的”啟動”電阻（Ron—mpll)與壓降電晶體MN11的’’啟動’’電阻 (Ron_mnl 1 )將會增加，以回應下降的第三電壓VDDQ。在資料DATA位於邏輯”高π狀態下的案例中，第一邏輯閘6 3 會輸出具有”低’’邏輯狀態的第三控制信號U Ρ 2，如此就會啟動輔助拉升電晶體ΜΡ23。如此，將利用拉升電晶體 ΜΡ11與輔助拉升電晶體ΜΡ23的並聯組合拉升輸出端 OUT”至第三電壓VDDQ的位準，這樣可增加輸出信號 OUT”的轉換率。、在資料DATA位於”低”邏輯狀態的案例中，因為壓降電晶體MN 11已經啟動並且第二邏輯閘6 5輸出具有”高’’邏輯位準狀態的控制信號DOWN’，所以就會啟動輔助壓降電晶體MN23。如此，將利用壓降電晶體MN 11與輔助壓降電 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 548899 A7 B7 五、發明説明（12 ) 晶體MN23的並聯組合壓降輸出端OUT"至第四電壓 VSSQ，這樣可降低輸出信號OUT’’的轉換率。圖7 A說明圖1内說明的傳統資料輸出緩衝器之信號波形，而圖7 B則說明由依照圖3内說明的本發明具體實施例之資料缓衝器電路所產生的對應信號。請參閱圖1、3、7A 與7 B，圖3内電路從”高π邏輯狀態到”低”邏輯狀態的信號DOKB’之轉換時間比圖1電路的信號DOKB之對應轉換時間來的短。如此與圖1的電路比較起來，圖3内電路所產生的輸出信號歪斜現象比較少。特定言之，請參閱圖3，假設PMOS電晶體ΜΡ 11的’’啟動” 阻抗與NMOS電晶體ΜΝ11的”啟動”阻抗相同，第一電壓 VDDP為2.5 V、第二電壓VSSP與第四電壓VSSQ同為接地電壓，並且第三電壓VDDQ為1.8 V，如此就會啟動控制信號DRV18。這樣將反相器29的輸出信號DOKB，壓降至，，低” 邏輯狀態所需的時間就由阻抗Req2 (定義於方程式（2)内）所決定。如同上面說明的，根據本發明的資料輸出緩衝器包含位於使用不同電壓的電路間之介面’並且該介面對於電路電壓的變化很敏感，藉此控制輸出信號的轉換時間（或斜率）並減少輸出信號内的歪斜現象。、進一步，輸出驅動器電路50的供應電壓VDDQ會減少，藉此減少輸出端OUT’或OUT"的搖擺幅度、改善高速操作時的信號整合度、改善介面裝置的互連特性以及減少耗電量。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 548899 A7 B7 五、發明説明（13 ) 體實施用這些的領域在圖式與說明書中揭示了本發明的典型較佳具例，而雖然使用特定詞彙，但是說明中很平常的使專有名詞並且僅供說明，並無限制的用意，本發明全都公佈欲下列申請專利範圍之中。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims

.—種資料緩衝器電路，包含·· 第一與第二驅動器電路，弁命两政了知作來分別將其輸出拉升與壓降至個別的第一盎-泰料信號· /、罘一电壓以回應第一與第二資 -輸出電路’包含連接在一輸出節點上的第一盘第 -電晶體’並且可操作來分縣輸㈣點拉升與壓降至 :別的第三與第四電壓’以回應個別的第一與第二驅動益電路輸出；以及 -轉換補償電路，可操作來控制輸出電路轉換的輸出節點上之相對速率至第一與第二電壓，以回應轉換率控制信號。 2·如申請專利範圍第i項之資料緩衝器電路，其中該轉換補償電路包含：一驅動器電路，與該第一與第二驅動器電路之一的輸入串聯耦合；以及一偏壓控制電路’韓合至該驅動器電路的電源供應輸入，並可操作來改變該電源供應輸入與一電源供應節點之間的阻抗，以回應該轉換率控制信號。 3.如申請專利範圍第2項之資料緩衝器電路，其中該驅動器電路包含一反相器。 4·如申請專利範圍第2項之資料緩衝器電路，其中該偏壓控制電路包含：一分壓器網路，耦合於該驅動器電路的電源供應輸入與該電源供應節點之間； -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A B c D 548899 六、申請專利範圍，一電晶體，耦合於該分壓器網路的節點與該電源供應節點之間，該電晶體具有一用來接收該控制信號的控制端。 5. 如申請專利範圍第2項之資料緩衝器電路，其中該轉換補償電路進一步包含一選擇阻抗減少電路，可操作來選擇性提供與至少輸出電路的該第一與第二電晶體之一並聯的阻抗，以回應該控制信號。 6. 如申請專利範圍第5項之資料缓衝器電路，其中該選擇阻抗減少電路包含：第三與第四電晶體，與-至少該輸出電路的第一與第二電晶體之一並聯；第一與第二驅動電路，用於驅動該第三與第四電晶體的個別控制端，以回應該控制信號以及個別的鎖定資料信號之一。 7. 如申請專利範圍第1項之資料緩衝器電路，其中該轉換補償電路包含一選擇阻抗減少電路，可操作來選擇性提供與至少輸出電路的該第一與第二電晶體之一並聯的阻抗，以回應該控制信號。 8. 如申請專利範圍第7項之資料緩衝器電路，其中該選擇阻抗減少電路包含：、第三與第四電晶體，與至少該輸出電路的第一與第二電晶體之一並聯，第一與第二驅動電路，用於驅動該第三與第四電晶體的個別控制端，以回應該控制信號以及個別的鎖定資 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

其中將產生進一步包含 548899 申請專利範圍料k號之一。 9.如申請專利範圍第1項之資料緩衝器電路，進一步包含 -轉換率控制信號產生電路，可操作來產生該轉換制信號。 10·如申請專利範圍第9項之資料缓衝器電路，”該轉換率控制信號產生電路可操作來產生回應第—與第二電壓之一與參考電壓之比較狀態的轉換率控制信號。 11.如申請專利範圍第9項之資料缓衝器電路，其中該轉換率控制信號產生電路包含一保險絲，並且可操作來產生回應遠保險絲狀態的轉換率-控制信號。 12·如申請專利範圍第i項之資料緩衝器電路該轉換率控制信號以回應一功率提昇信號 13·如申請專利範圍第1項之資料緩衝器電路一鎖足該第一與第二資料信號的閂鎖電路。 14. 一種資料輸出緩衝器，包含：一第一輸出電路，用於輸出一拉升到一第一電壓或壓降到一第二電壓，以回應一第一輸入信號的第一輸出信號；一第二輸出電路，用於輸出一拉升到一第三電壓或壓降到一第四電壓，以回應該第一輸出信號的第二輸出信號；一壓降電路，用於壓降一輸出端·到該第四電壓，以回應該第二輸出信號；以及一電壓感應電路，用於感應該第三電壓低於該第一 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

548899 A B c D 申請專利範圍弘壓，並且輸出一控制信號；以及其中該第一輸出電路受到該控制信號的控制。浚申明專利範園第1 4項之資料輸出緩衝器，進一步包含：、第二輸出電路，用於輸出一拉升到該第三電壓或二卩牛到遠第四電壓，以回應該第二輸入信號的第三輸出 k號，以及拉升電路，用於拉升該輸出端到該第三電壓，以回應該第三輸出信號。 16.如申請專利範園第丨5項之資料輸出緩衝器，其中該電壓感應電路會將該輸出端電壓拉升至該第三電壓的轉換時間與遠輸出端電壓壓降至該第四電壓的轉換時間等化° 17·如申請專利範圍第1 4項之資料輸出緩衝器，其中該電壓感應電路包含一電壓比較電路，用於將該第三電壓與一預足的參考電壓做比較，並輸出該控制信號。 18·如申請專利範圍第1 7項之資料輸出緩衝器，其中該電壓比較電路包含：一比較電路，用於將該第三電壓與該預定的參考電壓做比較；以及 \ 一邏輯電路，用於輸出該控制信號以回應該比較電路的一輸出信號或一功率提昇信號。-19·如申請專利範圍第1 4項之資料輸出緩衝器，其中該控制信號產生於一模式暫存器集合内。 -20- 本紙張尺度制t @ S家標準(CNS) A4規格(210X297公爱 1 548899 Α8 Β8 C8 D8 六、申請專利範圍 20. 如申請專利範圍第1 8項之資料輸出缓衝器，其中該控制信號為該比較電路的輸出信號，其中該第三電壓會與該預定的參考電壓做比較並輸出比較結果。 21. 如申請專利範圍第2 0項之資料輸出緩衝器，其中該預定的參考電壓由該第一電壓與第二電壓的平均電壓所產生。 22. 如申請專利範圍第1 8項之資料輸出缓衝器，其中該第一輸出電路包含：一邏輯電路，用於接收該第一輸入信號；一切換電路，連接於該邏輯電路的一第一端與該第二電壓之間，用於操作回應該控制信號；以及一電阻器，連接於該第一端與該第二電壓之間。 23. 如申請專利範圍第1 4項之資料輸出緩衝器，其中該控制信號由切斷一預定邏輯電路内的一保險絲來產生。 24. —種資料輸出緩衝器，包含：一第一輸出電路，用於輸出一具有一第一電壓或第二電壓位準，以回應一第一輸入信號的第一輸出信號；一第二輸出電路，用於輸出一具有一第三電壓或第四電壓位準，以回應該第一輸出信號的第二輸出信號；一第一壓降電路，用於壓降一輸、出端到該第.四電壓，以回應該第二輸出信號；一電壓感應電路，用於感應該第三電壓低於該第一電壓，並且輸出一控制信號；以及一第二壓降電路，用於壓降該輸出端到該第四電 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 548899 A8 B8 C8 D8 六、申請專利範圍壓，以回應該控制信號或該第一輸出信號。 25. 如申清專利範圍第2 4項之資料輸出緩衝器，進一步包含：一第二輸出電路，用於輸出一具有該第三電壓或第四電壓位準，以回應該第二輸入信號的第三輸出信號；一第一拉升電路，用於拉升該輸出端到該第三電壓’以回應該第三輸出信號；以及、一第二拉升電路，用於拉升該輸出端到該第三電壓’以回應該控制信號或該第二輸入信號。 26. 如申請專利範圍第2 5項之資料輸出緩衝器，其中該電壓感應電路會以該輸出端電壓拉升至該第三電壓的轉換時間將該輸出端電壓壓降至該第四電壓的轉換時間化° 27·如申請專利範圍第25項之資料輸出緩衝器，其中該第二壓降電路會減少將該輸出端電壓壓降至該第四電壓的時間，並且該第二拉升電路會減少將該輸出端電壓拉升至該第三電壓的時間。 28.如申請專利範圍第2 4項之資料輸出缓衝器，其中該第一輸出電路包含：一邏輯電路，用於接收該第一輸入信號；一切換電路，連接於該邏輯電路的一第一端與該第二電壓之間，用於操作回應該控制信·號；以及一電阻器，連接於該第一端與該第二電壓之間。 29·如申請專利範圍第2 8項之資料輸出缓衝器，其中該切 -22-

本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 548899

中請專利範圍換電路的”啟動”電阻低於該電阻器的電阻。 J〇·如申請專利範圍第2 4項之資料輸出緩衝器，其中該控制4號產生於一模式暫存器集合内。 Jl·如申請專利範圍第2 4項之資料輸出緩衝器，其中該控制L號為该比較電路的輸出信號，其中該第三電壓會與一預定的參考電壓做比較並輸出比較結果。 j2·如申請專利範圍第3 1項之資料輸出緩衝器，其中該預疋的參考電壓由該第一電壓與第二電壓的平均電壓所產生。 33·如申請專利範圍第3 1項之資料輸出緩衝器，其中該電壓感應電路進一步包含一用於回應該比較電路的一輸出信號或一功率提昇信號之邏輯電路。乂如申請專利範圍第2 4項之資料輸出緩衝器，其中該控制信號由切斷一預定邏輯電路内的一保險絲來產生。 35·-種資料輸出緩衝器，包含：一第一邏輯電路，用於輸出一具有一第一電壓或第二電壓位準，以回應一輸入信號的第一輸出信號；弟一邏輯電路’用於輸出一具有一第二電壓或第四電壓位準，以回應該第一輸出信號的第二輸出信號；一驅動電路，用於將一輸出端的電壓驅動至該第三電壓位準或第四電壓位準，以回應該第二輸出信號；以及一電壓感應電路，用於輸出一控制信號，如此該輸出端電壓拉升至該第三電壓的時間會等化於該輸出端電 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x297公釐） 548899 A8 B8 C8 D8 六、申請專利範圍壓壓降至該第四電壓的時間。 36. 如申請專利範圍第3 5項之資料輸出緩衝器，其中該電壓感應電路包含：一比較電路，用於將該第三電壓與預定的參考電壓做比較；以及一邏輯電路，用於回應該比較電路的一輸出信號或一功率提昇信號。 37. 如申請專利範圍第3 5項之資料輸出緩衝器，其中該第一邏輯電路包含：一或多閂鎖電路，用於鎗定該輸入信號；一邏輯電路，用於驅動該閂鎖電路的一輸出信號；一切換電路，連接於該邏輯電路的一第一端與該第二電壓之間，用於操作回應該控制信號；以及一電阻器，連接於該第一端與該第二電壓之間。 38. 如申請專利範圍第3 7項之資料輸出緩衝器，其中該切換電路的’’啟動”電阻低於該電阻器的電阻。 39. 如申請專利範圍第3 7項之資料輸出緩衝器，其中該第二邏輯電路包含：一第一電晶體，用於接收該輸入信號；以及一第二電晶體，用於接收該邏輯電路的輸出信號；以及其中該第一電晶體的輸出信號利用驅動該驅動電路，將該驅動電路輸出端的電壓拉升至該第二電壓，並且該第二電晶體的輸出信號利用驅動該驅動電路，將該 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 8 8 8 A B c D 548899 六、申請專利範圍驅動電路輸出端的電壓降低至該第四電壓。 40.如申請專利範圍第3 5項之資料輸出緩衝器，進一步包含：一輔助拉升電路，用於拉升該輸出端到該第三電壓，以回應該控制信號或該第一輸出信號；以及一輔助壓降電路，用於降低該輸出端到該第四電壓，以回應該控制信號或該第一輸出信號。 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）