CN101771342A - 转换装置 - Google Patents

转换装置 Download PDF

Info

Publication number
CN101771342A
CN101771342A CN 201010112438 CN201010112438A CN101771342A CN 101771342 A CN101771342 A CN 101771342A CN 201010112438 CN201010112438 CN 201010112438 CN 201010112438 A CN201010112438 A CN 201010112438A CN 101771342 A CN101771342 A CN 101771342A
Authority
CN
China
Prior art keywords
signal
input signal
conversion equipment
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010112438
Other languages
English (en)
Inventor
夏浚
施正宗
陈和颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to CN 201010112438 priority Critical patent/CN101771342A/zh
Publication of CN101771342A publication Critical patent/CN101771342A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种转换装置,其具有一第一输入端、一第二输入端与一输出端,该转换装置包含有一第一电路与一第二电路。该第一电路是耦接第一输入端与输出端,用以依据第一输入端接收的一第一输入讯号来决定是否对该输出端充电,以产生一输出讯号。而第二电路是耦接该第二输入端与该输出端,用以依据第二输入端接收的一第二输入讯号,决定是否对该输出端放电,以产生该输出讯号。可仅通过差动讯号之上升缘或下降缘,来控制单端输出讯号,进而达成改善讯号品质的功效。

Description

转换装置
技术领域
本发明有关于一种转换装置,特别是一种可改善讯号品质的转换装置。
背景技术
如图1A所示,一般在电子电路中为了使差动讯号Sa、Sb可转换为单端讯号So,常使用比较器来实施。然而,差动讯号的传输线路常存在着阻容迟滞效应(RC-delay effect),使得讯号Sa、Sb在上升缘(rising edge)或下降缘(falling edge)处具有较差的斜率(bad slope),如图中up与dn处所示。如此,如图1B所示,将使差动讯号中讯号Sa上升缘up之中心点T1与讯号Sb下降缘dn的之中心点T2不在同一时间点,而发生偏移(skew)现象,而导致输出讯号So的品质不良。
发明内容
本发明的目的之一,是在提供一种转换装置,而可达成提升讯号品质的功效。
本发明之一实施例提供了一种转换装置,其具有一第一输入端、一第二输入端与一输出端,该转换装置包含有一第一电路与一第二电路。该第一电路是耦接第一输入端与输出端,用以依据第一输入端接收的一第一输入讯号来决定是否对该输出端充电,以产生一输出讯号。而第二电路是耦接该第二输入端与该输出端,用以依据第二输入端接收的一第二输入讯号,决定是否对该输出端放电,以产生该输出讯号。其中,上述第一输入讯号与第二输入讯号彼此为差动讯号,且第一电路与该第二电路是依据第一输入讯号与第二输入讯号的相同波形转态位置来决定该输出讯号电压位准的转态方式。
本发明的另一实施例提供了一种转换装置,该转换装置包含有一接收端与一转换电路。接收端是用以接收一组差动讯号,此组差动讯号包含一第一输入讯号与一第二输入讯号。而转换电路连接于接收端,且转换电路依据第一输入讯号与第二输入讯号的一第一波形转态来产生一输出讯号。其中,输出讯号由一第一暂态电压值转变为一第二暂态电压值是由第一输入讯号的第一波形转态所决定;而输出讯号由第二暂态电压值转变为第一暂态电压值则由第二输入讯号的第一波形转态所决定。
本发明实施例的转换装置,可仅通过差动讯号之上升缘或下降缘,来控制单端输出讯号,进而达成改善讯号品质的功效。
附图说明
图1A显示一习知转换装置的示意图;
图1B显示图1A转换装置运作时输出电压的波形图;
图2A显示本发明一实施例的转换装置的示意图;
图2B显示图2A的输入讯号与输出讯号的波形图;
图2C显示图2A的输入讯号与输出讯号的另一波形图;
图3A显示本发明另一实施例的转换装置的示意图;
图3B显示图3A的输入讯号与输出讯号的波形图;
附图标记说明:
100、300-转换装置;100a、300a-第一输入端;100b、300b-第二输入端;100c、300c-输出端;101、301-第一电路;102、302-第二电路;101a、102a、102b、301a、302a、302b-反相器;103、104、303、304-开关;BLOCK_A-前级电路。
具体实施方式
图2A显示本发明一实施例的转换装置的示意图。转换装置100可用以进行差动讯号转单端讯号的处理,其包含有一第一电路101与一第二电路102。其中,转换装置100的输入输出部分包含有一第一输入端100a、一第二输入端100b与一输出端100c。
第一电路101耦接于第一输入端100a与输出端100c之间,用以依据第一输入端100a接收的一第一输入讯号S1,决定是否对输出端100c充电,以产生一输出讯号So;且第一电路101包含一反相器101a与一第一开关103,其中,一实施例该第一开关103可为一PMOS晶体管。
第二电路102耦接于第二输入端100b与输出端100c之间,用以依据第二输入端100b接收的一第二输入讯号S2,决定是否对输出端100c放电,以产生该输出讯号So;且第二电路102包含两个反相器102a、102b、以及一第二开关104,其中,一实施例该第二开关104可为一NMOS晶体管。
其中,上述第一输入讯号S1与第二输入讯号S2为差动讯号,且第一电路101与第二电路102是依据第一输入讯号S1与第二输入讯号S2的相同波形转态位置来决定该输出讯号So电压位准的转态。而第一输入讯号S1与该第二输入讯号S2的波形转态位置可同时为输入讯号的上升缘(rising edge)位置。
于一实施例中,上述反相器101a与102a的选择采用特性实质上相同的反相器来实施,例如利用电路布局(circuit layout)相同方式使反相器101a与102a的转换电压点相同。而第一电路101与第2电路102的反相器数目不限于此,另一实施例中两电路中反相器数目多寡可依设计者任意调整,例如第一电路101设有三个反相器,第二电路102设有四个反相器。
本实施例中,该反相器101a耦接至第一输入端100a,接收第一输入讯号S1,并转换第一输入讯号S1的相位,以输出一第一反相讯号IS1。而反相器102a,耦接至第二输入端100b,转换第二输入讯号S2的相位,以输出第一第二反相讯号IS2至反相器102b,再通过反相器102b转换相位,以输出第一第三反相讯号IS3。其中,第一输入讯号S1与第二输入讯号S2互为差动讯号。
本实施例中,第一开关103的PMOS晶体管的栅极端耦接至反相器101a,第二开关104的NMOS晶体管的栅极端耦接至反相器102b;晶体管103的源极耦接一电源S,晶体管104的源极接地G;且晶体管103、104的漏极端与输出端100c相互耦接。
为了清楚说明本发明一实施例的转换装置100的运作原理,该转换装置100是以输入差动讯号S1与S2的上升缘来作为控制的依据,请同时参考图2A、2B、2C;
当前级电路BLOCK_A输出第一输入讯号S1与第二输入讯号S2时,转换装置100接收该两差动讯号S1与S2。接着,第一电路101接收差动讯号S1。差动讯号S1由逻辑0转态至逻辑1时,反相器101a产生一由逻辑1转态至逻辑0的第一反相讯号IS1,而驱动第一开关103,使第一开关103导通(On)对输出端100c充电。如图2B图面左边的图示所示,差动讯号S1上升缘up1的电压位准逐渐提高时,输出讯号So的电压位准亦逐渐提高而使输出讯号So由逻辑0转态至逻辑1。此时差动讯号S2乃由逻辑1转态至逻辑0,经过两反相器102a、102b后,第三反相讯号IS3仍为逻辑0使第二开关104关闭(Off),故此时差动讯号S2由逻辑1转态至逻辑0的过程不致影响输出讯号So。
反之,当差动讯号S1由逻辑1转态至逻辑0时,经过反相器101a后,第一反相讯号IS1为逻辑1使第一开关103关闭(Off),故此时差动讯号S1由逻辑1转态至逻辑0的过程不致影响输出讯号So。参考图2B图面中间的图示所示,此时差动讯号S2由逻辑0转态至逻辑1,经过两反相器102a、102b后,第三反相讯号IS3为逻辑1使第二开关104导通(On)而使输出端100c放电,输出讯号So的电压位准亦逐渐下降而使输出讯号So由逻辑1转态至逻辑0。。
本发明实施例的转换装置100依据两差动讯号S1、S2之上升缘对差动讯号的控制,以产生的输出讯号的波形图。如将图2B图面左边与中间的图示重迭而产生如图2B图面右边的图示,由该右边图面可知,两差动讯号S1、S2之上升缘的斜率近似,使输出讯号So由逻辑0转态至逻辑1的转态曲线P1和输出讯号So由逻辑1转态至逻辑0的转态曲线P2两者的交点Tp接近于(VH+VL)/2,因此输出讯号So有较好的品质。
再者,假设因为前级电路BLOCK_A、传输线路的阻容迟滞效应(RC-delayeffect),或诸如制程等其他等环境因素,使得差动讯号S1、S2在上升缘(rising edge)处由原先较好的斜率Q1变成较差的斜率Q2,如图2C所示,输出讯号So的电压转态曲线P1与P2的交点Tp发生偏移,但是其偏移的方式与位置却仍被转换装置100适当控制,使偏移后的交点Tp仍接近于(VH+VL)/2,而维持输出讯号So的品质。
因此,本发明实施例的转换装置100,可针对差动讯号S1、S2的两者上升缘来控制以产生输出讯号So,而解决习知技术因为讯号发生偏移而发生错误的问题。
须注意,本发明实施例的转换装置亦可针对输入差动讯号S1、S2的两者的下降缘(falling edge)来进行控制,以产生输出讯号。如图3A显示,本发明一实施例的转换装置300包含有一第一电路301与一第二电路302。其中,转换装置300的输入输出部分包含有一第一输入端300a、一第二输入端300b与一输出端300c。而第一电路301包含一反相器301a与一第一开关303;第二电路302则包含两个反相器302a、302b、以及一第二开关304。须注意,熟悉本领域的技术者应能理解,转换装置300的架构与各元件的功能与转换装置100大致相同,因此不再重复赘述。
于此实施例中,差动讯号S1由逻辑1转态至逻辑0时,经过两反相器302a、302b后使开关303导通(On),而输出讯号So的电压位准亦逐渐提高由逻辑0转态至逻辑1。此时差动讯号S2由逻辑0转态至逻辑1,经过反相器301a后使第二开关304关闭(Off),故差动讯号S2由逻辑0转态至逻辑1的过程不致影响输出讯号So。反之,当差动讯号S2由逻辑1转态至逻辑0时,经过反相器301a后使第二开关304导通(On),而输出讯号So的电压位准由逻辑1转态至逻辑0。此时差动讯号S1由逻辑0转态至逻辑1,经过反相器302a与302b后使开关303关闭(Off),故差动讯号S1由逻辑0转态至逻辑1的过程不致影响输出讯号So。
于本实施例中,假设反相器302a、301a因为制程变动而使其转换电压点变动,而使差动讯号S1、S2在下降缘(falling edge)处原本于R1点使So的电压转态,变成于R2点方使So的电压转态,如图3B所示,导致输出讯号So的电压转态曲线P1与P2的交点Tp发生偏移,但是其偏移的方式与位置却仍被转换装置300适当控制,使偏移后的交点Tp仍接近于(VH+VL)/2,而维持输出讯号So的品质。
综上所述,本发明实施例的转换装置,可仅通过差动讯号之上升缘或下降缘,来控制单端输出讯号,进而达成改善讯号品质的功效。
以上具体实施方式仅为本发明的较佳实施例,其对本发明而言是说明性的,而非限制性的。本领域的技术人员在不超出本发明精神和范围的情况下,对之进行变换、修改甚至等效,这些变动均会落入本发明的权利要求保护范围。

Claims (15)

1.一种转换装置,具有一第一输入端、一第二输入端与一输出端,其特征在于,该转换装置包含有:
一第一电路,耦接该第一输入端与该输出端,用以依据该第一输入端接收的一第一输入讯号,决定是否对该输出端充电,以产生一输出讯号;以及
一第二电路,耦接该第二输入端与该输出端,用以依据该第二输入端接收的一第二输入讯号,决定是否对该输出端放电,以产生该输出讯号;
其中,该第一输入讯号与该第二输入讯号为差动讯号,且该第一电路与该第二电路是依据该第一输入讯号与该第二输入讯号的相同波形转态位置来决定该输出讯号电压位准的转态。
2.根据权利要求1所述的转换装置,其中该输出讯号电压位准的转态,是依据该第一输入讯号与该第二输入讯号的波形转态的上升缘来决定。
3.根据权利要求1所述的转换装置,其中该输出讯号电压位准的转态,是依据该第一输入讯号与该第二输入讯号的波形转态的下降缘来决定。
4.根据权利要求1所述的转换装置,其中该第一电路包含有:
一第一反相器,用以将该第一输入讯号反相,以输出一第一反相讯号;以及
一第一开关,耦接至该第一反相器,用来依据该第一反相讯号决定否对该输出端充电。
5.根据权利要求4所述的转换装置,其中该第二电路包含有:
一第二反相器,用以将该第二输入讯号反相,以输出一第二反相讯号;
一第三反相器,用以将该第二反相讯号反相,以输出一第三反相讯号;
一第二开关,耦接至该该第三反相器,用以依据该第三反相讯号来决定是否对该输出端放电。
6.根据权利要求5所述的转换装置,其中该第一开关为一PMOS晶体管,且该第二开关为一NMOS晶体管。
7.根据权利要求5所述的转换装置,其中该第一反相器与该第二反相器的特性实质上相同。
8.一种转换装置,其特征在于,该转换装置包含有:
一接收端用以接收一组差动讯号,该组差动讯号包含一第一输入讯号与一第二输入讯号;以及
一转换电路连接于该接收端,该转换电路依据该第一输入讯号与该第二输入讯号的一第一波形转态来产生一输出讯号;
其中,该输出讯号由一第一暂态电压值转变为一第二暂态电压值是由该第一输入讯号的该第一波形转态所决定,而该输出讯号由该第二暂态电压值转变为该第一暂态电压值是由该第二输入讯号的该第一波形转态所决定。
9.根据权利要求8所述的转换装置,其中该第一波形转态是一上升缘。
10.根据权利要求8所述的转换装置,其中该第一波形转态是一下降缘。
11.根据权利要求8所述的转换装置,其中该转换电路包含有:
一第一电路连接于该接收端,该第一电路依据该第一输入讯号的该第一波形转态,使该输出讯号由该第一暂态电压值转变为该第二暂态电压值;以及
一第二电路连接于该接收端,该第二电路依据该第二输入讯号的该第一波形转态,使该输出讯号由该第二暂态电压值转变为该第一暂态电压值。
12.根据权利要求11所述的转换装置,其中该第一电路包含一第一开关,于该第一电路接收该第一输入讯号的一第二波形转态时,该第一开关关闭。
13.根据权利要求12所述的转换装置,其中该第一波形转态是一上升缘,而该第二波形转态是一下降缘。
14.根据权利要求11所述的转换装置,其中该第二电路包含一第二开关,于该第二电路接收该第二输入讯号的一第二波形转态时,该第二开关关闭。
15.根据权利要求14所述的转换装置,其中该第一波形转态是一下降缘,而该第二波形转态是一上升缘。
CN 201010112438 2010-02-10 2010-02-10 转换装置 Pending CN101771342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010112438 CN101771342A (zh) 2010-02-10 2010-02-10 转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010112438 CN101771342A (zh) 2010-02-10 2010-02-10 转换装置

Publications (1)

Publication Number Publication Date
CN101771342A true CN101771342A (zh) 2010-07-07

Family

ID=42504012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010112438 Pending CN101771342A (zh) 2010-02-10 2010-02-10 转换装置

Country Status (1)

Country Link
CN (1) CN101771342A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696860B2 (en) * 2001-06-02 2004-02-24 Samsung Electronics Co., Ltd. Variable voltage data buffers
CN1494213A (zh) * 2002-10-29 2004-05-05 ��ʽ���������Ƽ� 斩波型比较器
CN1841928A (zh) * 2005-03-28 2006-10-04 三洋电机株式会社 斩波型比较器
CN100521546C (zh) * 2005-04-26 2009-07-29 曹先国 比较器与模数转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696860B2 (en) * 2001-06-02 2004-02-24 Samsung Electronics Co., Ltd. Variable voltage data buffers
CN1494213A (zh) * 2002-10-29 2004-05-05 ��ʽ���������Ƽ� 斩波型比较器
CN1841928A (zh) * 2005-03-28 2006-10-04 三洋电机株式会社 斩波型比较器
CN100521546C (zh) * 2005-04-26 2009-07-29 曹先国 比较器与模数转换器

Similar Documents

Publication Publication Date Title
US7956642B2 (en) Level shifter having low duty cycle distortion
US7038521B2 (en) Voltage level shifting circuit with improved switching speed
CN1143314C (zh) 降低输入电压/降低输出电压的三态缓冲器及其方法
US8610462B1 (en) Input-output circuit and method of improving input-output signals
JP6250839B2 (ja) スキュー補正を有するserdes電圧モードドライバ
CN103178829B (zh) 电平移位电路
CN102324922B (zh) 低压差分信号驱动电路与数字信号传输器
CN105048791A (zh) 功率管控制系统和用于开关电源的外置功率管驱动电路
CN105048790A (zh) 功率管控制系统和用于驱动外置功率管的驱动电路
CN103858395A (zh) 信号传输电路
CN105654888A (zh) 一种公共电极电压的补偿电路和显示装置
CN107094012A (zh) 一种电平转换电路及方法
CN108574310A (zh) 一种usb接口充电电路
CN101394377A (zh) 预加重装置和低压差分信号发射器
CN205070779U (zh) 功率管控制系统和用于驱动外置功率管的驱动电路
CN101771342A (zh) 转换装置
CN116345878A (zh) 一种死区时间控制电路
CN102255497B (zh) 电荷泵电路的控制电路
CN103138744A (zh) 半导体装置
CN106452424B (zh) 一种具有预加重的差分驱动器
CN105207661A (zh) 一种多点低压差分信号发送器
CN103457582A (zh) 一种脉冲宽度调制电路
CN101212221B (zh) 超低功耗集成电路中的缓冲器
CN112532230A (zh) 电平转换电路
CN108933584A (zh) 一种脉冲调制器及其驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100707