TW544561B - Programmable impedance control circuit - Google Patents

Description

544561 A7 B7 五、發明説明（1 ) 發明背景 1 .發明範圍 本發明與一種可程式阻抗控制電路有關，而且更特別的 是對於一可程式阻抗控制電路而言，一内部阻抗之生成與 一外部阻抗有關。 2 .相關技藝之描述 近來，在晶片上組合並聯終端與串聯終端之方法已於1¾ 速資料傳輸（HSDT)應用中提出，平行終端比串聯終端產生 出更多的完整信號，但是卻浪費更多的功率。晶片上之終 端於HSDT的應用中，完整的振幅（swing)資料利用一傳輸線 進行傳輸，其中一輸出驅動級當作一電源終端，一接收方 當作-並聯終端，在此一方法中，振幅之信號層級將較爲 降低，爲了執行晶片上之終端，輸出驅動級應該加入一可 匹配電阻器，然而，因爲輸出驅動級及晶片上之終端是配 置於晶片内部，而且阻抗特性會依賴作業條件而產生變化 ，因此欲使阻抗與一固定電阻器得以匹配俾作爲適當終結 是頗爲困難的。 因此，吾人期待能在此HSDT電路中進行程式設計或調整 該阻抗，例如可程式阻抗控制電路能夠藉由偵測一外部電 阻値，將資訊傳送至輸出驅動級與晶片上之終端，當一使 用者以電力連接該系統至外部電阻時，此一可程式阻抗控 帝J電路與一相對於外部電阻之阻抗進行匹配，而且藉由電 壓及溫度之改變（此後稱爲VT改變）所產生之反應，在預設 曰寺段中動態性的更新一數位信號，也對内部阻抗與外部阻 -4- 本紙張只L度適用中國國家標準(CNS) A4規格（210 X 297公釐) 544561 A7 B7 五、發明説明（2 ) 抗進行匹配。 一種熟知的可程式阻抗控制之方法允許一使用者將外部 阻抗裝置連接至一晶片上之接腳，該阻抗裝置具有多重預 "iSl之電阻値’其中之· 是選擇來做爲4貝測晶片之電壓値， 並且-對應之多重時段驅動疼將會進行運作。該驅動級通 常是- M〇S電晶體陣列，該陣列之阻抗將隨著運作之電晶 體數量而變4匕，例如，如果使用5個（X 5)外部電阻（一預設 電阻値之五倍），一 MOS陣列驅動級將動態性的傳送相同的 胆1。 HSDT系統需要具有串聯及並聯終端，然而，亦需要不同 之阻抗，例如，如果一外部電阻X 5，一驅動級則需要X 1 之阻抗，而且一終端需要X 2之阻抗。另一個問題是因爲外 部阻抗在高頻時，會產生與内部阻抗不同之情況，因此藉 由控制器進行外部阻抗測量時，可能會發生不匹配之錯誤。 發明摘要 . 本發明揭示一種可程式阻抗控制電路，包含具有一第一 電壓之M〇S陣列，一外部電阻（其具有相當於N倍該外部電 阻之外部阻抗）；一經由組合該MOS陣列及該外部電阻，以 獲得第二輸出電壓之一基板（pad); —參考電壓產生器，其 用以產生相當於N/(N + M)倍該第一電壓之第三電壓，以做 爲該第二電壓之參考電壓；而且其中Μ倍内部阻抗係使用 方^ Ν倍外部阻抗（Ν二Μ或Ν#Μ)。 本發明之另一個觀點，就是參考之產生器由一連接至第 一電壓之第一電阻及一連接至接地端之第二電阻之間輸出 -5- 本紙張尺^度適用中國國家標準(CNS) Α4規格(210 X 297公釐）

544561 A7 B7 五、發明説明（3 ) 第三電塾，而且第一電阻與第二電阻之比値爲Μ比N。 本發明之另一個觀點，就是該可程式阻抗控制電路包含 一偵測器，該偵測器用於偵測對應於外部電阻之一參考電 壓之-阻抗，並且將回授信號輸出至Μ 0 S陣列。 本發明之另一個觀點，就是該偵測器產生一信號，其對 應於外部電阻之參考電壓之阻抗，同時將該回授信號輸出 至MOS陣歹|J。 本發明之另一個觀點，就是該偵測器產生一電流，其對 應於-外部電阻之參考電壓之阻抗，並且同時將該回授電 輸出至M〇S陣列。 本發明之另一個觀點，就是MOS陣列是由複數.PMOSs 構成，並且當所啓動之PMOS閘電壓達到引流（drain)電壓時 ，將啓動鄰近之附加P Μ 0 S閘電壓。 本發明之另一個觀點，就是MOS陣列包含在一閘門及 PMOSs之一電源之間插入一電容器。 本發明之另一個觀點，就是在基板之輸出部份及感測器 之間爲一低通遽波器。 本發明之另一個觀點，就是該可程式阻抗控制電路包含 一向上牽引電路，其輸出一回應向上牽引之信號，及一向 下拖曳電路，其輸出一回應向下拖曳之信號，其中該電路 回授該信號，其對應於由向上牽引電路之偵測器所產生之 阻抗，以生成一對應於由向下拖曳電路之偵測器之阻抗信 號。 本發明之另一個觀點，就是該可程式阻抗控制電路包含 -6 - 本紙張尺_度適用中國國家標準(CNS) A4規格(210X 297公釐） 544561 A7 B7 五、發明説明（4 ) 一向上牽引電路，其輸出一回應向上牽引之電流，及一向 下拖曳電路，其輸出一回應向下拖曳之電流，其中該電路 回授該電流，其對應於由向上牽引電路之偵測器所產生之 阻抗，以生成一對應於由向下拖曳電路之偵測器之阻抗電 流。 本發明之另一個觀點，就是該可程式阻抗控制電路包含 一電流鏡，以減少向上牽引電路及向下拖曳電路之上端/下 端之不匹配。 本發明揭示一種使用一 Μ倍内部阻抗做爲N倍外部阻抗 (Ν* Μ)之可程式阻抗控制電路，其包含具有一第一電壓之 1VI0S陣列，一具有Ν倍外部阻抗之外部電阻；一經由組合 該MOS陣列及該外部電阻，以獲得第二輸出電壓之一基板 (pad); —參考電壓產生器，其用以產生相當於Ν/(Ν“-Μ)倍 該第-電壓之第一參考電壓，以做爲由一基板輸出該第二 -電壓之第一參考電壓，一第一比較器，其將第二電壓與第 ‘ 一參考電壓進行比較，以輸出與做爲第二電壓之第一參考 電壓相容之阻抗，而且一第一計數器產生一信號，其對應 於第一比較器輸出之阻抗，而且將其輸出至上端驅動器 (up-driver)及上端終端器（up-terminator)，並於同時間將其 回授至第一 MOS陣列；而且一向下拖曳電路包含第二MOS 陣列，其將提供第一電壓，並且接收由第一計數器輸出之 信號，以控制一阻抗，一第三MOS陣列連接第二M〇S陣列 之-端，另一端連接至接地端，一與第三電壓進行比較之 第二比較器，其可藉由組合第二MOS陣列及具有第二參考 本紙張尺-度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 544561 A7 B7 五、發明説明（5 ) 電壓之第三MOS陣列而獲得，也就是一半之第一電壓輸出 —與做爲第三電壓之第二參考電壓相容之阻抗，而且一第 二計數器產生一信號，其對應於第二比較器輸出之阻抗， 而且將其輸出至下端驅動器（down-driver)及下端終端器 (down-terminator)，並於同時間將其回授至第三MOS陣歹ij。 本發明之另一個觀點，就是在基板之輸出部份及感測器 之間爲一低通濾波器，而且該第一參考產生器與第一比較 器之間爲一低通濾波器。 本發明之另一個觀點，就是第一參考產生器由連接至第 一電壓之第一電阻及連接至接地端之第二電阻之間輸出該 第一參考電壓，其中第一電阻與第二電阻之比値爲Μ比N。 本發明揭示一種使用一 Μ倍$部阻抗做爲Ν倍外部阻抗 (Ν* Μ)之可程式阻抗控制電路，包含一向上牽引電路，其 包含生成一第一電壓或第二電壓之PMOS電流源，一具有Ν 倍外部阻抗之外部電阻，一輸出第三電壓之基板，其可藉 由組合PMOS電流源及外部電阻而獲得，一第一參考產生器 產生相對於第一電壓之Ν/(Ν + Μ)倍之第四參考電壓，以做 爲由基板輸出第三電壓之第一參考電壓，一第一比較器， 其將第三電壓與第四電壓進行比較，也就是第一參考電壓 牵俞出與做爲第三電壓之第一參考電壓相容之阻抗，其以一 電流輸,出並且同時間回授至PMOS，一電流鏡將第一比較器 產生之電流進行複製，一第二比較器將由電流鏡與第二參 考電壓產生之輸出電壓進行比較，也就是由一半之第一電 壓來輸出電壓，而且一第一計數器產生一信號，其對應於 -8- 本紙張尺^度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544561 A7 B7 五、發明説明（6 ) 第二比較器輸出之阻抗，而且將其輸出至上端驅動器及上 端終端器，並於同時間將其回授至第一 MOS陣列；而且一 向下拖曳電路包含第二MOS陣列，其將提供第一電壓，一 NMOS陣列連接第二MOS陣列之一端，另一端連接至接地 端，-與第五電壓進行比較之第三比較器，其可藉由組合 第二MOS陣列及具有第二參考電壓之NMOS陣列而獲得， 以輸出、一與做爲第五電壓之第二參考電壓相容之阻抗，而 且一第二計數器產生一信號，其對應於第三比較器輸出之 阻抗，而且將其輸出至下端驅動器及下端終端器，並於同 時間將其回授至第二MOS陣列。 本發明之另一個觀點，就是在基板之輸出部份及第一比 幸έ器之間爲一低通濾波器，而且該第一參考產生器與第一 t匕較器之間爲一低通濾波器。 本發明之另一個觀點，就是第一參考產生器由連接至第 一電壓之第一電阻及連接至接地端之第二電阻之間輸出該 第四參考電壓，其中第一電阻與第二電阻之比値爲Μ比N。 本發明之另一個觀點，就是電流源包含複數個PMOSs， 並且當所啓動之PMOS閘電壓達到消耗電壓時，將啓動鄰近 之附加PMOS閘電壓，因而擴展作業範圍。 本發明之另一個觀點，就是電流源是由該閘級及每一個 PMOSs之電源之間插入一電容器所供應。 本發明揭示一種可程式阻抗控制電路，包含： 一電壓除法器，包含： 具有第一電壓之MOS陣列；及 -9 - 本紙張只^度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544561 A7 B7 五、發明説明（7 ) 一外部電阻器，其具有一等於N倍該外部電阻之外部阻 4nj ; 該電壓除法器輸出一第二電壓； 一參考電塵產生器係由相當於n/(n+m)倍第一電壓之第 三電壓所提供，以做爲該第二電壓之參考電壓；而且 其中Μ倍内部阻抗係使用於N倍外部阻抗（N二Μ或N * Μ) 〇 圖示簡述 _ 圖1係根據一對照之範例1所述，一可程式阻抗控制電路 t概要圖。 圖2係根據一對照之範例2所述，一使用參考電壓VDDQ/2 之可程式阻抗控制電路之概要圖。 圖3係根據本發明所述，一使用可選擇的參考電壓作爲一 參考電壓之可程式阻抗控制電路之概要圖。 圖4係根據本發明所述之電路，一產生可選擇的參考電壓 ^概要圖。 圖5 a係用於產生參考電壓VDDQ/2之電阻設定方法之概 要圖。 圖5b係用於產生可選擇的參考電壓之電阻設定方法之概 要圖。 圖6a係用於產生參考電壓VDDQ/2之電流設定方法之概 要圖。 圖6b係用於產生可選擇的參考電壓之電流設定方法之概 要圖。 -10 - 本紙張渡適用中國國家標準(CNS) A4規格(210 X 297公釐）

參 544561 A7 B7 五、發明説明（8 ) 圖7係根據本發明之第一具體實施例所述，一使用可選擇 的參考電壓之可程式阻抗控制電路之概要圖。 圖8係根據本發明之第二具體實施例所述，一使用可選擇 白勺參考電壓之可程式阻抗控制電路之概要圖。 圖9係根據本發明之第三具體實施例所述，一使用可選擇 的參考電I之可程式阻抗控制電路之概要圖。 幸交佳具體實施例説明 對於本發明之較佳具體實施例進行描述之前，有必要先 對-種熟知的可程式阻抗控制電路進行敘述（參考圖1及圖 2)。 熟知的系統 參考圖1，一種熟知的可程式阻抗控制電路作用爲藉由使 用VDDQ/2，使一外部阻抗RQ及一内部阻抗Xa進行匹配， 其中一半之高速收發機（Transceiver)邏輯電壓（自此之後稱 爲VDDQ)作爲產生相同阻抗（例如外部電阻RQ)之參考電壓 〇 圖2代表一種經由一外部阻抗5RQ而產生兩個不同阻抗 (REFF二5RQ與REFF二4RQ)之熟知系統，如範例中所表示 ，第一阻抗REFF= 5RQ與一外部負載5RQ相等，同時第二 阻抗REFF二4RQ將只產生4/5之外部阻抗，此可藉由與第一 電晶體10面積相比，具有5/4比率之第二電晶體20提供，然 而有一種可能性就是不匹配將造成電晶體面積的不同。此 夕卜，因爲此電路只產生一額外的終端阻抗，該電路不能提 供部分所須之不同的阻抗，例如輸出緩衝器DQ、控制、位 -11 - 本紙張尺》度適用中國國家標準(CNS) A4規格(210 X 297公釐)

544561 A7 B7 五、發明説明（9 ) 址及時脈接腳等等。對於此一限制之一種理由就是該電路 使用-固定之參考電壓VDDQ/2，爲了解決此一問題，本發 明提供一種可程式阻抗控制電路，可產生一可選擇的内部 阻抗，以提供所需面對之不同的外部阻抗。 幸έ佳具體實施例 自此之後，較佳具體實施例將參考下面伴隨之圖示來解 m ° 參考圖3，所代表爲一基本的可程式阻抗控制電路之一具 體實施例，其中一可變的參考電壓Vref作爲一參考電壓使 用。該電路使用任何之參考電壓Vref，以由Xa及一外部電 阻RQ組成之電壓而獲得基板P 1之輸出電壓。例如，當一外 砉p電阻RQ有一阻抗π X N”，該内部電阻” X 5 ”可限制在MOS 陣列的線性範圍内，經由使用[N/(N + M)] VDDQ電壓而產生 ，也就是説，本發明之電路可在Xa產生一内部阻抗nxMff ，即使外部電阻爲nRQ = X N”。 參考圖4，所代表爲根據本發明所述，一種參考電壓產生 器之一具體實施例之概要圖，在圖3之電路可使用其他產生 ——參考電壓Vref的方式，但是此概要圖表示最簡單的一種 方式，電阻R1及R2在VDDQ及接地之間串聯在一起，以便 成爲一電壓除法器，而且參考電壓Vref在節點1生成，例如 ，當一内部阻抗改變爲"X Μπ以面對外部阻抗π X Νπ時，吾 人可了解將如圖4所表示，比値爲”R1 : R2 = M : Ν”。此外 ，該方式可視方法、電壓、及溫度條件之變化使用一功率 才南償電路，以維M : Ν之比値。 -12- 本紙張尺L度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 544561 A7 B7 五、發明説明（10 ) 圖5 a及5 b爲比較使用電阻以產生參考電壓之熟知的方式 及本發明的方式，圖5a代表使用一般的參考電壓"VDDQ/2" 之一種熟知的電阻設定方式，圖5b代表所發明的產生任何 預期之參考電壓（5/9) VDDQ之電阻設定方式，在圖5a之熟 丟口的方式中，電阻區塊R(等於RQ)連接至VDDQ，也就是説 R = RQ，爲了回應外部電阻RQ而輸出電壓VDDQ/2，此將 座生下面的公式1 ·· VDDQ/2 = VDDQ[RQ/(R+RQ)] (la) 因此，R = RQ (lb) 然而，如圖5b所表示，根據本發明所述之產生一參考電 塵之電阻設定方式，該電壓5 VDDQ/9可藉由下面的公式2 得到： 公式2 : 5 VDDQ/9 = VDDQ[(RQ)/(R+RQ)] (2a) 因此，r二（4/5)RQ (2b) 在此一方式中，任何所須之内部阻抗可藉由設定一電阻 植而產生一可選擇之參考電壓來生成。 ‘

圖6a及圖6 b爲比較藉由控制電流（而非電阻）以產生一參 考電壓之熟知及發明的方法，圖6a爲表示產生一參考電壓 ” VDDQ/2”之一種熟知的電流設定方式之電路圖，圖6b代表 蓋生任何預期之參考電壓（5 VDDQ/8)之電流設定方式之電 路圖，在圖6a之電流設定方式中，電流區塊I連接至VDDQ -13- 本紙張尺L度適用中國國家標卑(CNS) A4規格（210X 297公釐） 544561 A7 B7 五、發明説明（11 ) ，因回應外部電阻RQ而輸出電壓VDDQ/2，此將產生下面 白勺公式3 : VDDQ/2 = IRQ (3a) 因此，I = VDDQ/2RQ (3b) 然而，如圖6b所表示，根據本發明所述之產生一養考電 壓之電流設定方式，該電壓5VDDQ/8可藉由下面的公式4 得到： 5 VDDQ/8 二 I RQ (4a) 因此，I = 5/8(VDDQ)/(RQ) (4b) 在此一方式中’本發明所設定之電流電路爲產生一可選 擇之參考電壓，以生成所須之内部阻抗。 參考圖7，所表示爲一可程式阻抗控制電路之概要圖，其 中一可選擇之參考電壓爲使用根據本發明所述之第一具體 實施例之參考電壓，該電路包含一向上牽引電路，其包含 一連接至VDDQ之第一 MOS陣列101，一第一基板P1，一外 南5電阻102 RQ，一低通濾、波器LPF 103，一參考電壓產生器 1 30，一第一偵測器120，一第一閂鎖（latch)151，一第一資 料輸出緩衝器153，一晶片外之上端驅動器OCD UP_DRIVER，及一上端終端器159。

同樣的一向下拖曳電路包含第二MOS陣列107，一第三 1MOS陣列109，一第二偵測器140，一第二閂鎖（latchjl55， 一第二資料輸出緩衝器157，一晶片外之下端驅動器OCD -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（ 12 ⑽W請uvER，及一下端終端器161。 由使用者依據系統之N倍外部阻_，使用Μ 倍内邵阻抗（…Μ)，其運作敘述如下： 使用Μ 力H在向上㈣電路之第—聰陣列⑻係由VDDQ電 力所&供，例如一HSTL(高速收菸攄τ絲、中 RO Ifl? &从， 發機邏輯）％力。外部電阻 1ϋ2馬外郅阻抗之价立， °基板Pi精由組合第一 MOS陣列 101及外邵電阻RQ 1〇2以輸 &哭a ,— 弟一包壓，罘一參考電壓產 时〇產生相寺於VDDq*n/(n+m)之第—參考電壓街紆 ，其"2具有N個電阻且幻具有M個電阻。第一比較哭⑵ 與第-計數器123包含於第一偵測器12〇中，第一比較哭i2i 淅位在P1之低通滤波電壓與第一參考電壓相比輕，並輸出 結果至第—計數器123。第一計數器123相對於第—比較器 121(輸出而產生一信號，並輸出至晶片外驅動器（〇cd)之 上端驅動器及上端終端器，同時間將信號回授至第一m〇s 陣列101。 ， 在茲向下拖曳電路中，第：M〇S陣列1〇7具有如同第一 MOS阵列101之相同結構，同樣的提供一 VDDQ電壓，並由 第一計數器1 23中接收輸出以控制一阻抗，因此，第一計數 器123爲控制第一 1〇1及第二M〇s陣列1〇7，第sM〇s陣列 109並在一電壓除法器構造中連接第二m〇s陣列1〇7，因而 由它們之間決定一第三電壓。第二偵測器14〇具有第二比較 4141及弟一计數器143’弟二比較器141爲將第二m〇S陣列 107及第三MOS陣列109之組合，所得到之第三電壓與第二 參考電蜃VDDQ/2進行比較，也就是最好設定在一半之 15 本紙張义度適用中國國家標準(CNS) A4規格(21〇 X 297公釐） 544561

VDDQ電壓，以便對於第三電壓輸出一相對於vddq/2之阻 柷，第二計數器143接收第二比較器141之輸出，以產生一 回杖彳§號至第三MOS陣列1 〇 9。 可選擇的第—及第二低通濾波器（LPF) 103及105分別連 接基板pi之輸出及第一比較器121之間與第一參考電壓產 生130及弟比幸父态間，因而減少由基板pi產生之 雜訊及上端該雜訊特性，此兩個^以1〇3及1〇5可能爲相同 的類型或不是相同的類型，第一參考電壓產生器13〇由連接 至VDDQ私签之第一電阻R1與連接至接地之第二電阻μ之 間產生第一參考電壓，第一電阻R1與第二電阻汉2之比値爲 M : N。 在該電路中，第一偵測器12〇包含第一比較器121及第一 計數备123，以產生阻抗來面對外部電阻尺卩之第一參考電 壓Vref，向下拖曳電路之第二偵測器14〇之輸出回授該阻抗 並產生该仏號’產生於向上牽引電路及向下拖曳電路之該 信號並傳送至上端終端器159及下端終端器161。 根據本發明之第一具體實施例所述，可程式阻抗控制電 5各（運作係以一範例作解釋，在此一情況中，一 χ 5電阻係 使用於外部且一 Χ4電阻必須使用於内部，該參考電壓使用 (d/9)VDDQ電壓。在此一情況中，因爲驅動終端器或驅動 器之實際電壓爲VDDQ/2，而且使用於第— M〇s陣列1〇1之 實際電壓爲（4/9)VDDQ，因此將會造成—操作上之錯誤， 然而，如果第一MOS哮列101之線性能夠滿足，此一錯誤將 不會在操作上造成任何問題，此外，如果Η § Tl量減少且 -16- 本紙張尺^度適用中國國家標準(CNS) Α4規格(210 χ_297公爱） 544561 A7 B7 五、發明説明（14 ) VDDQ量降低，該操作上之錯誤也將減少。 其次，可程式阻抗控制電路之運作，可藉由本發明之第 二具體實施例之一類比方式產生一可選擇之參考電壓，細 節將參考圖8來作解釋。 圖8爲本發明另一具體實施例之概要圖，在該電路中，當 一電流源用於作爲一偵測電路，且一參考電壓爲 (5/8)V’DDQ時，該流動電流與連接至一 X 4外部電阻之 VDDQ/2電壓相同，一電流源PM0S1具有VDDQ或VDD電壓 ，該電路將因爲PMOS 1之關係而_不會在基板P 1因雜訊而反 應，外部阻抗RQ具有N倍之外部阻抗，該基板P1經由PM0S1 及外部阻抗RQ之組合輸出電壓，第一參考電壓產生器210 產生相對於N/(N + M)倍VDDQ之參考電壓，第一比較器223 仁匕較由基板P1輸出之電壓與第一參考電壓Vref，以改變相 對於第一參考電壓之阻抗，改變基板P1之輸出電壓至一電 並同時將其回授至PMOS1。電流鏡複製由第一比較器223 之電流，以降低上端/下端之不匹配，第二比較器23 1比較 由電流鏡輸出之電壓及電壓VDDQ/2,並且輸出一信號至第 ——計數器235，第一計數器23 5回應第二比較器232之輸出而 產生-信號，並且將其輸出至晶片外驅動器之上端驅動器 及上端終端器2 4 9，同時回授該信號至配置於電流鏡輸出及 接地之間之第一 MOS陣列227，第一計數器235之輸出爲透 過第一閂鎖267及第一資料輸出緩衝器239，輸出至晶片外 上端驅動器（〇CD UP_DRIVER)及上端終端器249。 上面所敘述構造爲向上牽引電路，相對之向下拖曳電路 -17- 本紙張义度適用中國國家標準(CNS) A4規格(210 X 297公釐)

參 544561 A7 B7 五、發明説明（15 ) 網1如下面所述。 第二M〇S陣列229具有VDDQ電壓，第二NMOS電晶體 NM0S2連接至第二MOS陣列229之一端，並連接至接地之 另一端。 第三比較器241比較由第二MOS陣列229與NMOS2組合 之輸出電壓及VDDQ/2之電壓，並且將信號輸出至第二計數 器243，第二計數器243產生輸出至下端驅動器及下端終端 器25卜同樣的該輸出回授至第二MOS陣列229。 低通濾波器LPFs 221及225分別連接基板P1之輸出及第 一比較器223之間與第一參考電壓產生器210及第一比較器 2 23之間，因而減少由基板P 1產生之雜訊及上端該雜訊特性 ，第-參考電壓產生器210之參考電壓Vref是由連接至 VDDQ電|之第一電阻R1與連接至接地之第二電阻R2之間 輸出，第一電阻R1與第二電阻R2之比値爲M : N。 根據本發明之第二具體實施例所述，可程式阻抗控制電 5各之運作將以一範例作解釋，在此一情況中，一外部電阻 爲X Ν外部阻抗，且一 X Μ阻抗必須使用於内部，該參考電 壓產生器210產生參考電壓[M/(N/+M)]VDDQ，同時，使用 於基板P1及接地之電壓爲[M/(N/+M)]VDDQ，所以，當該 節點電壓變成VDDQ/2時，將會的得到實際的驅動電壓，然 而，在電壓VDDQ/2或電壓[M/(N/+M)]VDDQ之情況下，電 並沒有不同，因爲Ρ Μ Ο S 1是在一飽和的區域操作，此一 方式產生之電流將藉由電流鏡複製，並且藉由改變第一 MOS陣列227之電阻値，允許不同的電壓在第一 MOS陣列 -18 - 本紙張尺》度適用中國國家標率(CNS) Α4規格(210 X 297公釐） 544561 A7 B7 五、發明説明（16 ) 2 27之兩端點間變成VDDQ/2，結果，該X Μ阻抗在該狀態 中獲得，即第一 MOS陣列227之兩端點不同的電壓爲 VDDQ/2，此一方式獲得之阻抗値將面對上端驅動器之阻抗 値，結果，即使使用X Ν之電阻，X Μ阻抗將產生極小的不 匹配運作。 圖9爲依據本發明另一具體實施例之概要圖，在此一電路 中，如果外部電阻値之範圍爲廣泛的範圍，只有一PMOS’s 電流源不能扮演所有電流源之角色，因此，爲了面對此一 環境，一種控制可程式阻抗控制電路之作業範圍之電路將 士口下面所述： 一電流源包含複數個PMOSs，在圖中，顯示三個PMOS ，即PMOS 1、PM0S2及PM〇S3(雖然吾人能了解可能依需要 或所期望的會更多）。當所啓動之PM0S1閘電壓達到一引流 (drain)電|時，將啓動鄰近之PM0S2閘電壓，因而擴展操 作範圍，閘級與PMOSs之電源間之電容C最好因改變VDDQ 電壓値所造成之電流値改變，而對閘極及電源電壓Vgs產生 極小的雜訊。 在先前描述之觀點中，本發明具有一些優點，就是可程 式阻抗控制電路能產生與一外部阻抗相容之内部阻抗，雖 ，然在一晶片上所須之内部阻抗不同於外部阻抗。同樣的該 電路使用產生内部阻抗之一參考電壓，將外部阻抗作爲一 可選擇的電阻値。 吾人應了解所有物理量已在此揭示，除非明確的指示， 否則並非爲確實相等於所揭示之量而設，而且也不等於所 -19- 本紙張尺_度適用中國國家標準(CNS) A4規格(210 X 297公釐） 544561 A7 B7 五 、發明説明（17 ) 揭示之量，而且，僅一限定者缺少例如”大約"或相同的， 並非爲一明確的指示而設，即任何類似已揭示之物理量爲 一確實的量，與是否此限定者使用有關於任何其他所揭示 之物理量無關。 雖然已對較佳具體實施例進行表示及描述，不同的修改 或替代方式而不會偏離本發明之精神及範圍亦能採用，因 it匕，吾人能了解本發明已僅藉由説明方式進行描述，且在 at匕所揭示之説明及具體實施例並非爲限制本發明之範圍而 設0 -20- 本紙張尺_度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

1. ，561

   A8 B8 C8 D8 申請專利範圍 •—種可程式阻抗控制電路，包括： 供给一弟一電壓之Μ 0 S陣列； -外部電阻，其具有相當於Ν倍該外部電阻之外部阻 抗； -襯墊輪出一經由該MOS陣列及該外部電阻之組合而 獲得之第二電壓； 一參考電壓產生器，其用以產生對應於Ν/(Ν + Μ)倍該 第-電壓之第三電壓，以做爲該第二電壓之參考電壓； 而且 其中Μ倍内部阻抗係使用於ν倍外部阻抗（Ν = Μ*Ν * Μ) 〇 2·如申請專利範圍第1項之電路，其中參考產生器由一連接 至第一電壓之第一電阻及一連接至接地端之第二電阻之 間輸出第三電壓，而且第一電阻與第二電阻之比値爲“ 比Ν。 3·如申請專利範圍第1項之電路，其中該可程式阻抗控制電 路進一步包含一偵測器，該偵測器用於偵測對應於外部 私阻之參考電壓之一阻抗，並且將回授信號輸出至 MOS陣列。 4·如申請專利範圍第3項之電路，其中該偵測器產生一信號 ，其對應於外部電阻之參考電壓之阻抗，以輸 ’並同時將該信號回授至MOS陣列。 人 儿 如申請專利範圍第3項之電路，其中該偵測器產生一電流 ，其對應於一外部電阻之參考電壓之阻抗，以輸出 _- 21 - 私紙張尺i適財關家標準（CNS)ATi^⑵〇公爱）_. (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 I 經濟部智慧財產局員工消費合作社印製

   申請專利範圍 經濟部智慧財產局員工消費合作社印製 流，並同時將該電流回授至MOS陣列。 6·如申請專利範圍第1項之電路，其中M〇s陣列是由複數個 PMOSs構成，並且當所導通之pM〇s閘椏電壓達到汲極電 壓時，將導通鄰近之附加PMOS。 7·如申請專利範圍第6項之電路，其中MOS陣列包含在一閘 極及Ρ Μ Ο S s之之源極之間插入一電容器。 如中請專利範圍第4項或第5項之電路，其中在襯墊之輸 出及感測器之間配置一低通濾波器。 如申請專利範圍第4項之電路，其中該可程式阻抗控制電 路包含一向上牵引電路，其輸出一回應向上牽引之信號 ，及一向下拖戈電路，其輸出一回應向下拖戈之信號， 其中該電路回授該信號，其對應於由向上牵引電路:偵 測器所產±之陳，以生成一對應於向下拖戈電路之偵 測器之阻抗之信號。 W如中料利範圍第5項之電路，其中該可程式阻抗控制電 路包含-向上牽引電路，其輸出一回應向上牵引之電流 ’及-向下拖曳電路’其輸出-回應向下拖曳之電流， 其中該電路回授該電流，其對應於由向上牽引電路之偵 測器所產生之阻抗’以生成一對應於向下拖复電路之# 測器之阻抗之電流。 11. 如申請專利範圍第㈣之電路，其中該可程式阻抗控制 電路包含-電流鏡，以減少向上牵引電路及向下拖曳電 路之上端/下端之不匹配。 12, 種使用-μ倍内部阻抗做㈣倍外部阻抗（Ν#Μ)之可 -22- 良紙張&度適用中國國家標草（CNS)A4規格_⑵〇χ297 f請先閱讀背面之注意事項再填寫本頁)

   A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 程式阻抗控制電路，包本. 一向上牵引電路，其勺 ，-具有N倍外部阻抗^供给—第—電壓之M〇S陣列 該第一 Μ Ο S陣列及該郅電F且’一㈣輸出一經由 ，一第一參考產生器，=阻之組合而獲得之第二電壓 裳+ H签 ^ .、用以產生對應於N/(N + M)倍該 弟一电壓又罘一參考電壓， 二電壓之第-參考電壓，一“由一襯墊輸出之該第 冷貧 4+ r ~第一比較器，其將第二電壓 與弟一參考电壓進行比較 灸去+厭认、 以輸出與做爲第二電壓之第 -參考电壓…阻抗，而 ，其對應於第-比較哭於山、 ^ ☆ _ °°輸出爻阻抗，而且將其輸出至上 ^驅動益及上端終端哭 邱並於同時間將其回授至第一 MOS陣列；而且 一向下施戈電路，其包含供给-第-電壓之第二刪 陣列’並且接收由第一計數器輸出之信號，以控制一阻 抗，一第三MOS陣列在一端與第二M〇s陣列相連，另一 端連接至接地端，一比較由該第二M〇S陣列與該第三 MOS陣列之組合所獲得之第三電壓與爲該第一電壓之半 之第二參考電壓之第二比較器，以輸出與該第三電壓之 第二參考電壓一致之一阻抗，及一第二計數器以產生一 信號，其對應於第二比較器輸出之阻抗，而且將其輸出 至下端驅動器及下端終端器，並於同時間將其回授至第 三MOS陣歹。 13.如申請專利範圍第12項之電路，其中在該襯墊之缔出與 第一比較器之間配置一低通濾波器，而且在該第一參考 -23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^9 ^---------^ I. (請先閲讀背面之注意事項再填寫本頁) _--— — — — —— —----I--— II--- 經濟部智慧財產局員工消費合作社印製 544561 A8 B8 C8 D8 六、申請專利範圍 產生器與第一比較器之間配置一低通濾波器。 14. 如中請專利範圍第1 3項之電路，其中第一參考產生器由 連接至第一電壓之第一電阻及連接至接地端之第二電阻 之間輸出該第一參考電壓，其中第一電阻與第二電阻之 比値爲Μ比N。 15. —種使用一 Μ倍内部阻抗做爲Ν倍外部阻抗（Ν * Μ)之可 程式阻抗控制電路，包含： ， -向上牽引電路，其包含供給一第一電壓或第二電壓 之PM〇S電流源，一具有Ν倍外部阻抗之外部電阻，一襯 墊輸出可由PMOS電流源與外部電阻之組合而獲得之一 第三電壓，一第一參考產生器產生相對於第一電壓之 Ν/(Ν+Μ)倍之第四參考電壓，以做爲由襯墊輸出第三電 壓之第一參考電壓，一第一比較器，其將第三電壓與作 爲第一參考電壓之第四電壓進行比較以輸出與第三電壓 之第一參考電壓一致之阻抗，而以一電流將其輸出，並 且同時間將其回授至PMOS，一電流鏡複製來自第一比較 器之電流，一第二比較器比較源自電流鏡之輸出電壓與 爲第一電壓一半之第二參考電壓，以將其輸出，及一第 -計數器產生一信號，其對應於第二比較器輸出之阻抗 ，而且將其輸出至上端驅動器及上端終端器，並於同時 間將其回授至第一 MOS陣列；而且 一向下拖曳電路，其包含供给第一電壓之第二MOS陣 列，一 NMOS陣列在一端與第二MOS陣列相連，另一端 連接至接地端，一比較由該第二MOS陣列與該NMOS陣 -24 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） --------^---------線— (請先閱讀背面之注意事項再填寫本頁) 544561 A8 B8 C8 D8 六、申請專利範圍 列之組合而獲得的第五電壓與該第二參考電壓之第三比 較器，以輸出一與第五電壓之第二參考電壓一致之阻抗 ，而且一弟二計數器產生一信號，其對應於第三比較器 輸出之阻抗，而且將其輸出至下端驅動器及下端終端器 ’並於同時間將其回授至第二MOS陣列。 16.如_請專利範圍第15項之電路，其中該襯墊之輸出及第 比幸父咨之間配置一低通滤波器，而且該第一參考產生 器與第一比較器之間配置一低通濾波器。 17·如中請專利範圍第16項之電路，其中第一參考產生器由 連接至第一電壓之第一電阻及連接至接地端之第二電阻 之間輸出該第四電壓，其中第一電阻與第二電阻之比値 爲Μ比N。 18. 如申請專利範圍第15項之電路，其中電流源包含複數個 PMOSs，並且當所導通之PM0S閘極電壓達到汲極電壓時 ’將導通鄭近之附加PMOS，藉以擴展作業範圍。， 19. 如申請專利範園第18項之電路，其中提供電流源一在該 閘極及每一個PMOSs之源極之間所插入之雷容哭。 20. -種可程式阻抗控制電路，包含： -電壓除法器，包含： 供給第一電壓之M0S陣列；及 一外部電阻器，其具有一等倍該外部電阻之外 部阻抗； 該電壓除法器輸出一第二電壓； 一參考電恩產生器用於產生一對應於n/(n+m)倍該 -25- (請先閱讀背面之注意事項再填寫本頁) 1 1 n I— n ϋ ϋ 一 0, · n I —>i n ϋ n n f n · 經濟部智慧財產局員工消費合作社印製 適 度 瓦 艮 纸 本 釐 公 97 2 X W 2 /(\ 格 規 A4 S) N (C 標 544561 Λ8 B8 C8 D8 六、申請專利範圍 第-電壓之第三電壓，以做爲該第二電壓之參考電壓； 而且 其中Μ倍内部阻抗係使用於N倍外部阻抗（N = Μ或N辛 Μ)。 ---------------------訂---------線—AWI (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）