TW541449B - Charge pump circuit - Google Patents

Description

541449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) 【發明所屬之技術領域】 本發明係關於一種使用電容器以轉換電壓的電荷泵 電路。 【習知之技術】 第10圖係顯示習知電荷泵電路之構成的電路圖。該 第10圖（a)所示之電路，係由2個二極體D1、D2、電容 器C1及輸出電容器Cout等所構成。又，第1〇圖〇)係顯 示以Ρ通道型MOS電晶體ΤΙ、Τ2構成上述二極體di、 D2的例子。 上述電荷泵電路，皆介由電容器C1對節點Ni供給 時脈信號CLK，並根據該時脈信號CLK之邏輯「Η(高）」 位準值的電源電壓VDD輸出負的電壓「— vdD」（對負側 升壓）作為其輸出電壓Vout之型式的電荷泵電路。 其次，參照第11圖說明該電路之電壓轉換動作的概 要。 在該第11圖所示之時刻tl以前的時脈信號CLK於 邏輯「H」位準的狀態中，二極體D1(或是電晶體TR1)就 會導通而節點N1之電壓Vnl大致為「〇」伏特（接地電壓 GND)。又，此時輸出電壓v〇ut亦大致為接地電壓〇ΝΓ)。 然後，在第u圖所示之時刻tl中，當時脈信號clk 降至邏輯「L(低)」位準(0伏特)時，節點電壓Μ藉由電 容器Ci大致拉至「-刪」。此時由於二極體〇1(電晶體 TR1)截止’而二極體D2(電晶體TR2)導通，所以輸出電 壓Vout亦大致變成「_聊」（參照第，而輸出 --------------------訂—'—^—線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度細+幽國冢標準（CNS)A4規格（210 X 297公 1 312269 541449 -_B： __ 五、發明說明（2 ) 電容器Cout會充電至r — vdd」。 、接著，在時刻t2中當時脈信號clK再次變成邏輯「H」 位準時，藉由電容器C1，節點電壓Vnl會大致拉至接地 :壓GND。因此，二極體〇2(電晶體TR2)截止，而輸出

電壓V〇Ut則保持於輸出電容器Cout之充電電壓「一 VDD 附近。 」 r其次，在時刻t3中，當時脈信號CLK再次變成邏輯 L」位準時，節點電壓Vn丨會再次拉至約「— vdd」。 時由於—極體Dl(電晶體TR1)截止，而二極體D2(電晶 體TR2)導通，所以輸出電壓Vout會再次變成「一 vdd」， 而輸出電容器Cout則充電至—VDD。藉由反覆對該種輸 電谷器Cout進行充電，以使輸出電壓v〇ut大致保持 「~ VDD」之狀態。 、、 另外’該種電荷泵電路，由於只要外設電容器Ci' Cout即可ic(積體電路）化，所以在IC内用以獲得所希望 之電壓值的電壓轉換機構，可使用於例如CCD(電荷耦合 元件）驅動器之電源電路或記憶體1C等中。 【發明所欲解決之問題】 然而，在如此的電荷泵電路中，雖可以簡單的構成 進行電壓轉換，亦即對電壓進行升壓或降壓，但是因上述 二極體Dl、D2(或是電晶體TR1、TR2)之臨限電壓^ 所造成的電壓降之影響，會產生其輸出電壓之絕對值減少 的不良情形。例如，在上述習知之電荷泵電路中，其輸出 電壓之絕對值的邏輯值會變成（VDd — 2Vth)，且比起其最 (請先閱讀背面之注音？事項再填寫本頁} --------訂---_----線▲ 經濟部智慧財產局員工消費合作社印製

541449 A7 B7 五、發明說明（3 ) 大邏輯值VDD才降低2Vth。缺 值的降低，輪出電壓之絕對 -會抬致電何泵電路之電壓轉換效率的降低。 另外’為要迴避因該臨限雷壓 對幻降低，而可考岸—/ 而使輪出電壓（絕 向了考慮不對例如先前之圖（b) 型MOS電晶體丁卜丁2以 之通道 催般术運接而以電晶體來連 •截μ疋在該種1^ ;兄T ’部無法忽、視因該等電晶體之導通 截止控制時之貫穿電流等而造成電壓轉換效率之降低、 或電晶體本身之可靠度的降低。 本發明即係有鑑於上述實情而研創者，其目的在於 種既可保持較高之可靠度，且可提高其電壓轉換效 率的電荷泵電路。 【解決問題之手段】 、以下’係就達成上述目的用之手段及其作用效果加 以敛述。 如申請專利範圍第1項之發明，係一種電荷泵電路， 其包含有：串聯連接在輸出端與基準電位端之間的複數個 開關電晶體；以及其一方端子連接在互相鄰接電晶體間的 節點上’而另-方端子則連接在這些鄰接電晶體中之上述 基準電位端側之電晶體的導通控制端子上之電容器，而對 於上述複數個電晶體之各導通控制端子，施加奇數段與偶 數段之相位互為反轉的時脈信號以對上述輸出端產生預定 輸出電位者’其主旨為：在上述電容器之另一方端子及與 之連接的電晶體導通控制端子之間設置延遲電路，以使施 加在該電晶體之導通控制端子的時脈信號延遲預定期間並 312269 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) 541449 經濟部智慧財產局員工消費合作社印製 τ磚辱利範圍

A7 五、發明說明（4 ) 施加在上述電容器之另一方端子上。 如申請專利範圍第2項之發明，係如申請專利範圍 第！項之電荷泵電路，其主旨為，上述時脈信號，係 在預定之電源電位與上述節點之電位間動作的緩衝電^ 施加在上述開關電晶體之導通控制端子上。 如申請專利範圍第3項之發明，係如申請專利範圍 第1或2項之電荷果電路，其主旨為，更具備有用以調整 上述相位互為反轉之時脈信號的時間，俾使於設定上述 數個開關電晶體之奇數段與偶數度同時呈非導通狀熊 間之時序調整電路。 〜、之期 如申請專利範圍第4項之發明，係如申請專利範圍 第3項之電何栗電路，其主旨為，上述時序調整電路，包 含有：用以接受施加在上述鄰接電晶體 电日日骽之一方電晶體之導 通控制端子上的時脈信號並反轉其相位 〜牮一汉相電路； 用以輸入被輸入至該電荷泵電路内的時脈信號與該第一 相電路之輸出時脈信號並取其NAND條侔夕楚 、

艰叶疋第一 NAND 電路；用以反轉被輸入至該電荷泵電路内的時脈信號之第 二反相電路；用以接受施加在上述鄰接電晶體之另一 a 晶體之導通控制端子上的時脈信號並反轉其相位之第一。 相電路；以及用以輸入該等第二及第三反相電路之輪3 脈信號並取其NAND條件之第二NAND雷败工 ^ 电给，而該時序 調整電路係以上述第一及第二NAND電路之趴山^ „ 〜鞠出作為調 整上述時間的時脈信號。 如申請專利範圍第5項之發明，係如申嗜 K紙張尺度適用中國國家標準（CNS)A4規格（21G x挪公髮） ----------------- 〈靖先閱讀背面之注音？事項再填寫本頁)

經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 541449 五、發明說明（5 ; 第3項之電荷果電路，其主旨為，上述時序調整電路，包 含有：用以反轉被輸入該電荷泵電路内的時脈信號之第一 反相電路；用以輸入被施加在上述鄰接電晶體之一方電晶 體之導通控制端子上的時脈信號與上述第一反相電路之輸 出時脈信號並取其NOR條件之第一 N〇R電路；用以反轉 同第- NOR電路之輸出時脈信號之第二反相電路；用以 輸入被輸入該電荷泵電路之時脈信號與施加在上述鄰接電 晶體之另一方電晶體之導通控制端子上的時脈信號並取其 NOR條件之第二聰電路；以及用以反轉同第二臟 電路之輸出時脈信號之第三反相電路，而該時序調整電路 係以上述第二及第三反相電路之輸出作為調整上述時間的 時脈信號。 如申請專利範圍第6項之發明，係如申請專利範圍 第！至3項中任一項之電荷栗電路，其主旨為，上述延遲 電路，係開放上述電容器之另一方端子且暫時呈高阻抗狀 態，於施加在上述電晶體之導通批 等逋控制端子的上述時脈信號 反轉之後，經過預定之延遲期間而對上述電容器之另一方 端子提供預定的電位。 如申請專利範圍第7項之發明，在1 士 赞明，係如申請專利範圍 第ό項之電荷泵電路，其主旨為， 上迷延遲電路，包含有 串聯連接在一對電源端子間的一對 奵屢a日體；以及用以驅動 上述一對電晶體之導通控制端子的_ J對邏輯電路，而將上 述一對邏輯電路之一方與另一方 <翰出和上述時脈信號予 以合成並設定上述一對電晶體同時 t成為非導通狀態的期 ^紙張尺度適用中國國家標準（CNS)A4規格_(21〇 X 297公_17 312269 (請先閱讀背面之注意事項再填寫本頁)

541449 A7 B7 五、發明說明（6 ) 間’以將上述一對電晶體 之間的電位供給上述電容器。 如申請專利範圍第8項之袼日日 你l a ° 貝之發明，係如申請專利範圍 7項之電荷果電路，其主旨為，上述_對電晶體，係由 控制高電位侧之電源端子與上述電容器間之導通的p通 道型電晶體以及控制低電位侧 训之^源知子與上述電容器間 之導通的N通道型電晶捲# 退主电日日鐙所構成，而上述一對邏輯電路， 係由AND電路及N0R電路所構成，上述八肋電路，係 將所輸入之時脈信號與施加在上述p通道型電晶體之導 通控制端子上的信號之邏輯積信號施加在上述n通道型 電晶體之導通控制端子上，上述N〇R電路，係將輸入至 該延遲電路之時脈信號與上述AND電路之輸出信號的 NOR條件信號施加在上述開關電晶體之導通控制端子 上，並使上述NOR電路之輸出信號反轉而施加在上述p 通道型電晶體之導通控制端子上。 【發明之實施形態】 (第一實施形態） 以下，參照第1圖及第2圖說明本發明電荷泵電路 之第一實施形態。另外，本實施形態之電荷泵電路，亦為 從電源電壓VDD輸出負電壓「― VDd」以作為輸出電壓 之型式的電荷泵電路。

第1圖係顯示本發明電荷泵電路的構成，如該第i 圖所示’該電路基本上與前面之習知電荷泵電路相同，係 由2個開關電晶體TR1、TR2、電容器C1及輸出電容器 Cout等所構成。另外，該電晶體TR1 ' TR2，在此係由N 312269 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 541449 A7 -------—B7 五、發明說明（7 ) 通道型MOS電晶體所構成。 (請先閱讀背面之注音？事項再填寫本頁) 除了作為上述電荷果電路之基本構成，本實施形態 ，電荷泵電路’更具備有時序調整電路ig、cm〇s反相 器1'2及緩衝電路Bi。 在此’時序調整電路10，係由反相器n、12、13與 NAND電路14、15所構成，且輸入時脈信號CLK，並根 據該時脈信號CLK，生成使上述開關電晶體TR1、TR2 導通•截止的時脈信號φΤ1、φΤ2，同時調整其時序。 又，CMOS反相器1、2係分別使其Ν通道型M〇s 電晶體la、2a之源極端子s連接在上述開關電晶體TR1、 TR2之源極端子s(節點）上。此係當開關電晶體TR1、TR2 之源極變成負電壓時，上述控制時脈信號p T1、$ T2之 邏輯「L」位準的電壓值亦為負電壓，以確實將該電晶體 TR1、TR2保持於截止狀態之緣故。 經濟部智慧財產局員工消費合作社印製 又，上述緩衝電路B1設在上述CM0S反相器1之輸 出與電容器C1間。該緩衝電路B1，係用以轉換上述控 制時脈信號$ τι之信號位準，同時使該時脈信號$ T1延 遲預定時間，並以其已延遲之時脈信號φ T1當作電容器 時脈信號pCl而輸入至電容器ci。另外，該緩衝電路， 例如係由複數個CMOS反相器等所形成。 如此，在本實施形態中藉由生成上述電容器時脈信 號p C1，以對開關電晶體TR1之閘極施加其導通•截止 信號之後，藉由將該電容器時脈信號$ C1施加在電容器 C1上以使該電晶體TR1之源極電壓（節點N1之電壓）Vnl 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 7 312269 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 8 541449 五、發明說明（8 產生變化。 因此’可防止在開關電晶體TR1導通時，使形成於 該開關電晶體TR1之半導體基板内的寄生電晶體導通等 的不良情形’另一方面，亦可防止在開關電晶體如截 止時，節點電壓Vnl介由該開關電晶體TR1而變動的情 形。 ▲其次，參照第2圖之時序圖說明如此構成之本實施 形態電荷果電路之負電壓發生動作的概要。另外，續第2 圖中顯示本電荷泵電路之常態的推移’而電源導入時等的 過度推移予以省略。 在該第2圖所示之時刻U中’當時脈信號CLK變化 成邏輯「H」位準（VDD)時（第2圖（叫，首先上述反相器 12之輸出會變成邏輯「L」位準（〇伏特）’隨之麵d電

路15之輸出會變成邏輯「H」位準。此即輸入至CMOS =】，並作為該反相器2之輸出的控制時脈信號02 會變成邏輯「L」位準「―VDD」（參照第2圖⑷）。 此時’當開關電晶體TR2截止， 出會變成邏輯「H」位準，…ANd\= ==」位準(0伏特)。此即輪八至cm〇s反相器卜 第2圖所示之時刻t2中，作為該反相器i之輸出 的控制時脈信號pT1會變成邏輯「 n」位準「VDD i Π 照第2圖（b))。接著，根據緩衝電 々从兩a ΰ 1而延遲預定時間 之後，電谷器時脈信號pCi會變成遴齡 照第2圖⑷)。隨著該上升，節：電邏上 __电缓Vnl會從「一 VDD」 本紙張尺度適用中_家標準（CNS)A4規格咖χ 297公爱--------- 312269 (請先閲讀背面之注意事項再填寫本頁) --------訂------^---線赢 541449 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（9 開始H，之後大致會變成〇伏特（參照第2圖⑷）。 輯「L H M ^ U中’當時脈信號⑽變化成邏 位準(。伏特)時，首先上述驗D電路14之輸出 會變成邏輯「H」位準， 干此即輸入至CMOS反相器1，且 在该苐2圖所示之時判 ' 中，作為該反相器1之輸出的 控制時脈信號¢) T1會變成遴鐘「 苜雯成邏輯「L」位準「一 VDD」（參 照第2圖（b))。此時，關 開關電日日體TR1截止。繼而，根據 緩衝電路B1而延遲預宏拄问 ^ 遂預足時間之後，電容器時脈信號p C1 會變成邏輯「L」位準主、^ 早（〇伙特）（參照第2圖（d))。又，此 時反相器13之輸出會變成「H」位準（vdd)，隨之n錢d 電路15之輸出會變成邏輯「L」位準(〇伏特)。此即輸入 至CMOS反相器2，日 作為該反相器2之輸出的控制時脈 信號φΤ2會變成邏輊「h - ^ 聲铒Η」位準（VDD)(參照第2圖（c))。 此時，開關電晶體TR1導通。之播 ★化w c 1丄 守遇之後，在時刻t5中當時脈 信號CLK再次變化成邏輯「H」位準時，就可進行與上 述時刻tl相同的動作。 在本實施形態之電荷栗電路中，藉由反覆進行該種 動作’就可消除開關電晶體TR1、TR2之臨限電壓vth的 影響，且可獲得大致接近邏輯值r_VDD」的輸出電壓 Vout(參照第2圖⑴）。 又，如上述，在本實施形態之電荷泵電路中，開關 電晶體TR1、TR2並不會同時導通。亦即，如該第2圖所 示，在開關電晶體TR1之截止期間r 〇ffl内，設定開關 電晶體TR2之導通期間ron2’另一方面，在開關電晶灿 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐f --------------------訂------^---線 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 541449 A7 -------- B7 五、發明說明（1G) TR2之截止期間r off2内，設定開關電晶體tri之導通 期間r onl。因此，可效率佳地獲得所希望之輸出電壓 Vout ’同時可防止對開關電晶體tri、TR2流入較大的貫 穿電流。結果，可提高該開關電晶體TR卜TR2之可靠度， 亦可提尚作為電荷泵電路之可靠度。 如以上說明，根據本實施形態之電荷泵電路，可獲 得以下之效果。 (1) 在事先確定開關電晶體TR1之閘極電壓後，使該 開關電晶體TR1之源極電壓（節點N1之電壓）Vnl產生變 化。因此，可防止開關電晶體TR1在開關時之寄生電晶 體的影響以及節點電壓V η 1之變動等。結果，可更確實 進行電荷泵電路的動作，同時亦可提高其可靠度。 (2) 形成CMOS反相器1、2之Ν通道型MOS電晶體 的源極端子S連接在開關電晶體TRI、TR2之源極端子上 的構成。因此藉由簡單的構成，可獲得確實維持該開關電 晶體TRI、TR2之截止動作的閘極電壓（控制時脈信號$ ΤΙ、φ Ί2) 〇 (3) 經由時序調整電路10，形成不會同時導通開關電 晶體TRI、TR2的控制時脈信號ρ τΐ、ρ Τ2。因此，可 防止對該開關電晶體TRI、TR2流入較大的貫穿電流，且 可提兩該開關電晶體TRI、TR2之可靠度，同時可減低電 荷泵電路之消耗電力。 (4) 當進行電壓轉換時由於形成不受開關電晶體 TRI、TR2之臨限電壓Vth影響的構成，所以可獲得較高 ----------------------訂------^---線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛） 10 312269 541449 A7

五、發明說明（11 ) 經濟部智慧財產局員工消費合作社印製 的到達輸出電壓值（絕對值）。 (第二實施形態） 其次，以與上述第一實施形態之差異點為中心並參 照第3圖及第4圖說明本發明電荷泵電路的第二實施形 態。 如第3圖所示，在該第二實施形態之電荷泵電路中， 時序調整電路之構成與上述第一實施形態之時序調整電路 1 〇的構成不同。又，本實施形態中，具備有4個開關電 晶體、3個電容器，且從電源電壓VDD輸出負電壓「— 3 VDD」（邏輯值）作為輸出電壓。 然而，本實施形態之時序調整電路20，係由3個反 相器21、22、23以及2個NOR電路24、25所構成。與 之前的時序調整電路10相同，調整上述時脈信號之時序， 以使施加有相位互為反轉之時脈信號的開關電晶體不會同 時變成導通狀態。 又，對開關電晶體TR1、TR2、TR3分別設有CMOS 反相Is 1、2、3、緩衝電路B1、B2、B3以及電容器Cl、 C2、C3。又，在開關電晶體TR4上設有CM0S反相器4。 然後，在此，控制時脈信號φ Τ1、φ T3、控制時脈信號 φΤ2、ρΤ4以及電容器時脈信號pci、0C3會共通化。 其次’參照第4圖之時序圖，說明如此構成之本實 施形態之電荷泵電路的動作概要。 在此，亦與前面之第2圖所示的情況相同，介由緩 衝電路B1、B3使控制時脈信號ρτΐ' φΤ3延遲而形成 ---------------------訂—.—^—線 (請先閱讀背面之注咅？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 11 312269 541449 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（12 ) 電谷器時脈信號φ Cl、p C3(參照第4圖（b)及（d))。又， 介由緩衝電路B2使控制時脈信號p T2延遲而形成電容器 時脈信號φ C2(參照第4圖（c)及（e))。 又’控制時脈信號φ T1、φ T3及控制時脈信號p T2、 Ρ 丁4，係形成互相使另一方之邏輯位準「Η」（電晶體「截 止」）期間到一方之邏輯位準r Lj (電晶體r導通」）期間 内（參照第4圖（b)及（c))。亦即，如該第4圖所示，在開 關電晶體TR2、TR4之截止期間7 0ff2内，設定有開關電 晶體TR1、TR3之導通期間r 〇nl，另一方面，在開關電 晶體TR1 ' TR3之截止期間r 〇ffl内，設定有開關電晶體 TR2、TR4之導通期間r on2。 第5圖係顯示CCD驅動器之構成，以作為本實施形 癌之電荷泵電路適用於1C(積體電路）内的例子。該驅動器 係用以驅動圖框傳輸型CCD者。詳言之，係將該CCD之 攝影部所產生的電荷一舉傳輸至蓄積部上，即所謂用以實 現電荷之垂直傳輸驅動者，以形成單晶片之iC(積體電 路）。然後，如該第5圖所示，由負電壓產生用電荷果電 路31、高電壓產生用電荷泵電路32及垂直驅動電路 等所構成。另外，激勵（pumping)電容器Cl ' C2、C3與 輸出電容器Cout等，係外設在該驅動器上。 然後，在此，根據本實施形態之電荷泵電路3 i， 大致獲得~ 3 VDD作為邏輯值輸出電壓v〇ut，誃於a μ彌出電壓

Vout可輸出至高電壓產生用電荷泵電路32及垂 且驅動發 路 33。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 (請先閱讀背面之注意事項再填寫本頁) -·1111111 ^ -------I I . 541449 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（13 ) 又’尚電壓產生用電荷泵電路32，根據例如之前第 1圖所示的電路構成所形成。另外，在該電荷泵電路32 中’上述開關電晶體TR1、TR2係由P通道型MOS電晶 體所構成，同時該電晶體TR1之汲極端子連接在電源電 壓VDD上。又，用以構成上述CMOS反相器1、2之p 通道型MOS電晶體的源極（電源側端子）連接在上述節點 N1上，另一方面，該n通道型MOS電晶體之源極則被 接地。又，時脈信號CLK，根據上述電荷泵電路31之輸 出電壓Vout進行位準轉換。 根據如此構成之本實施形態電荷泵電路，亦與前面 第一實施形態的電路相同，可獲得以下的效果。 (1) 在事先確定開關電晶體TR1、TR2、TR3之閘極 電壓後使各開關電晶體TR1、TR2、TR3之源極電壓（節 點Nl、N2、N3之電壓）Vnl、Vn2、Vn3產生變化。因此， 可防止開關電晶體TR1、TR2、TR3在開關時之寄生電晶 體的影響及節點電壓Vnl、Vn2、Vn3之變動等。結果， 可更確實進行電荷泵電路的動作，同時亦可提高其可靠 度。

(2) 形成CMOS反相器1、2、3、4之N通道型MOS 電晶體的源極端子S連接在開關電晶體TRl、TR2、TR3、 TR4之源極端子上的構成。因此藉由簡單的構成，即可獲 得確實維持該開關電晶體TR1、TR2之截止動作的閘極電 壓（控制時脈信號φΤΙ、φΤ2、φΤ3、φΤ4)。 (3) 經由時序調整電路2〇，形成不會同時導通開關電 (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---.---^---線赢 本紙張尺度適时目國冢標準（CNS)A4規格（210 X 297公爱） 13 312269 541449 A7 五、發明說明（14 ) 晶體TR1、TR2、TR3、TR4之各鄰接的電晶體_ 脈信號φΤΙ、φΤ2、φΤ3、pT4。因此，可防止對上述 電晶體丁111、丁112、丁113、丁114流入較大的貫穿電流，且 可提高該電晶體丁&1、丁以2、丁及3、！^4之可靠度，同時 減低電荷泵電路之消耗電力。 (4)當進行電壓轉換時由於形成不受開關電晶體 TR1、TR2、TR3、TR4之臨限電壓vth影響的構成所 以可獲得較高的到達輸出電壓值（絕對值）。 (第三實施形態） 以下，係以與上述第一實施形態之差異點為中心並 參照第6圖及第7圖說明本發明電荷泵電路的第三實施形 態。 第1圖所示之第一實施形態中，為要生成控制開關 電晶體TR1導通•截止之控制時脈信號^了丨延遲預定時 間的電容器時脈化號φ C1 ’而設有緩衝電路b 1。如此， 藉由設置緩衝電路Β1，可在確定開關電晶體TR1之閘極 電壓後使該開關電晶體TR1之源極電壓（節點N1之電 壓）Vnl產生變化’甚至可防止寄生電晶體之影響等。 但是，在此情況下，於電晶體TR1導通後至緩衝電 路B1輸出邏輯「H」位準之信號為止的期間内，恐有在 緩衝電路B1内消耗、浪費電流之虞。亦即，因電晶體1 導通，而其汲極及源極間導通，使得電流從gnd流至節 點N1 ’使郎點N1之電位V η 1上升。然後，隨之緩衝電 路Β1之輸出端子側的電位會變化。但是，在該時間點上， (請先閱讀背面之注意事項再填寫本頁)

Γ · ^» n >ϋ 1 I »_ϋ i_i ϋ ^ ^ 1 ϋ mat n i^i I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 312269 541449 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明（15 ; 例如在緩衝電路B1纟2級之CM〇s反相器構成的情況， 由於輸出側之反相器内的N通道型M〇s，晶體會導通， 以致電流介由該MOS電晶體從電容器C1流至該M〇s電 晶體之邏輯「L」位準側的供電端子（接地端子）上。 如此，在緩衝電路B1内，當消耗與電容器C1之蓄 電無關的電流時，即使是電荷泵電路亦會造成其升壓轉換 效率降低。尤其是，在緩衝電路B1之輸出變成電容器〇 之輸入的關係上，由於大幅設定其輸出側之M〇s電晶體 的驅動電力，所以上述所消耗的電力亦會變較大，且無法 忽視電荷泵電路之升壓轉換效率降低的情形。 因此，本實施形態中，係形成將使上述控制時脈信 號0T1延遲預定時間以生成電容器時脈信號pCi的緩衝 電路（延遲電路）構成如下。亦即，在上述控制時脈信號P T1變成邏輯「H」位準以前，事先將電容器C1之供電線 設為高阻抗狀態，而在該控制時脈信號妒T1變成邏輯「L」 位準以後，形成該電容器C1之供電線的電位變成邏輯 「Η」位準的構成。 第6圖係顯示具有如此構成緩衝電路之本實施形態 的電荷泵電路。 如第6圖所示，該電路基本上亦與前面第一實施形 態相同，係由2個開關電晶體TR1、TR2、電容器C1、 輸出電容器C〇ut以及用以調整供至電晶體TR1或TR2之 時脈信號的時序調整電路1〇〇所構成。 ------------•裝--------訂 .—^9— (請先閱讀背面之注意事項再填寫本頁) 然後’在本實施形態中，除了上述構成外，更具備

541449 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 Ϊ A7 五、發明說明（16 ) 有緩衝電路（延遲電路）110用以取代第一實施形態中之緩 衝電路B1。 该緩衝電路110，係包含有：施加有電源電壓「VDD」 的供電端子112;用以控制該端子U2及電容器C1間之 導通的P通道型MOS電晶體;接地端子114 ;以及用 以控制該端子114及電容器C2間之導通的N通道型M〇s 電晶體113。 然後在緩衝電路110方面，為了抑制在上述電晶體 TR1導通後，至對電容器C1供給邏輯「h」位準之信號 為止期間的電力浪費，而以如下之順序生成上述各電晶體 111及113之控制仏號。亦即，當使控制時脈信號$ τ 1成 為邏輯「H」位準之指令信號而從時序調整電路ι〇輸入 夺首先根據該指令信號生成使電晶體113截止的控制信 號。「然後，根據使該電晶體113截止的控制信號而生成邏 輯:H「」位準之控制時脈信號⑼。繼而，根據所生成的 邏輯Η」位準之控制時脈信號^ τ!。生成使電晶體川 呈導通狀態的控制信號。 體而。，如第6圖所示，緩衝電路110，係具備有 用以將時序調整電路100所供給的控制時脈信號與施加至 電晶體ill之閘極端子上的控制信號S111之邏輯積信號 當作控制信號S113而施加在電晶體113之閘極端子上之 and電路15。又，該緩衝電路11〇,具備有用以將時序 調整電路100所供給的控制時脈信號與AND電路115之 丨’口唬的邏輯和反轉信號(N0R條件信號)當作控制時脈 丨本紙張尺度箱拓⑵〇 x 297公爱, 16 312269 (請先閱讀背面之注意事項再填寫本頁) 一裝 訂---------^Awi · 541449 五、發明說明（17 ) 信號Ρ τι而施加在電晶體TR1之閘極端子上之N〇R電 路116。更且，該緩衝電路11〇，具備有用以將n〇r電路 116之輸出信號的邏輯反轉信號Slu當作上述控制信號 siii而施加至電晶體U1之閘極端子上之反相器117。 裝 若依據上述態樣所構成的緩衝電路丨丨〇，則在施加至 電晶體TR1之閘極的控制時脈信號％ T1變成邏輯「η」 位準前，電曰曰體113可保持截止狀態而至電容器c 1之供 電線將呈高阻抗。然後，在該控制時脈信號ρ τι變成邏 輯「L」位準之後，電晶體lu就會呈截止狀態，且在該 電谷器C1之供電線上施加有邏輯「H」位準之電壓。 另一方面，時序調整電路100,與前面之第一實施形 態相同，係輸入時脈信號CLK，並依據該時脈信號CLK， 生成被調整成不會同時導通電晶體丁R1及TR2的時脈信 號。為要進行該種調整，時序調整電路100，會隨著時脈 信號CLK之邏輯位準變化，而在輸出邏輯「L」位準之信 號作為控制時脈信號φΤ2時，依據該控制時脈信號⑼ 生成指令信號，俾使於緩衝電路11〇生成邏輯「Η」位準 之控制時脈信號⑽的信號。更且，時序調整電路⑽， 在下達指令生成邏輯「L」位準之控制時脈信號ρ η的产 號輸出至緩衝電路11G時，依據該輸出信號而生成邏輯 「Η」位準之控制時脈信號$ T2。 具體而言’此亦如第6圖所示，時序調整電路⑽， 係包含有：用以使時脈信號CLK反轉的第—反相器ι〇" 以及用以_將施加至緩衝電路110内之電晶體113之閘極端 本紙張尺度適用中ϋϋ準（CNS)A4規格⑽χ 297公髮） 17 312269 541449 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明（18 / 子上的控制信號S113與該第一反相器101之輸出信號的 邏輯積信號施加至電晶體TR2之閘極端子的AND電路。 更且，時序調整電路100，包含有：用以使施加在上述電 晶體TR2之閘極端子上的邏輯積信號反轉之第二反相器； 以及將該第二反相器1〇3之輸出信號與時脈信號clK之 邏輯積反轉信號當作用以下指令生成上述之控制時脈信號 ρτι的信號並輸出至緩衝電路11〇之NAnd電路。 另外，第6圖中為了方便起見，如前面之第i圖所 例示之電晶體TR1及TR2之源極變成負電壓時，使該電 壓值成為上述控制時脈信號$ T1、φ T2之邏輯「l」位 準之電壓值的構成未加以圖示。為要實現此一狀態，只要 將例如AND電路12&N0R電路U6之原本被接地之侧 的供電端子，連接在這些電晶體TR1及TR2之源極端子 上即可。以下，係以如此構成為前提說明其動作。 其次，有關上述態樣所構成之電荷泵電路的整體動 作，係一併參照第7圖之時序圖再加以詳述。 現在’在第7圖所示之時刻11中，桌γ &上

丁 A T，當時脈信號CLK 變化成邏輯「Η」位準（VDD)時（第7 、、 _ ^ ;7圖（a))，首先會隨著 第一反相器101之輸出變化成邏輯「 、科 L·」位準，在時刻t2 中，從AND電路102施加至電晶體m之閉極端子上的 控制時脈信號會變成邏輯「L」位準卜VDD)(第7 圖（c))。藉此’電晶體TR2會變成截止狀態。 另一方面，該AND電路1〇2之舲 又輸出，會透過第二反 相器103反轉，且與邏輯「η」位進夕。士 证平之時脈信號CLK同 本紙張尺度翻中關家標準（CNS)A4規格⑵〇 x W公髮了 ^ 312269 (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 541449 A7 B7 五、發明說明（l9 ) 寺輸入至NAND電路1 〇4。藉此，在NAND電路i 〇4中， =邏輯「L」位準之信號，當作下達指令生成控制時脈 «iupTi的#號而輸出至緩衝電路u〇。 由該NAND電路104所輸出的邏輯「L」位準之信號， 係在緩衝電路110中輸入至娜電路115，而在第7圖 所示之時刻U中，將邏輯「L」位準之信號當作上述控制 #號SU3而從該娜電路115施加在電晶體ιΐ3之閉極 端子塌7圖⑷）。又，由該AND電路115輸出的邏輯 L」位準之仏號’係與來自上述時序調整電路之 NAND電路1〇4的輸出信號，同時輸入至電路u6。 藉此’在第7圖所示之時刻t4 _，從職電路ιΐ6輸出 邏輯「H」位準之控制時脈信號⑺至電晶體加之閘 極端子（第7圖⑻）。然後，藉由施加該邏輯「h」位準之 控制時脈信號⑼，使電晶體TR1變成導通狀態。 如此’可防止在對電晶體TR1之閘極端子輸出邏輯 「H」位準之控制時脈信號…以前，首先為要控制電 晶體113成截止狀態’而在隨著因電晶體TR1之導通％ 起電容器ci之電位變化(第7圖⑺)而流動的電容器 及接地端子114間流入不需要的電流之情形。 又，上述NOR電路116之輸出信號，由於以反相器 117加以反轉’且邏輯「L」位準之信號當作控制信號s⑴ 而施加至電晶體m之閘極端子上，所以在第7圖所示之 時刻t5中，電晶體111會變成導通狀態（第7圖（d))。藉 此’施加在電容器C1之電壓的電位，會被固定在邏輯「Η I_______ 」 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 19 312269 541449 A7 ---------B7 --^-------- 五、發明說明（20 ) 位準上（第7圖⑴），而且，從時刻Μ左右開始上升的節 點N1之電位，則固定在接地電位（第7圖以））。 另-方面，在第7圖所示之時刻t6中，當時脈信號 CLK變化成邏輯「L」位準（0伏特）時，首先，從ΝΑΝ^ 電路104輸出至緩衝電路11〇的信號會變化成邏輯「ή」 位準。藉此，在緩衝電路110中，由N〇R電路U6所輪 出的控制時脈信號PT1會變成邏輯「L」位準，而電晶體 TR1會變成載止之狀癌（第7圖（b))。又，該N〇R電路116 之輸出，係介由反相器117當作邏輯rH」位準之控制信 號Sill而施加在電晶體U1之閘極端子上（第7圖“））。 更且，該反相器117之輸出，係輸入至AND電路j j 。 在該AND電路115中，根據自該反相器117輸出之邏輯 「H」位準之信號與自上述NAND電路1〇4輸出之邏輯 「H」位準之信號的邏輯積條件，輪出邏輯「H」位準之 仏號。然後將該邏輯「Η」位準之信號當作控制信號s丨丨3， 施加在電晶體113之閘極上（第7圖〇))，同時輸入至ΑΝ〇 電路102。然後，在該AND電路1〇2中，依據該邏輯「η」 位準之控制信號S113、與時脈信號CLK經由反相器1〇ι 加以反轉的邏輯「H」位準之信號的邏輯積條件，生成邏 輯「H」位準之控制時脈信號pT2，並將該信號施加在電 晶體TR2之閘極端子上（第7圖（b))。藉此，電晶體丁R2 會變成導通之狀態，使得節點電壓Vnl當作輸出電壓 並介由該電晶體TR2輸出。 本實施形態之電荷泵電路中，係介由重覆進行該種 (請先閱讀背面之注意事項再填寫本頁) 裝 訂ί — II參 經濟部智慧財產局員工消費合作社印製 本紙張尺度顧中國國豕標準（CNS)A4規格（2ϋ"97公爱） 20 312269 541449 A7 五、發明說明（21 ) 動作，而可維持最佳之升壓效率。 如以上說明，若根據本實施形態，則除了第一實施 形癌之上述（1)至（4)或以此為基準的效果，亦可獲得以下 效果。 (5) 在使緩衝電路11〇之電晶體113呈截止狀態之後， 藉由使電晶體TR1呈導通狀態，使在電晶體TR1導通之 後直至電容器時脈信號p C1變成邏輯r H」位準為止的 期間’可確實避免電力在電容器C1與接地端子114之間 消耗。 (6) 在使電晶體113呈截止狀態之後藉由使電晶體hi 呈導通狀態，即可避免在電晶體113及111之間流入貫穿 電流。 (7) 在使電晶體111呈截止狀態之後藉由使電晶體 113呈導通狀態，即可避免在電晶體113及U1之間流入 貫穿電流。 (第四實施形態） 以下，就本發明之電荷泵電路的第四實施形態，以 與前面之第二及第三實施形態的差異點為中心並參照第8 圖及第9圖加以說明。 如第8圖所示，本實施形態之電荷泵電路，係與前 面之第二實施形態相同，具備有4個開關電晶體τίπ至 TR4、及3個電容器C1至C3，且自電源電壓「νΕω」輸 出負電壓，「一 3VDD」（邏輯值）以作為輸出電壓的電路。 然後，在上述電晶體TR1至TR4中具備有時序調整電路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 一裝--------訂--------- 4-. 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 312269 經濟部智慧財產局員工消費合作社印製 541449 A7

五、發明說明（22 ) 200，以使鄰接的電晶體不會同時變成導通狀態。 更且，本實施形態之電荷泵電路，為了避免上述寄 生電晶體之影響’而具備有緩衝電路21〇及220以取代前 面第二實施形態之緩衝電路B1至B3。在此，緩衝電路 ，係在生成控制時脈信號pTl及pT3之同時，使該 信號延遲預定期間，以輸出電容器時脈信號φ C1及φ C3 的電路。又，緩衝電路220，係用以生成控制時脈信號φ Τ2及φ Τ4，同時使同信號延遲預定期間，以輸出電容器 時脈信號ζί) C2及p C4的電路。然後，上述緩衝電路21〇 及220，係具有與前面第三實施形態的緩衝電路丨丨〇相同 的功能，以防止電力在電容器C1至C3與接地之間消耗 的情形。 亦即，在上述緩衝電路210及220中，當依據由時 序調整電路200所供給的信號，對開關電晶體（TR1至tr句 之閘極施加邏輯「Η」位準之控制時脈信號時，首先，會 使進行接地端子（214,224)及電容器（C1至C3)間之導通控 制的電晶體（213，223)截止。然後，再依據使上述電晶體 (213,223)截止的邏輯「η」位準之控制信號（S213，S223)， 以生成施加在開關電晶體（TR1至TR4)之閘極端子上的邏 輯「Η」位準之控制時脈信號（φ τ 1至p T4)。其次，依據 該邏輯「Η」位準之控制時脈信號τΐ至</) Τ4)使施加有 電源電壓VDD之供電端子（212,222)及電容器（C1至C3) 間之導通控制的電晶體（211，221)導通。 然後，為了獲得該種功能，緩衝電路2 1 0、220分別 裝--------訂---------^^1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 22 312269 541449 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 本紙張尺家標準（CNS)A4規格⑽χ 297公髮 A7 五、發明說明（23 ) 與刖面弟二實施形悲相同，由AND電路（21 5,225)、NOR 電路（216,226)以及反相器（217,227)所構成。 另一方面，上述時序調整電路200,係將已時序調整 之信號供給上述各緩衝電路210、22〇的電路，俾使相互 鄰接之開關電晶體TR1至TR4不同時導通。亦即，當控 制時脈信號p T1及φ T3隨著時脈信號CLK之變化而變 成邏輯「L」位準時，依據藉由緩衝電路21〇生成的該信 號PT1及φΤ3，將下達指令生成邏輯「H」位準之控制 時脈信號p T2及φ T4的信號對緩衝電路22〇輸出。反之， 當控制時脈信號¢) Τ2及ρ Τ4隨著時脈信號CLK之變化 而變成邏輯「L」位準時，依據藉由緩衝電路22〇生成的 該信號PT2及pT4,將下指令生成邏輯「H」位準之控 制時脈信號p T1及¢) T3的信號對緩衝電路21〇輸出。 具體而言，如第8圖所示，時序調整電路2〇〇，係具 備有將時脈信號CLK與施加在緩衝電路22〇之電晶體 之閘極端子上之信號的邏輯積反轉信號（N AND條件信號） 對緩衝電路210輸出的第一 NAND電路2〇2。又，時序調 整$路200，係具備有將介由使時脈信號clk反轉之反 相器201所施加之信號與施加在緩衝電路之電晶體2ι3之 閘極上之信號的邏輯積反轉信號對緩衝電路220輸出的第 二 NAND 電路 203。 另外，即使在本實施形態中，為了確實使上述開關 電晶體TR1至TR4截止’與前面第二實施形態相同，雖 採用當這些電晶體TR1至TR2之源極變成負電壓時，使 312269 -----------裝--------訂------_--- (請先閱讀背面之注意事項再填寫本頁) 541449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（24) 該電壓當作上述控制時脈信號pTl至pT4之邏輯「L」 位準之電壓值的構成，惟有關第8圖中之該具體構成的圖 示則予以省略。 第9圖係顯示本實施形態之電荷泵電路的動作。 如第9圖所示，即使在本實施形態之電荷泵電路中， 基本上與前面第三實施形態相同，係在開關電晶體（TR1 至TR4)呈導通狀態後一直到電容器時脈信號（φ ci至p C3) 呈導通狀態為止的延遲期間，以可避免電力在電容器! 至C3)與接地端子（214,224)之間消耗的態樣下，生成各種 時序信號。 又’由於在電晶體（211，221)戴止之後，電晶體（213,223) 會變成導通狀態，所以貫穿電流不會流入該等電晶體之 間。 因此，即使根據該第四實施形態，除了第二實施形 態之（1)至（4)之效果外，亦可獲得以第三實施形態之上述（5) 至（7)之效果為基準的效果。 另外，上述第三及第四實施形態，亦可作如下變更 且加以實施。 •緩衝電路110、210、220之構成並不限於第6圖 或第8圖所例示者。尤其是有關緩衝電路内之and電路 或NOR電路等的組合，亦可極容易地進行該變更。亦即， 在緩衝電路内具備有一對邏輯電路，其一方之邏輯電路對 另一方之輸出與緩衝電路之輸入信號加以合成，並設定連 接至一對電源端子間之一對電晶體同時變成非導通狀態的 -----------·裝--------訂---.---*--- (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公复 24 312269 541449 五、發明說明（25 ) 期：，而在該期間後可極容易形成對電容器提供預定電位 的構成。 頂&电m 又’亦不限定依據使低電位 _ λα ^ ^ 电m <供電端子及電容器間 遮斷的控制信號，以生成墓 分… > 生成導通控制電晶體的活性信號，或 依據a亥活性{吕號’以生成使高雷 風使回電位之供電端子及電容器間 導通之控制信號的構成。例如， 取例如，亦可為利用配線延遲等的 構成。 其他’在上述全部的實施形態中可共通變更的要素 有如下幾種。 •時序調整電路之雷路播忐 %电硌構成，並非限定於前面之第ι 圖、第3圖、第6圖及第+ 口叹弟S圖所不之時序調整電路10、20、 100及200的構成。要言之昧总 f口炙呀序調整電路，若以施加有 相位互為反轉之時脈信號的開關電晶體不會同時變成導通 狀態的方式’而調整這些時脈信號之時序，則亦可以各種 電路構成加以構成者。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 •雖係顯示使用N通道型Mos電晶體以作為開關電 晶體的例子，但是並不限定於此，該開關電晶體亦可使用 其他例如p通道型M0S電晶體，或是亦可併用n通道及 P通道型MOS電晶體，以構成本發明之電荷泵電路。 又本發明之電荷泵電路，並不限於將電源電壓 D予以降壓以產生負電壓的適用例，亦可適用於其他 例如將電源電壓VDD ^以升壓，或利用負電壓以產生正 電壓等各種電壓轉換的態樣。 又，開關電晶體之個數以及在該電晶體間連接其 25 先 閱 讀 背 面 之 注 意 事 項 S · I裝 頁I I I I I I I 訂 312269 541449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（26 ) 一方之電極的電容器（激勵電容器）之個數為任意，且只要 適當地設置分別用以獲得所希望之輸出電壓vout所需的 個數即可。 •又，上述各實施形態中為了方便起見，雖係如第i 圖或第3圖所示決定開關電晶體TR1、TR2、TR3、TIU 之源極S以及汲極D，但並非固定於上述態樣。 •更且，上述第一或第二實施形態中之緩衝電路B1 至B3或第三及第四實施形態中之緩衝電路11〇、21〇、22〇 中，雖係將對電容器進行供電之供電端子，分別設定為具 有「VDD」、「〇」之電位，但是並非限定於此。要言之， 只要設定成對應施加在開關電晶體之導通控制端子上的時 脈信號之2值不同的二個電位即可。而且，藉由適當地變 更這些電位，亦可調整電荷泵電路的升壓能力。 【發明之功效】 若依據申請專利範圍第1項之發明，則利用延遲電 路（緩衝電路），即可事先對開關電晶體之例如閘極端子（導 通控制端子）施加電壓之後再改變同電晶體之源極電壓（節 點之電壓）。因此，可防止開關電晶體進行交換時寄生電 晶體（虛擬形成於該電晶體之半導體基板内的電晶體）之影 響，以及防止節點電壓之變動等。結果，可更確實作為電 荷泵電路的動作，同時可提高其可靠度。 若依據申請專利範圍第2項之發明，則藉由設置在 預定 < 電源電位與上述節點電位之間動作的緩衝電路，並 根據簡單的構成，可獲得使上述開關電晶體之載止動作確 -----------裝--------訂---------^9— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 26 312269 541449 A7 B7 五、發明說明（27 ) 實之該電晶體的閘極電壓（導通控制端子施加時脈信號）。 若依據申請專利範圍第3項之發明，則依時序調整 電路，即可形成設置複數個電晶體之奇數段與偶數段同時 成為非導通狀態之期間的時脈信號。因此，可防止在這些 電晶體上流入較大的貫穿電流，並提高該電晶體之可靠 度，同時可減低電荷泵電路之消耗電力。 右依據申請專利範圍第4或5項之發明，則可以簡 單的電路形成較佳之上述時序調整電路。 若依據申請專利範圍第6項之發明，則藉由開放電 容器之另一方端子而暫時呈高阻抗狀態，即使隨著電晶體 被控制導通而使電容器之另一方端子側的線路電位上升， 亦可在該延遲電路内迴避電力消耗。更且，若依據同一發 明，則在施加於電晶體上之時脈信號反轉之後，藉由對電 容器之另一方端子提供預定電位，亦可避免寄生電晶體效 應等。 夕 若依據申請專利範圍第7及8項之發明，則可以簡 易之電路構成形成較佳之申請專利範圍第6項之延遲電 -----------·裝--------訂—.---.—Μ9Ι (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 路 圖式之簡單說明】 第1圖係顯示本發明電荷泵電路之第一實施形態的 電路圖 圖 第2圖（a)至（f)係顯示該實施形態之電路動作的時序 第3圖係顯示本發明電荷泵電路之第二實施形態 的 ‘紙張尺度適用中關轉準（CNS)A4規彳^·^ χ 297公爱 27 312269 541449 A7 B7 圖 五、發明說明（28 ) 電路圖。 第4圖（a)至（e)係顯示該實施形態之電路動作的時序 第5圖係顯示該實施形態之電路之適用例的方塊圖< 第6圖係顯示本發明電荷泵電路之第三實施形態的 電路圖。 第7圖（a)至（g)係顯示該實施形態之電路動作的時序 圖。 第8圖係顯示本發明電荷泵電路之第三實施形態的 電路圖。 (請先閱讀背面之注意事項再填寫本頁) 一裝 圖 第9圖（a)至（i)係顯示該實施形態之電路動作的時序 第10圖（a)至（b)係顯示習知電荷泵電路之構成例的電 訂 經濟部智慧財產局員工消費合作社印製 路圖 第11圖（a)至（c)係顯示該習知電荷泵電路之動作的時 序圖。 【元件編號之說明】 I、 2、3、4 CMOS 反相器 la、2a N通道型MOS電晶體 10、20、100、200 時序調整電路 II、 12、13、21、22、23、117、217、227 反相器 14、15 NAND 電路 1〇1 第一反相器 103 第二反相器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 28 312269 541449 A7 B7 五、發明說明（29 ) 110 ' 210 > 220 111 112 、 212 、 222 115 、 215 、 225 116 > 216 > 226 212 ^ 213

Bl、B2、B3、B4 Cl、C2、C3、C4 CLK S S213 、 S223 、 S113 TR1、TR2、TR3、TR4 φ ΤΙ - φ Τ2 延遲電路（緩衝電路） Ρ通道型MOS電晶體 供電端子 AND電路 NOR電路 電晶體 緩衝電路 電容器 時脈信號 源極端子 控制信號 開關電晶體 控制時脈信號 -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 29 312269

Claims (1)

1. 541449 斤 -— —_H3 第90 10 1 856號專利中請案 申請專利範圍修正本 L -種電荷泵電路，勺 （1年7月18曰) 準〜" ""包含有：串聯連接在輸出端與基 .接；知之間的複數個開關電晶體；以及-方端子連 ;;互相鄰接電晶體間的節點上，而另-方端子則連 =些鄰接電晶體中之上述基準電位端側之電晶 V通控制端子之電容器，而對於 體之各導通控制端子，在奇W… 電曰曰 列栖卞在可數段與偶數段施加相位互 :”：轉的時脈信號，以對上述輸出端產生預定輸出電 位者，其特徵為·· Μ在上述電容器之另-方端子及與其連接的電晶 Γ:逋控制端子之間設置延遲電路，以使施加在該電 日曰版之導通控制端子的時脈信號延遲預定期間並k 加在上述電容器之另一方端子上。 如申π專利|&圍第！項之電荷泵電路，其中，上述時 脈信號係介由在預定之電源電位與上述節點之電位才 經 間動作的緩衝電路㈣加在上述開關電晶體之導通 控制端子上。 Μ I ，…ν -X i ⑸ < 切间。 ||4·如申請專利範圍第3項之電荷泵電路，#中，上述時 序調整電路包含有：用以接受施加在上述鄰接電晶J 張尺廢4奋田1±7阳小Γ > II ' _ " - __ 如申請專利範圍第！項之電荷泵電路，其中，復具備 有％·序調整電路’以調整上述相位互為反轉之時脈信 ，的時間’俾使於設定上述複數個開闕電晶體之奇數 段與偶數度同時成為非導通狀態之期間。 1 312269 (21G 讀讀了 .Λ 方電晶體之導通控^—— 其相位之第—反相tn的時脈信號並反轉 電路内的時脈信號與該第—入被輪入至該電荷泵 號並取其刪0停:反相電路之輸出時脈信 被輪入至該電荷栗電：内第::^ 路、接受施加在上:鄰 之導通控制端子上的時脈”::體：另-方電晶體 反相電路，·以及用以輸“:；反轉其相位之第三 ^ψ ., 亥4弟二及第三反相電路之 路而川S號並取其職肋條件之第二NAND電 電路=時序調整電路係以上述第—及第二N_ 5 '出作為调整上述時間的時脈信號。 ’如申請專利範圍第3項 序調整電路包含I:::: ，其中，上述時 的時脈㈣之第^ 輸入該電荷栗電路内 鄭… 相電路；用以輸入被施加在上述 包晶體之一方電晶體之導通控制端子上的時脈 5虎與上述第—反相電路之輸出時脈信號並取其 :〇R條件之第- N0R電路；用以反轉同第一 N〇r 見路：輸出時脈信號之第二反相電路；用以輸入被輸 =該電荷泵電路之時脈信號與施加在上述鄰接電晶 版之另一方電晶體之導通控制端子上的時脈信號並 取其NOR條件之第二N〇R電路，·以及用以反轉同第 N〇R電路之輪出時脈信號之第三反相電路，而該 時序調整電路係以上述第二及第三反相電路之輪出 作為調整上述時間的時脈信號。 6·免申明專利範圍第^至3項中任一項之電荷泵電路， ϋϋιο X 297 公釐)-2--- 541449 Oi 7, i a, =時上二延遲電路係開放上述電容器之另-方端子 寺王间阻杬狀態，於施加在上 制端子的上述時脈μ--體之&通控 ^唬反轉之佼，經過預定之 間而對上述電容哭 之另一方端子提供預定的電位。 7·如㈣專利範圍第6項之電荷泵電路，其中，上逑延 遲電路包含有串聯連接在一對電源端子間的一對電 日…以及用以驅動上述一對電晶體之導通控制端子 的-對邏輯電路，而將上述一對邏輯電路之—方與另 -方之輸出和上述時脈信號予以合成並設定上述一 對電晶體同時成為非導通狀態的期間，以將上述—對 電晶體之間的電位供給上述電容器。 >·如申凊專利範圍第7項之電荷泵電路，其中，上述一 對電晶體係由控制高電位側之電源端子與上述電容 器間之導通的P通道型電晶體以及控制低電位侧之 電源端子與上述電容器間之導通的N通道型電晶體 所構成，而上述一對邏輯電路係由A·電路及N〇r 電路所構成，上述AND電路係將所輸入之時脈信號 與施加在上述P通道型電晶體之導通控制端子上的 信號之邏輯積信號施加在上述^^通道型電晶體之導 通控制端子上，上述N0R電路係將輸入至該延遲電 路之時脈信號與上述AND電路之輸出信號的臟條 件信號施加在上述開關電晶體之導通控制端子上，並 使上述N〇R電路之輸出信號反轉而施加在上述P通 道型電晶體之導通控制端子上。 本^用中國國家標準（CNS) α·4規格（27 x 297公釐） 312269