TW536560B - Methods of etching platinum group metal film and forming lower electrode of capacitor - Google Patents

Methods of etching platinum group metal film and forming lower electrode of capacitor Download PDF

Info

Publication number
TW536560B
TW536560B TW087116248A TW87116248A TW536560B TW 536560 B TW536560 B TW 536560B TW 087116248 A TW087116248 A TW 087116248A TW 87116248 A TW87116248 A TW 87116248A TW 536560 B TW536560 B TW 536560B
Authority
TW
Taiwan
Prior art keywords
conductive film
gas mixture
etching
hard mask
lower electrode
Prior art date
Application number
TW087116248A
Other languages
English (en)
Inventor
Byong-Sun Ju
Hyoun-Woo Kim
Chang-Jin Kang
Joo-Tae Moon
Byeong-Yun Nam
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW536560B publication Critical patent/TW536560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

536560 A7 B7 五、發明説明（i ) 本發明之背暑 if發明之領域 本發明係有關於一種製造半導體記憶體裝置之方法， 並且更特別地是有關於一種蝕刻屬於鉑（pt)族之金屬所形 成之膜的方法，以及一種形成電容器較低電極之方法。 2.相關技術之說明 爲製作高度整合動態隨機存取記憶體（DRAM)，薄 化電容器之介電膜、或使用三維結構於較低電極電容器的 方法已被提出，以在有限的單元區域中增加電容量。 然而，雖然上述之方法係可採用，但使用傳統介電質 材料來獲得操作十億位元或更大位元之動態隨機存取記憶 體（DRAM)記憶體所需之電容量係困難的。因此，爲解 決上述的問題，許多硏究已進行以諸如(Ba，Sr)Ti〇3(縮寫爲 BST)、PbZrTi03(縮寫爲 PZT)、（Pb，La)(Zr，Ti)〇3(縮寫爲 PLZT)等具有局介電常數的薄膜來取代介電質膜。 經濟部中央標革局UJ-消汾合作社印$ ¾尤閲讀背而之注意事項再填寫本頁) 當在DRAM中使用諸如BST等高介電材料時，在使 用一由摻雜的多晶矽所形成之導電插塞（plug)形成—嵌 埋式接觸（buried contact)後，一較低電極將形成於其上 ，且隨後一介電質材料被沈積以形成電容器。 在採用上述高介電膜之電容器的情況中，例如鈾（pt) 、銥(1〇、氧化銥(Ir02)、釕(Ru)、氧化釕(Ru〇2)等銷(pt)族 金屬或其氧化物將使用做爲電極材料。爲刻劃（pattem) 由該Pt族金屬或其氧化物所形成之導電膜，濺鍍方法已被 採用。然而，當以濺鍍方法蝕刻上述之導電膜時，高分子 -------------3___ 本紙张尺度垧州中阀《家標彳..（ΓΝ8 ) Λ4規枋（210X 297公釐) " --~——- 536560 Α7 Β7 五、發明説明（i) 殘留物將產生，其將引起電極之傾斜側壁。因此，其難以 形成一濟細的圖案。 因此，在蝕刻導電膜以形成電極時，該導電膜基於形 成蝕刻遮罩之材料不易爲富有氧的電漿所蝕刻之事實，其 係使用含有許多氧氣的電漿蝕刻之。 然而，當檢視頂端之電容器之較低電極時，亦即儲存 電極，各節點間的間距寬度在長軸與短軸方向係不同的。 再者，若在長軸方向之各節點長度與在短軸方向者差異相 當大，則在長軸方向的蝕刻速率將變得較短軸方向更高。 在十億位元或更高位元之記憶體裝置中，各節點係渺小的 ，且諸節點間的間距亦極爲渺小。因此，如上述之蝕刻速 率的差異將在十億位元以上之記憶體裝置內產生缺陷。換 句話說，在蝕刻導電膜時，相對地較易將電極長軸方向的 電極圖案分離，而在短軸方向的電極圖案將無法完全分離 〇 再者，因爲在十億位元之記憶體裝置中用以刻劃電極 之飩刻遮罩係相當微小，所以遮罩的侵蝕在導電膜被完全 鈾刻之前就發生。若持續進行使用被侵鈾之鈾刻遮罩的餓 刻，則所獲致之導電圖案的側壁之傾斜將超出所允許的範 圍，故難以將相鄰的導電膜圖案隔離。 太發明之槪要 爲解決上述問題，本發明之一目的係提供一種有效地 蝕刻屬於鉑族(P0之金屬所形成的電極之方法。 本發明之另一個目的係提供一種形成高度整合半導體 _____4_ 本紙張尺度垧州中闯W家標今（rNS ) Λ4規格（2丨〇、〆297公漦） ----------I 1Λ先閱讀背而之注意事項再填寫本頁 、11 經濟部中央標革局ΠΗ消价合作 <印^. A? β7 536560 五、發明説明 s己丨思體裝置之雷容^ -賓極的方法，其係藉由減少電 =J 軸之間距寬度*_產生的蝕刻速率差異， ^兀全地隔離各節點，__點具有非常微細的間距亦 然。 ^此’爲誠^述之第〜_的，其係提供一種藉由 使用預定蝕刻氣體之乾式蝕刻，將屬於鉑（ρ〇族之金屬所 Λ/成的=料膜_的方法，其巾該關氣體係含有氯氣 (Ar)、氧氣(〇2)以及鹵素之氣體混合物。 L材料膜最好是爲由屬於鉑族之金屬、屬於鉑族之金 屬的氧化物、與其混合物所組成之族群中擇〜而形成。例 如’材料膜由鉛(Pt)、銥(Ir)、氧化銥(Ir〇2)、釕(Ru)、氧化 釘(Ru〇2)或其混合物所形成。 該材料膜最好於含有鈦(Ti)的遮罩圖案形成於材料膜 上之後才蝕刻。遮罩圖案最好是由Ti或TiN所形成。 該飽刻氣體最好爲含有氧氣（〇2)、氯氣（Cl2)或氬氣 (Ar)之藏體混合物，或是含有氧氣（〇2)、溴化氫(HBr)或氬 氣(Ar)之氣體混合物。 該触刻氣體最好含有70%或更高比例之氣體混合物體 積的氧氣。 該1虫刻氣體最好含有3〜20%或更高比例之氣體混合物 體積的氯氣或溴化氫。 該倉虫刻氣體最好含有3〜20%或更高比例之氣體混合物 體積的氬氣。 爲達成第二個目的，其係提供一種形成電容器之較低 I I ^m-1 mu I- -- - 1 1 - SI - - i •V . ^先閱讀背而之注意事項再填苟本頁)
，tT 經滴部中决標消费合仂社印鉍 本..代张>、玟珣川|囚改家榡今((^NS ) Λ4^ ( 210X 297/>f" 經滴部中夾枕卒局員Η消合0社印來 536560 A7 B7 五、發明説明（中） 電極的方法，該方法包括的步驟爲：（a)形成一層含有屬於 鉑(Pt)辉之金屬的導電膜於一半導體基板上；（b)形成一硬 式遮罩於導電膜上，將導電膜部份地曝露；（c)使用硬式遮 罩作爲蝕刻遮罩，以及含有氬氣(Ar)與氧氣(02)之三種組成 的氣體混合物，將所暴露之導電膜做乾式蝕刻，以於硬式 遮罩下方形成一導電膜圖案；以及(d)移除硬式遮罩。 該導電膜最好是由屬於鉑族之金屬、屬於鉑族之金屬 的氧化物、與其混合物所組成之族群中擇一而形成。 步驟(b)中的硬式遮罩最好爲由Ti與TiN所組成的族 群中擇一而形成的單層，且該硬式遮罩層係由包括有由Ti 與TiN所組成的族群中擇一而形成的一第一圖案，以及由 氧化矽與光阻所組成的族群中擇一而形成的一第二圖案之 二層所形成。 步驟(c)中的蝕刻氣體最好爲含有氧氣(〇2)、氯氣(Cl2) 或氬氣（Ar)之氣體混合物，或是含有氧氣（02)、溴化氫 (HBr)或氬氣(Ar)之氣體混合物。 該蝕刻氣體最好含有70%或更高比例之氣體混合物體 積的氧氣。 該蝕刻氣體最好含有3〜20%或更高比例之氣體混合物 體積的氯氣或溴化氫。 該蝕刻氣體最好含有3〜20%或更高比例之氣體混合物 體積的氬氣。 步驟（c)中的蝕刻最好以磁控加強活性離子蝕刻（ magnetically-enhanced reactive ion etching，MERIE)法執 ----------—一_ ______6_ 木紙尺度適川中國1¾¾.:標今（rNS ) /\4彡见梠（210X297公f ) 4ΐ (-1間讀背而之注意事項再填寫本頁
、1T 536560 Α7 Β7 五、發明説明（ίτ ) 行。在此，可以使用一雙射頻（RF)功率源。 步_((1)中的硬式遮罩’最好藉由使用含有氧氣(〇2)與 氟氣(F2)之二種組成氣體混合物作爲蝕刻氣體之乾式飽刻 法移除。 該蝕刻氣體最好爲含有氧氣與四氟化碳(CF4)、氧氣與 六氟化硫(sf6)、或氧氣與chf3之氣體混合物。 半導體基板最好包括有連接至半導體基板之主動區的 導電插塞，且本方法進一步包括在步驟(a)之前形成一阻障 膜於導電性插塞上的步驟，又步驟(a)中的導電膜係形成於 阻障膜上方。 該阻障膜最好由TiN、TiSiN、TiAIN或TaSiN所組成 的族群中擇一而形成。 當步驟(c)中形成導電膜圖案時，該阻障層最好爲導電 膜圖案所部份地暴露，且步驟(d)中的硬式遮罩與阻障膜所 暴錄之部分將问時被移除。 硬式遮罩與阻障膜所暴露之部分，最好藉由使用含有 氧氣與氟之二種組成氣體混合物作爲蝕刻氣體之乾式蝕刻 法移除。 根據本發明，根據較低電極在長軸與短軸方向之間距 寬度差異之蝕刻速率差異將減少，所以將導電膜蝕刻形成 較低電極時，在短軸與長軸方向之較低電極將被順利地隔 離°此外，於導電圖案形成前，蝕刻遮罩的侵蝕將被減至 ft小’因此較低電極將在所允許之側壁傾斜範圍內形成。 再者’形成較低電極後，一黏著膜圖案以及一阻障膜將可 兌先閱讀背而之注意事項再填寫本頁) 、-口 tr 本纸張尺度相中!销緖今（（，Ns )八4規格（21〇>< 297公势） 536560 ________ B7____ 五、發明説明（Ύ ) 被蝕刻，而不損傷較低電極。 圖示之簡略說明 本發明之上述目的與優點將藉由詳細說明較佳實施例 並參考附圖而變得更淸楚，其中： 圖1至圖5舉例說明形成根據本發明之較佳實施例之 半導體記憶體裝置之電容器較低電極的方法剖面圖。 較佳實施例之說明 參考圖1，在半導體基板10上的中間層介電 (interlayer dielectric，ILD)膜20被咅份倉虫亥！j，以开多成一接 觸孔之後，該接觸孔被塡充以諸如摻雜的多晶矽等導電材 料，以形成電連接至半導體基板1〇之主動區的導電插塞 22。其次，一阻障膜30形成於ILD膜20與導電插塞22 之表面上。該阻障膜30可避免導電插塞22與於後續製程 中所形成之較低電極材料之間的交互擴散，且其係由TiN 、TiSiN、TiAIN或TaSiN所形成。其次，一金屬砂化物膜 (未表示於圖中）將藉由退火而形成於導電插塞22與阻障膜 30之間。 然後’屬於銷族之一*金屬、或其氧化物、或它們的混 合物被沈積於阻障膜30上’以形成~導電膜40。導電膜 40由鉑（Pt)、銥（1〇、氧化銀（ΙιΌ2)、釕（Ru)、或氧化釕 (Ru02)所形成。 參考圖2，一黏著膜5〇係形成於導電膜上。黏著 膜5〇可增加導電膜4〇與後續製程中之氧化物所形成之遮 罩膜之間的黏著性，且其係爲鈦(Ti)或諸如TiN等含有欽 8 --------φ^!,-----IT-;------IIP (邙先閱讀背而之注意事項再填fcT本頁) 本紙張尺度垧州中闷改家標彳（（、NS ) Λ4坭格（2丨〇><297公f ) 536560 A7 _____ B7 —·~-—----------___ 五、發明説明（Γ| ) 的化合物所形成。其次，氧化矽膜形成於黏著膜5〇上，並 以光蝕Ρ製程刻劃之，而形成部份地暴露出黏著膜5〇的遮 罩圖案60。 參考圖3，黏著膜50係使用遮罩圖案6〇作爲蝕刻遮 罩，並使用氬氣以及氯氣的乾式蝕刻法触刻之，以形成部 份地暴露出導電膜40的黏著膜圖案50a。 在开》成黏著膜圖案50a的飽刻製程中，該遮罩圖案6〇 可能部份地磨損，如圖3所示。結果，形成包含有黏著膜 圖案50a以及遮罩圖案60的硬式遮罩7〇。 在本實施例中，該硬式遮罩70具有黏著膜圖案50a與 遮罩圖案60依序暨積之雙層結構。然而，本發明並非爲此 結構所限制。例如，該硬式遮罩可作爲一黏著膜圖案5〇a 之單層，或爲黏著膜圖案50a與光阻膜所依序疊積之雙層 〇 參考圖4，導電膜40所暴露出的部份，係使用硬式遮 罩70作爲蝕刻遮罩，而以磁控加強活性離子蝕刻（merie )做乾式蝕刻，而產生導電膜圖案4〇a於硬式遮罩7〇下方 。結果’阻障膜30部份地暴露於諸導電膜圖案4〇a之間。 在此’諸如氧氣、氯氣以及氬氣之混合物，或氧氣、 溴化氫(HBr)以及氬氣之混合物等氬氣、氧氣以及鹵素氣體 之混合’乃使用爲蝕刻氣體，且氣體混合物中的氧氣含量 爲氣體混合物體積之70%或更高比例，最好爲8〇%或更高 比例。亦即，氣體混合物中的氯氣以及氬氣、或溴化氫以 及Μ氣的含量係小於30%，最好爲2〇%或更低比例。在此 ------------------------- 9 木紙張尺度垧州中阀阄家標今（f:NS ) Λ4蚬梠（2丨0X 297公费) ' --------.0^ — -先間讀背而之注意事項再楨寫本頁
、1T 經消部中央標苹局^:工消资合竹社印^ 536560 經淖部中决榡卑而0_1.消费合作打印¥ Α7 Β7 五、發明説明（？） ，在三種成分氣體混合物中之溴化氫或氯氣的含量最好爲 3-20%巧氣體混合物體積，而氬氣的含量則最好爲3-20%的 1 氣體混合物體積。 該蝕刻製程使用一雙射頻（RF)功率源，其係綜合地 使用二種射頻（RF)功率源來提供RF功率。在此，RF功 率源之一爲 13·56ΜΗζ/400〜700W，最好爲 13.56MHz/500W ;而另外一個功率源則爲450kHz/100〜500W，最好爲 450kHz/3〇OW。後者之RF功率源的頻率可在1〇〇〜9〇〇kHz 之範圍中。 在蝕刻製程期間，反應腔室之可能的壓力範圍爲 2〜lOmtorr，且電極之可能的溫度範圍爲30〜300°C。最好是 ，反應腔室的壓力爲6mtoir，而電極之溫度爲8〇。(：。 如上述，當使用三種組成氣體混合物將屬於鉑族金屬 或鉑族金屬氧化物所形成之導電膜40做蝕刻時，形成黏著 膜圖案50a的鈦(Ti)爲包含於蝕刻氣體中的氧氣所氧化， 所以黏著膜圖案50a將變爲難以在導電膜40之蝕刻中被蝕 刻。因此，導電膜4〇可使用黏著膜圖案50a做爲遮罩被蝕 刻，而不形成殘留，且即使該硬式遮罩70爲薄的，該蝕刻 仍可達成，而不損傷導電膜40。 再者’包含於三種組成氣體混合物中的氬氣具有大的 濺射傾向。因此，在形成具有微細間距圖案於高度整合裝 置中之蝕刻製程期間，氬氣如所願地發生作用，所以導電 膜圖案4〇a係於短軸方向以及長軸方向淸楚地隔離。再者 ’黏著膜圖案50a的侵蝕於導電膜圖案40a形成之前被最 —— —___^*10 4 &ifW、M 财關彳:辦(CNS ) ( 210Χ 297^^Γ) '— ---------Φ4Ι 丨 邙先閱讀背而之注意事項再填寫本頁) 、1Τ 哪 d^656〇 A7 ^^________________B7 五、{蒼明力ί明（，) 一~^ ' _ 小化，所以導電膜圖案40a可形成而具有傾斜度在所允許 之範圍巧的側壁。 在導電膜圖案4〇a藉由蝕刻導電膜4〇至蝕刻終點而獲 b後，過度蝕刻將被額外地執行一段預定的時間，以將遮 罩圖案60完全地移除。在此，過度蝕刻時間係取決於用以 蝕刻導電膜40至終點所需之蝕刻時間的5〇〜4〇〇%。事實 上，在上述之蝕刻條件下蝕刻導電膜4〇時，由氧化矽膜所 形成之遮罩圖案60將與導電膜4〇 一道被移除，而黏著膜 圖案50a仍將殘留，因爲其係被氧化以做爲遮罩。 參考圖5，當形成於導電膜圖案4〇a上的黏著膜圖案 50a被移除時，暴露於諸導電膜圖案40a之間的阻障膜30 同時以MERIE蝕刻之，而產生阻障圖案3〇a於導電膜圖案 40a下方。 在此，諸如氧氣與四氟化碳（CF4)、氧氣與六氟化硫 (SF6)、或氧氣與CHF3等混合物之含有氧氣與氟之二種組 成氣體混合物，係使用爲蝕刻氣體，且蝕刻氣體混合物之 、氧含量係爲60〜95%的氣體混合物體積。當黏著膜圖案50a 使用上述之鈾刻氣體蝕刻時，黏著膜圖案50a與阻障膜30 中的鈦與蝕刻氣體之氧氣與氟反應，所以形成TiOxFy之化 合物，然後汽化。因此，即使一低離子能量施加於MERIE 蝕刻期間，黏著膜圖案50a與阻障膜30仍可有效地蝕刻， 而對導電膜圖案40a無損傷。 在該蝕刻期間，施加一 13.56MHzM00W的RF功率源 。在此，反應腔室的壓力爲20〜40mtorr，最好爲35mtorr， ________JJ_ ‘本紙张尺度1^)11中阀阀家橾今((，NS ) Λ4蚬格（210X 297公漦） --------,0^—^ ^先間讀背而之注意事項再填寫本頁) 訂 0— 536560 M-濟部中决#^局 uc.T.7;::^i 合々Ή 个^· A7 五、發明説明（γ ^'〜 而氣極的溫度則爲30〜12〇。(^，最好爲g〇°c。 藉p上述之製程，根據本發明之電容器的較低電極將 形成，其中導電膜圖案40a係疊積於阻障圖案3〇a上。、 如上述，在形成較低電極時，形成屬於鉑族金屬或芎 氧化物之導電膜圖案的蝕刻製程中，一含有氧氣、漠化氮 或氯氣、以及氬氣之三種組成氣體混合物係使用爲蝕刻氣 體，以減少由較低電極之長軸與短軸方向間距寬度之差粵 所引起的蝕刻速率差異。結果，在蝕刻導電膜以形成較低 電極時，較低電極將順利地隔離於短軸方向以及長軸方向 〇 再者，當使用三種組成氣體混合物，將屬於鉑族金屬 或鉑族金屬氧化物所形成之導電膜做蝕刻時，導電膜圖案 形成前之蝕刻遮罩的侵蝕將可最小，因爲三種組成氣體混 合物含有具有大濺射傾向的氬氣。結果，較低電極具有傾 斜度在所允許之範圍內的側壁。 在如上述蝕刻導電膜後，含有氧氣與氟的二種組成氣 體混合物係用來蝕刻做爲遮罩的導電膜圖案以及阻障膜， 所以黏著膜圖案與阻障膜之鈦於蝕刻導電膜中被氧化，並 與氧氣以及氟反應形成化合物TiOxFy而汽化。結果，導電 膜圖案以及阻障膜圖案可被蝕刻，而對導電膜圖案40a無 損傷。 雖然本發明係以參考特殊實施例做舉例並說明之，但 在本發明之精神與範疇中之進一步的改良與改變，可爲熟 習本技藝之人士所進行。 12_ ϋ張尺 家標彳((，NsTa4 規格（210X297 公 t ' ---------嫌久！ (句先閱讀背而之注意事項再填寫本頁}
、1T .__

Claims (1)

  1. 536560 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 3.根據申請專利範圍第1項之形成電容器之較低電極 之方法，該硬式遮罩包括含有Ti與TiN其中之一形成於導 電膜上的第一層及形成於第一層上之氧化層，該方法進一 步包括： 在該乾蝕刻經暴露導電膜之後，使用三組份氣體混合 物過蝕刻以去除硬式遮罩之氧化層， 乾鈾刻硬式遮罩以去除第一層。 4·一種形成電容器之較低電極之方法，其包括： 形成阻障膜於半導體基板上，該半導體基板包括有連 接至半導體基板之主動區的導電性插塞，阻障膜包含TiN ，TiSiN，TiAIN 及 TaSiN 其中之一； 形成含金屬之導電膜於阻障膜上，該導電膜爲選擇自 金白(Pt) ’銥(Ir) ’氧化銥(Ir〇2)，釕(Ru)，氧化釕(Ruq2)，及 其混合物所組成之族群中， 形成可部分暴露導電膜之硬式遮罩於導電膜上，該硬 式遮罩包含鈦(Ti)及TiN其中之一； 使用硬式遮罩作爲蝕刻遮罩，以含氬氣（Ar)，氧氣 (〇2)及溴化氫(HBr)之三成份氣體混合物以乾蝕刻所暴露導 電膜，以去除可部分暴露阻障膜之經暴露導電膜，並於硬 式遮罩下方形成導電膜圖案， 其中三成份氣體混合物含有至少70%〇2，至少3- 2〇%HBr及至少3-2〇%Ar，其以三成份氣體混合物之體積 爲基準；且 1 ^ 使用含〇2及氯化物之二成份氣體混合物以乾蝕刻硬式 ΐ紙張尺度適用中_家標準（CNS)i規格咖χ 29_ ) (請先閱讀背面之注咅？事項再填寫本頁) ··# 訂- -------線I 536560 A8 B8 C8 D8 六、申請專利範圍 遮罩及經暴露阻障膜，以去除硬式遮罩， 其中二成份氣體混合物含有至少60-95%〇2，其以二成 份氣體混合物之體積爲基準。 5. 根據申請專利範圍第4項之形成電容器之較低電極 之方法，其中該二成份氣體混合物包含氧氣及包含四氟化 碳、六氟化硫與CHF3其中之一。 6. 根據申請專利範圍第4項之形成電容器之較低電極 之方法，該硬式遮罩包括含有Ti與TiN其中之一形成於導 電膜上的第一層及形成於第一層上之氧化層，該方法進一 步包括：_ 在該乾蝕刻經暴露導電膜之後，使用三成份氣體混合 物過蝕刻以去除硬式遮罩之氧化層， 乾蝕刻硬式遮罩以去除第一層。 (請先閱讀背面之注意事項再填寫本頁) 、訂· -丨線· 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW087116248A 1998-05-28 1998-09-30 Methods of etching platinum group metal film and forming lower electrode of capacitor TW536560B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019477A KR100319879B1 (ko) 1998-05-28 1998-05-28 백금족금속막식각방법을이용한커패시터의하부전극형성방법

Publications (1)

Publication Number Publication Date
TW536560B true TW536560B (en) 2003-06-11

Family

ID=19537849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116248A TW536560B (en) 1998-05-28 1998-09-30 Methods of etching platinum group metal film and forming lower electrode of capacitor

Country Status (4)

Country Link
US (1) US6169009B1 (zh)
JP (1) JP3701129B2 (zh)
KR (1) KR100319879B1 (zh)
TW (1) TW536560B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
KR100334528B1 (ko) * 1998-10-22 2002-09-05 주식회사 하이닉스반도체 강유전체램의캐패시터제조방법
KR100598161B1 (ko) * 1998-12-24 2006-09-18 주식회사 하이닉스반도체 커패시터의 전하저장전극 형성방법
KR100557646B1 (ko) * 1999-12-31 2006-03-10 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR100384867B1 (ko) * 2001-05-03 2003-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6541385B2 (en) * 2001-05-14 2003-04-01 Sharp Laboratories Of America, Inc. Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning
US6559001B2 (en) 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
KR20030046925A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP4014902B2 (ja) 2002-03-15 2007-11-28 富士通株式会社 半導体装置の製造方法
KR100778851B1 (ko) * 2005-12-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 커패시터 형성방법
JP4596167B2 (ja) 2006-02-24 2010-12-08 セイコーエプソン株式会社 キャパシタの製造方法
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
US11177438B2 (en) * 2019-05-23 2021-11-16 Tetramen Inc. Patterning oxidation resistant electrode in crossbar array circuits
US20220285167A1 (en) * 2021-03-03 2022-09-08 Applied Materials, Inc. Selective barrier metal etching

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
JPH0284734A (ja) * 1987-10-27 1990-03-26 Nec Corp 半導体装置の製造方法
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
US5126008A (en) * 1991-05-03 1992-06-30 Applied Materials, Inc. Corrosion-free aluminum etching process for fabricating an integrated circuit structure
JP3246707B2 (ja) * 1994-07-27 2002-01-15 シャープ株式会社 強誘電体膜のエッチング方法
JP2639369B2 (ja) * 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法
KR0168346B1 (ko) * 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
JP2802262B2 (ja) * 1995-06-26 1998-09-24 現代電子産業株式会社 半導体素子のキャパシター製造方法
JPH09260354A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp ドライエッチング方法
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
JPH10303309A (ja) * 1997-02-25 1998-11-13 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
KR100228533B1 (ko) * 1997-06-23 1999-11-01 윤종용 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures

Also Published As

Publication number Publication date
US6169009B1 (en) 2001-01-02
KR19990086483A (ko) 1999-12-15
JP3701129B2 (ja) 2005-09-28
JPH11354510A (ja) 1999-12-24
KR100319879B1 (ko) 2002-08-24

Similar Documents

Publication Publication Date Title
TW536560B (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
US6261967B1 (en) Easy to remove hard mask layer for semiconductor device fabrication
TW421858B (en) Integrated circuit capacitor and memory
US6054391A (en) Method for etching a platinum layer in a semiconductor device
TW387144B (en) Method of manufacturing a DRAM cell capacitor
TW434877B (en) Semiconductor memory device and method for manufacturing the same
TW423111B (en) Fabrication method for a platinum-metal pattern by means of a lift-off process
TW392282B (en) Manufacturing method for cylindrical capacitor
TW515091B (en) High dielectric capacitor and method for fabricating thereof
TW462105B (en) Gas etchant composition and method for simultaneously etching silicon oxide and polysilicon, and method for manufacturing semiconductor device using the same
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
TW405258B (en) Manufacture method of DRAM capacitor
TW456000B (en) Method for making an 8-shaped storage node DRAM cell
US20050045937A1 (en) Fence-free etching of iridium barrier having a steep taper angle
TW383495B (en) Manufacturing method for DRAM capacitor
KR100373361B1 (ko) 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법
KR100329759B1 (ko) 강유전체 캐패시터 형성 방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100275337B1 (ko) 에프.이.디램.의 캐패시터 형성방법
TW447121B (en) Manufacturing method for lower electrode of stacked capacitor
KR100632593B1 (ko) 반도체 소자의 제조 방법
KR100557646B1 (ko) 반도체소자의 저장전극 형성방법
TW445637B (en) Manufacturing method for semiconductor device
KR100583113B1 (ko) 메모리 셀 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees