TW535352B - Surface-mounting type electronic circuit unit - Google Patents

Surface-mounting type electronic circuit unit Download PDF

Info

Publication number
TW535352B
TW535352B TW090110509A TW90110509A TW535352B TW 535352 B TW535352 B TW 535352B TW 090110509 A TW090110509 A TW 090110509A TW 90110509 A TW90110509 A TW 90110509A TW 535352 B TW535352 B TW 535352B
Authority
TW
Taiwan
Prior art keywords
electronic circuit
circuit unit
alumina substrate
conductive pattern
conductive
Prior art date
Application number
TW090110509A
Other languages
English (en)
Inventor
Akiyuki Yoshisato
Kazuhiko Ueda
Yasuhiro Ikarashi
Akihiko Inoue
Hiroshi Sakuma
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160272A external-priority patent/JP3244681B2/ja
Priority claimed from JP2000160249A external-priority patent/JP3244677B2/ja
Priority claimed from JP2000160282A external-priority patent/JP2001339243A/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Application granted granted Critical
Publication of TW535352B publication Critical patent/TW535352B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

535352 A7 B7 五、發明説明（彳） 【發明所屬之技術領域】 本發明係關於表面安裝型電子電路單元。 (請先聞讀背面之注意事項再填寫本頁) 【習知技術】 一般，此種表面安裝型電子電路單元，係在設於基板 上之導電圖案之焊錫終點區域施加焊錫各種電路零件，將 這些電路零件成爲如以遮蔽蓋板覆蓋之槪略構成。在基板 側面設有端面電極，將電子電路單元表面安裝於母基板上 時，端面電極爲焊錫於焊錫終點區域。電路零件係調諧電 路或諧振電路或放大電路等因應所需電路之構成使用，例 如作爲諧振電路用之電路零件使用二極體與晶片電容器及 電感器等，作爲放大電路係使用電晶體，晶片電阻，晶片 電容及電感等，這些電路零件係經由導電圖案連接。 經濟部智慧財產局8工消費合作社印製 從以往，於槪略構成爲如此之電子電路單元，已知有 搭載將不平衡訊號變換爲平衡訊號輸出所用之不平衡/平 衡變換電路。通常，此不平衡/平衡變換電路係由平板狀 之電介質基板上並設一對導電路之表面安裝零件所構成， 將設於感應基板之電極藉焊錫於多層基板上之導電圖案， 可將不平衡訊號在不平衡/平衡變換電路變換爲平衡訊號 而輸出。 【發明所欲解決之問題】 然而，近年將晶片零件或半導體零件等電路零件小型 化之技術顯著地進步，例如已實用化到外形尺寸爲0 . 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -4- 535352 A7 B7 五、發明説明（2 ) X 0 . 3 m m左右之超小形晶片電阻或晶片電容。因此， 即使於上述以往之電子電路單元，也使用這種超小形電路 零件，將這些電路零件變狹其零件間節距之狀態安裝於基 板上時，就可能將電子電路單元小型化到某程度。然而， 晶片零件或半導體零件等電路零件之小型化有其界限，並 且，將多數電路零件安裝於基板上時，因這些事成爲更加 妨礙電子電路單元小型化之大的要因。並且，不平衡/平 衡變換電路爲由表面安裝零件所構成，爲了確保所需之耦 合度將一對導電路及至既定長度以上長度並設之關係上， 由於此表面安裝零件爲較大的大形零件，受限之安裝空間 被狹化成不平衡/平衡變換電路用之表面安裝零件，從此 點也妨礙電子電路單元之小型化。 又，於上述以往電子電路單元，由設於多層基板之微 帶線路（microstrip line )構成分布常數型之諧振用電 感，所以，得到所需Q之必要微帶線路就變長，從此點也 妨礙了電子電路單元之小型化。 本發明係鑑於這種習知技術之現況所完成者，其目的 係提供一種較佳於小型化而也優異於靜電對策之表面安裝 型電子電路單元。 【解決問題之手段】 爲了達成上述目的，於本發明之電子電路單元，在氧 化鋁基板上薄膜成形包括電容器及電阻之電路元件與連接 於這些電路元件之導電圖案，在上述氧化鋁基板上搭載半 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局R工消費合作社印製 c 535352 A7 B7 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 導體裸晶片，並且，將此半導體裸晶片導線接合於上述導 電圖案，且，上述氧化鋁基板上薄膜成形留既定間隔所對 向於一對導電路所成之電感元件，由此電感元件構成不平 衡/平衡變換電路。 若成爲這種構成，包括電容器與電阻之電路元件爲使 用薄膜技術高精度地形成，並且，因半導體元件係將裸晶 片導線接合者，所以，在氧化鋁基板上所需之電路零件以 高密度地安裝，就可實現較佳於小型化之表面安裝型之電 子電路單元。並且，在氧化鋁基板上薄膜形成一對導電路 所成之電感元件，由此電感元件之一對導電路構成不平衡 /平衡變換電路，所以使兩導路間之間隙變狹而可確保所 需耦合度，從此點也有益於電隙電路單元之小型化。 經濟部智慧財產局g(工消費合作社印製 於上述構成，若將構成不平衡/平衡變換電路之一對 導電路形成於氧化鋁基板上之同一面上時，就可使兩導路 間之間隙變狹提高耦合度。又，將一對導電路在氧化鋁基 板上經由絕緣物疊層時，可更加使氧化鋁基板上之兩導電 路所占設置空間更加變狹。並且，一對導電路係形成爲渦 卷狀或鋸齒狀較佳。 又，於本發明之電子電路單元，係在方形平板上之氧 化鋁基板上，薄膜形成包括電容器與電阻及電感元件之電 路元件與連接於這些電路元件之導電圖案，並且，對於上 述導電圖案搭載被導線接合之半導體裸晶片，在上述氧化 鋁基板側面裝設連接於上述導電圖案之輸入用電極及輸出 用電極，連接這些輸入用電極及輸出用電極之至少一方與 本紙張尺度適用中.國國家標準（CNS ) A4規格（210><297公釐） 535352 Δ7 Α7 Β7 五、發明説明（4) 上述電容器之上述導電圖案設置放電用鄰近部。 (請先閱讀背面之注意事項再填寫本頁) 若依據這種構成，包括電容器與電阻及電感元件之電 路元件爲使用薄膜技術以高精度地形成，並且，因半導體 元件係將裸晶片導線接合者，所以，在氧化鋁基板上所需 之電路零件以高密度地安裝，就可實現較佳於小型化之表 面安裝型之電子電路單元。又，薄膜形成於氧化鋁基板上 之電路元件之中，尤其雖然對於電容器之靜電耐電壓會變 低，但是在輸入用電極及輸出用電極之至少一方與連接電 容器之導電圖案設有放電用之鄰近部，所以，可確實地防 止電容器之靜電破壞，並且，可將此鄰接部使用薄膜技術 以高尺寸精度形成，所以，可使鄰近部之放電間隙變狹可 在低電壓放電。 於上述構成，在氧化鋁基板上將薄電圖案彼此對向並 設，並且，在這些導電圖案之各個設置尖端互相相向之突 部成爲鄰近部較佳，構成這樣時，就可更加防止電容器之 靜電破壞。 經濟部智慧財產局8工消費合作社印製 又，在本發明之電子電路單元係在氧化鋁基板上具有 :包括薄膜形成之電容器與電阻及電感元件之電路元件， 與在上述氧化鋁基板上導線接合之半導體裸晶片，上述電 感元件爲至少具有諧振頻率數設定用電感元件，將此諧振 頻率數設定用電感元件薄膜形成爲渦卷形狀。 依據這種構成時，包括電容器與電阻及電感元件之電 路元件爲使用薄膜技術以高精度地形成，並且，因半導體 元件係將裸晶片導線接合者，所以，在氧化鋁基板上所需 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） 535352 A7 B7 五、發明説明（5 ) (請先閱讀背面之注意事項再填寫本頁) 之電路零件以高密度地安裝，就可實現較佳於小型化之表 面安裝型之電子電路單元。又，由薄膜形成之渦卷形成之 諧振頻率數設定用電感元件構成集中常數型之電感，所以 ’可使其導體間距離變狹達成小型化，從這一點也可實現 電子電路單元之小型化。 於上述構成，將構成諧振頻率數設定用電感元件之渦 卷形狀電感元件之表面設鍍銅較佳，成爲這樣時就可提高 諧振電路之Q。 又，於上述構成，薄膜形成連接於諧振頻率數設定用 電感元件之調整用導電圖案，藉此調整用導電圖案之微調 增加諧振頻率數設定用電感元件之卷數來調整諧振頻率之 構成較佳，成爲這樣時就可簡單地調整諧振頻率。於此情 形，微調後之調整用導電圖案之導體寬度與諧振頻率數設 定用電感元件之導體寬度成爲大約相同較佳，成爲這樣時 兩者之特性阻抗就變成不變。 【發明之實施形態】 經濟部智慧財產局W工消費合作社印製 茲參照圖式就本發明之實施形態例說明如下。第1圖 係電子電路單元之斜視圖，第2圖係表示電路構成布置之 氧化鋁基板之平面圖，第3圖係氧化鋁基板之背面圖’第 4圖係電路構成之說明圖，第5圖係表示端面電極之斜視 圖，第6圖係端面電極之剖面圖，第7圖係表示半導體裸 晶片與連接終點區域關係之說明圖，第8圖係表示電子電 路單元製程之說明圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -8- 535352 A7 ___B7_ 五、發明説明（6) (請先閱讀背面之注意事項再填寫本頁) 本實施形態例係對於頻率調諧型升壓放大器（booster amplifier )之適用例，此頻率調諧型升壓放大器係爲 了提升攜帶型電視機器之接收性能（尤其，接收感度與耐 妨礙特性）與未圖示之U H F調諧器組合使用，選擇所需 頻率之Τ V訊號，並且，具有放大所選擇Τ V訊號輸入於 U H F調諧器之機能。 第1圖係表示關於頻率調諧型升壓放大器（電子電路 單元）之外觀，如該圖所示，此頻率調諧型升壓放大器， 係搭載後述電路構成元件之氧化鋁基板1，與安裝於此氧 化鋁基板1之遮蔽蓋板2所構成，而成爲焊錫於未圖示之 母基板之表面安裝零件。氧化鋁基板1係形成爲方形平板 狀，切斷爲大版基板爲長方形狀之分割卡之後，將此分割 卡再細分割即可得到。遮蔽蓋板2係將金屬板折曲成箱狀 者’氧化鋁基板1之電路構件元件係由此遮蔽蓋板2所覆 蓋。 經濟部智慧財產局R工消費合作杜印製 如第2圖所示，在氧化鋁基板1表面設有電路構成元 件與連接其等之導電圖案，又，如第3圖所示，在氧化鋁 基板1背面作爲背面電極設有導電圖案。關於本實施形態 之頻率調諧型升壓放大器，係Τ V訊號之選擇與爲了放大 具有調諧電路與放大電路，成爲如第4圖所示之電路構成 ，在第2圖所示各電路構成元件標示有對應於第4圖之電 路圖之符號。但是，第4圖係表示電路構成之一例者，本 發明也可適用於具有除此之外之電路構成之電子電路單元 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -9 - 535352 A7 _ B7 五、發明説明（7 ) (請先閱讀背面之注意事項再填寫本頁) 如第4圖所示，頻率調諧型升壓放大器係具有：調諧 電路及放大電路之電路構成之電容器C 1〜c 7，電阻 R1〜R3，電感元件L1〜L3，二極體D1 ，電晶體 Tr 1 ，導電路SI，S2等，這些電路構成元件與連接 其之導電圖案係設於氧化鋁基板1表面。此導電圖案係例 如將C r或C u等使用濺射等薄膜枝術形成者，第2圖中 標示符號P以剖面線表示。 經濟部智慧財產局員工消費合作社印製 簡單說明關於頻率調諧型升壓放大器之電路構成時， 爲了選擇與放大所需頻率之TV訊號，由電感L 2，L 3 與電容器C 3，C4及二極體D1所成之調諧電路，與電 晶體Tr 1其周邊電路元件（電阻R1〜R3，電容器 C 6 )及不平衡/平衡變換元件T所成放大電路所構成。 複數頻率之T V訊號係經由電容器C 1輸入於調諧電路。 調諧電路之調諧頻率（諧振頻率）係加於二極體D 1之陰 極之電壓（V ctl )之控制成爲可變，所以藉與所需 T V訊號頻率相符，只頻率所需T V訊號，經由電容器 C 5輸入於放大電路之電晶體T r 1之基極。在電晶體 T r 1之基極係對於基極偏壓用分壓電阻R 1，R 2給與 偏壓電壓，電晶體T I· 1之集極電流（4射極電流）係由 射極電阻R 3之電阻値所設定。由電晶體T I* 1放大之 T V訊號係從集極輸出，在集極設有不平衡/平衡變換元 件T。此不平衡/平衡變換元件T係彼此耦合之一對導電 路s 1 ，S 2所成之電感元件構成，從導電路S 2兩端輸 出平衡T V訊號，而輸入於上述U H F調諧器。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -10- 經濟部智慧財產局員工消費合作社印製 535352 A7 ______B7 ___ 五、發明説明（8) 如第2圖所示，在氧化鋁基板1端部形成有接地用電 極（GND)與輸入用電極（v cc，V ctl ，RF in) 及輸出用電極（R F out )，這些係由導電圖案P之一 部所構成。接地用電極與輸入用電極及輸出用電極係只形 成於方形狀之氧化鋁基板1相對向之2個長邊側，未形成 於其以外之相對向之2個短邊側。亦即，在氧化鋁基板1 一方之長邊側兩隅部（角隅）形成G N D電極，這些 G N D電極之間形成有V cc電極與R F in電極及V ctl 電極。又，在氧化鋁基板1另方長邊側之兩隅部與其附近 之3處所形成有GND電極，這些GND電極之間形成有 2個R F out電極。按，如後述，氧化鋁基板1之2個長 邊係對應於大版基板切斷爲長方狀之分割片時之分割線， 氧化鋁基板1之2個短邊係對應於此分割片再細分割時化 分割線。 另者，如第3圖所示，設於氧化鋁基板1背面之導電 圖案P 1 (背面電極）係對向於各個接地用電極（G N D )與輸入用電極（V cc，V ctl ，RF in)及輸出電極 (R F out )，如第5圖與第6圖所示，兩者係經由端 面電極3導通。此端面電極3係在A g厚膜層上依序疊層 N i質地電鍍層與AU電鍍層者，最下層之Ag厚膜層， 係將不包含玻璃成分之A g漿形成厚膜後，將此在2 0 0 °C左右燒結之低溫燒結材所成。又，中間層之N i質地電 鍍層係使A u電鍍層之附著變成容易者，最上層之A u電 鎪層，係將端面電極3焊錫於未圖示之母基板之焊錫終點 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） ~ " -11 - ---------------訂------^w— (請先閲讀背面之注意事項再填寫本頁) 535352 A7 B7 五、發明説明（9) 區域時，爲了防止最下層之A g爲澱積於焊錫者。並且， 遮蔽蓋板2爲安裝於氧化鋁基板1之電子電路單元之完成 品，在遮蔽蓋板2側面折曲形成之腳片2 a因焊錫於接地 用電極（GND )導通之端面電極3，遮蔽蓋板2變成在 氧化鋁基板1之4隅被接地之狀態。 上述各電路構成元件之中，電容器C 1〜C 7係在下 部電極上經由S i〇2 等電介質膜疊層於上部電極者， 這些係使用濺射等形成爲薄膜。在上部電極表面設有C u 電極，藉此C u層提高諧振電路之Q。電容器c 1〜C 7 之下部電極與上部電極係連接於導電圖案P，如第2圖所 示，設有電容器C7與Vc c電極間之導電圖案P，與電 容器C7與RF out 電極間之導電圖案P，在電容器 C 2與V ctl 電極間之導電圖案P，分別設有放電用之 鄰近部（空氣間隙）G。此鄰近部G係由互相對向並設之 導電圖案P之各個所設之一對突部所構成，兩突部之尖端 彼此係具有既定間隙對向。此時，導電圖案P與G N D電 極之尺寸精度皆由薄膜技術變成更高精度，所以可使鄰近 部G之間隙尺寸變狹，成爲可在低電壓放電。又，各電容 器C1〜C7之中，電容器C1與C3〜C5雖然形成爲 單純之方形狀，但是，關於電容器C 2與C 7係形成爲組 合2個以上方形之異形狀。亦即，電容器C 2係從1個矩 形之一邊突出2個矩形之凹形狀，電容器C 7係成爲將3 個矩形錯開長邊方向連續之形狀。這些電容器c 2與c 7 係需要較大電容値之接地用電容器，將接地用電容器C 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 535352 A7 B7 五、發明説明（10) 與c 7成爲這種異形狀時’就可有效利用氧化鋁基板1上 之受限空間，可將所需電容値之電容器成爲高密度安裝。 並且，各電容器c 1〜C 7之中，電容器C 6係由大 小相異之2個接地用電容器所構成’兩者係經由彼此分開 之一對導電圖案p並聯連接。亦即，如第2圖所示，兩接 地用電容器C 6各一方之電極部係連接於連繫G N D電極 之接地用之導電圖案P，但是，兩接地用電容器C 6之各 另方之電極部係經由彼此分開之2個導電圖案P連接於電 晶體T r 1之連接終點區域S L。從第4圖就可淸楚，電 容器C 6係設於電晶體T r 1之射極與接地間，因上述連 接終點區域S L係電晶體T r 1之射極電極爲導線接合之 處所，所以，電容器C 6之電容値係由經由彼此分開之導 電圖案P並聯連接之2個接地用電容器所設定。因此，從 電晶體T r 1之射極電極經由電容器C 6到接地之導電圖 案P全體之電感爲減少，由接地用電容器C 6之連接終點 區域S L之接地效果將提升，又，由各接地用電容器C 6 與各導電圖案P之寄生振盪頻率會變高，所以，將此頻率 藉設定爲電晶體T r 1之動作點頻率以上，才可消除寄生 振動。 電阻R 1〜R 3係例如係將T a S i〇2 等電阻膜 使用濺射等薄膜技術形成者，所以在其表面視其需要設有 S i 〇 2 等電介質膜。如第2圖所示，3個電阻R1〜 R 3之中，電阻R 1與R 2係並設於氧化鋁基板1上之互 相鄰近之位置形成薄膜，其餘之電阻R 3係在從電阻R 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210父297公釐） (請先閲讀背面之注意事項再填寫本頁)
、1T f 經濟部智慧財產局員工消費合作社印製 -13- 535352 A7 B7 五、發明説明（11) 與R 2離開之位置形成薄膜。像這樣將電阻R 1，R 2之 電阻値對於所需値即使發生偏差，也可將電阻R 1，R 2 全體之偏差之比率變成相同。從第4圖就可淸楚，電阻 R 1與R 2係電晶體T r 1之基極偏壓用分壓電阻，R 1 / (Rl+R2)xVc c之電壓爲施加於電晶體Tr 1 之基極。於此，因屬於基極偏壓用分壓電阻之電阻R 1， R 1全體之偏差比率係如上述經常相同，對於所以變成不 需要這些電阻R1 ，R2電阻値之微調。另者，電阻R3 電晶體T r 1之射極電阻，電流係從V c c電極流於電晶 體T r 1之集極與射極，並且，通過電阻R 3接地。於此 ，各電阻R1〜R3之中，由屬於射極電阻之電阻R3之 電晶體T r 1之放大度之助益爲最大，所以，使電流値能 夠變成一定成爲只微調電阻R 3輸出調整。 按，如第9圖所示，在電晶體T r 1串聯連接另外之 電晶體T r 1之電路構成時，將屬於兩電晶體T r 1 ， Tr 2之基極偏壓用分壓電阻之電阻Rl，R2，R4在 氧化鋁基板1上之互相鄰近之位置形成薄膜時，就變成不 需要微調對於這些電阻R 1，R 2，R 4之電阻値。因此 ，即使於這種情形，藉只將屬於射極電阻之電阻R 3微調 ，就可設定兩電晶體T r 1，T r 2之電流値。 又，電感元件L1〜L3與導電路SI ，S2係使用 濺射鉻或銅等之薄膜技術形成者，而連接於導電圖案P。 在各電感元件L 1〜L 3表面設有銅層，藉此銅層提高諧 振電路之Q。電感元件L 1，L 2皆形成爲角形之渦卷形 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作杜印製 535352 A7 _________B7___ 五、發明説明（12) (請先閲讀背面之注意事項再填寫本頁) 狀，各個一端係導線接合對於V ctl 電極或接地用之導 電圖案P。電感元件L 2係設定槪略之諧振頻率之諧振頻 率設定用，電感元件L 3係連接於電感元件L 2另端。電 感元件L 3爲用來調整諧振頻率所用之調整用導電圖案， 如第2圖之虛線所示，藉微調削取電感元件L 3，成爲電 感元件L 2之卷數增加，來調整諧振頻率。此時，若將微 調後之電感元件L 3之導電寬度爲與諧振頻率設定用之電 感元件L 2之導電寬度成爲相同時，電感元件L 2與電感 元件L 3·之特性阻抗就不會改變。 如上述，不平衡/平衡變換元件T係互相耦合之一對 導電路S 1，S 2所成之電感元件所構成，這些導電路 S 1 ，S 2係在氧化鋁基板1上形成薄膜。這些導電路 經濟部智慈財產局員工消費合作社印製 S 1 ，s 2係在氧化鋁基板1上經由既定之間隙能夠對向 形成爲渦卷狀，另方之導電路S 1兩端係連接於電晶體 T r 1之集極電極與電容器C 7之導電圖案P連接，另方 之導電路S 2兩端係連接於一對R out 電極。此時，因 形成薄膜之導電路S 1 ，S 2之尺寸精度爲高，所以使兩 導電路S 1 ，S 2間之間隙變狹可確保所需耦合度，在氧 化鋁基板1上之受限空間內可設小形不平衡/平衡變換元 件T。按，如第1 〇圖所示，也可將經由既定之間隙所對 向之一對導電路S 1，S 2在氧化鋁基板1上形成鋸齒狀 〇 又，二極體D 1與電晶體T r 1，係在氧化鋁基板1 上在形成薄膜之導電圖案P之連接終點區域搭載半導體裸 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 535352 A7 B7 五、發明説明（13) 晶片，將該半導體裸晶片導線接合於導電圖案P。亦即， 如第2圖所示，二極體D之半導體裸晶片係成爲角形形狀 ’設於其下面一方之電極爲使用膏狀軟焊料或導電漿等導 電性接著劑固定於連接終點區域，設於半導體裸晶片上面 之另方電極爲被導線接合於導電圖案P之既定部位。又， 電晶體T r 1之半導體裸晶片也成爲角形形狀，設於其下 面之集極電極爲使用導電性接著劑固定於連接終點區域， 基極電極與射極電極爲被導線接合於導電圖案P之既定部 位。與上述端面電極3同樣，在這些連接終點區域上也依 序疊層鎳質地電鍍層與銀質地電鍍層。於此，如第7 ( a )或（b )圖所示，對於半導體裸晶片4之下面積形成小 面積之連接終點區域5，因採用這種構成，在半導體裸晶 片4下方確保導電性接著劑之儲池部，所以可防止導電性 接著劑從半導體裸晶片4外形溢出而與周圍之導電圖案P 發生短路之事故於未然。又，在連接終點區域5內部設有 開口 5 a，藉此因剩餘導電性接著劑將儲留於開口 5 a內 ，所以可更加確實防止導電性接著劑之溢出。 茲使用第8圖就構成如上之電子電路單元之製程說明 如下。 首先，如第8 ( a )圖所示，在氧化鋁基板1之所有 表面濺射T a S i〇2 等之後，將此蝕刻成所需形狀藉 形成爲電阻膜6，構成相當於電阻R 1〜R 3部分。接著 ，如第8 ( a )圖所示，從電阻膜6上濺射鉻或銅等，將 此蝕刻成所需形狀形成下部電極7之後，如第8 ( c )圖 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i#. 訂 經濟部智慧財產局員工消費合作社印製 A7 535352 _ _ B7 五、發明説明（14) (請先閲讀背面之注意事項再填寫本頁) 所示，從下部電極7上濺射S i 0 2 等，將此鈾刻成所 需形狀形成電介質膜8，接著，如第8 ( d )圖所示，從 電介質膜8上濺射鉻或銅等之後，將此蝕刻成所需形狀以 形成上部電極9。其結果，由下部電極7或上部電極9構 成導電圖案P與電感元件L 1〜L 3及相當於導電路S 1 ’ S 2部分，藉下部電極7與電介質膜8及上部電極9構 成相當於電容器C 1〜C 7之部分。接著，在電感元件 L1〜L3與導電路SI ，S2及相當於電容器C1〜 C 7部分表面將銅層以電鍍或薄膜技術形成後，如第8 ( e )所示，在除了導電圖案P部分形成保護膜1 〇。接著 ，如第8 ( f )所示，在氧化鋁基板1所有背面濺射鉻或 銅等之後，將此蝕刻成所需形狀藉形成背面電極1 1，構 成相當於背面側之導電圖案P 1部分。 按，以上說明之第8 ( a )〜（f )圖之製程，係對 經濟部智慧財產局員工消費合作社印製 於由刻設有向縱橫延伸爲格子狀之分割溝之氧化材所成之 大版基板進行，於下面所說明之第8 ( g )〜（j )圖之 製程，係對於此大版基板沿著一方向、之分割溝切斷即可得 到之矩形狀之分割片進行。 亦即，將大版基板切斷爲矩形狀分割片之後，如第8 (g )所示，在屬於此分割片切斷面之氧化鋁基板1兩端 面形成銀層1 2厚膜，以設於氧化鋁基板1表裏兩面之導 電圖案P，P 1之接地用電極（GND)與輸入用電極（ Vcc，Vctl ，RFin)及輸出用電極（RFout ) 彼此使用銀層1 2導通。此銀層1 2係相當於上述端面電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 535352 A7 B7 五、發明説明（15) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 極3之銀厚膜層，係不含玻璃成分之銀漿所成之低溫燒結 材。按，也可將這種銀層1 2之厚膜形成工程對於1個矩 形狀分割片進行，但是，若將複數分割片留些許間隙成重 疊狀態時，就可將銀層1 2對於複數分割片同時形成厚膜 ，將適合於大量生產。接著，在搭載銀層1 2與半導體裸 晶片之連接終點區域之各表面依序電鍍鎳質地層與銀層之 後，如第8 ( h )圖所示，在各連接終點區域上將二極體 D 1與電晶體T r 1之半導體裸晶片使用膏狀軟焊料或導 電漿等導電性接著劑固定。此時，如上述，對於半導體裸 晶片下面積形成小面積之連接終點區域，所以，防止從導 電性接著劑之半導體裸晶片之溢出，成爲導電性接著劑爲 不與半導體裸晶片周圍之導電圖案P發生不必要之短路。 接著，如第8 ( i )圖所示，將各半導體裸晶片使用導線 接合於導電圖案P既定部位之後，如第8 ( j )圖所示， 微調屬於射極電阻之電阻R 3進行輸出調整，並且，微調 調整用導電圖案之電感元件L 3來調整諧振頻率。此時， 諧振頻率之調整係分割爲各個氧化鋁基板1前之矩形狀分 割片之狀態下進行，因在各氧化鋁基板1隅部設有接地用 電極（G N D )，所以，設於相鄰接氧化鋁基板1之輸入 用電極（V cc，V ctl ，R F in)及輸出用電極（ R F out )間定位有接地用電極（G N D )，使諧振頻 率之調整不會對於相鄰接之氧化鋁基板1電路發生不良影 響。 接著，在矩形狀分割片之各個氧化鋁基板1安裝遮蔽 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） 535352 A7 ___ B7 _ 五、發明説明（16) (請先閲讀背面之注意事項再填寫本頁) 蓋板2，將該遮蔽蓋板2之腳片2 a焊錫導通於接地電極 (G N D )端面電極3之後，藉將分割片沿著另方分割溝 在各個氧化鋁基板1進行細分割，就可得到如第1圖所示 之電子電路單元。 依據關於構成爲如此之上述實施形態例之電子電路單 元，在氧化鋁基板1上形成電容器C1〜C7，電阻R1 〜R3，電感元件L1〜L3，導電路SI ，S2等之電 路元件與連接於這些電路元件之導電圖案P之薄膜，並且 ，在此氧化鋁基板1上導線接合二極體D 1與電晶體 T r 1之半導體裸晶片，並且，因在氧化鋁基板1側面設 導電圖案之接地用電極與連接於輸出入用電極之端面電極 3，所以，將所需之電路構成元件使用薄膜技術與半導體 元件之導線接合可在氧化鋁基板1上高密度地安裝，而實 現小型化較佳之表面安裝型之電子電路單元。 經濟部智慧財產局員工消費合作社印製 又，由在氧化鋁基板1上形成薄膜之一對導電路S 1 ，S 2構成不平衡/平衡變換電路，所以，使兩導電路 S 1，S 2間之間隙變狹可確保所需之耦合度，從此點也 有益於電子電路單元之小型化。 按，於上述實施形態例，係將構成不平衡/平衡變換 電路一對之導電路SI，S2在氧化鋁基板1之同一面上 形成薄膜之情形做了說明，但是與電容器C 1〜C 7之構 成同樣，也可將一對導電路S 1，S 2在氧化鋁基板1上 經由S i〇2 等絕緣物疊層，這樣做時，可將在氧化鋁 基板1上所占之兩導電路之設置空間更加變狹。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 535352 A7 ____^____ 五、發明説明（17) 又，因在連接輸入用電極（V cc，C ctl )及輸出 用電極（RF out )與電容器C2，C7之導電圖案P 設放電用之鄰近部G，所以，不僅可確實防止這些電容器 C 2，C 7之靜電破壞，並且，因可將此空氣間隙G使用 薄膜技術形成高尺寸精度，所以可做鄰近部G之間隙尺寸 變狹而可以進行在低電壓之放電。 又，形成薄膜之電感元件之中，將諧振頻率設定用之 電感元件L 2形成爲渦卷狀成爲集中常數型之諧振用電感 ，所以，使該電感元件L 2之導體間距離變狹達成諧振用 電感之小型化，從此點也可實現電子電路單元之小型化。 又，包含此電感元件L 2之所有電感元件L 1〜L 3成爲 調整用導電圖案，因該電感元件L 3之微調增加電感元件 L 3之卷數來調整諧振頻率，所以可簡單地進行諧振頻率 之調整，並且，因使微調後之電感元件L 3與諧振頻率設 定用之電感元件L 2之導體寬度變成相同，所以電感元件 L 2與電感元件L 3之特性阻抗不會改變。 經濟部皆W;)吋 (請先閲讀背面之注意事項再填寫本頁) 【發明效果】 本發明係如以上所說明之形態實施，可發揮下面所記 載之效果。 在氧化鋁基板上形成包括電容器及電阻之電路元件與 導電圖案薄膜，在此氧化鋁基板上導線接合半導體元件之 裸晶片，並且，在氧化鋁基板上形成由一對導電路所成之 電感元件薄膜來構成不平衡/平衡變換電路，所以不僅在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 535352 B7 五、發明説明（18) (請先閲讀背面之注意事項再填寫本頁) 氧化鋁基板上可用高密度安裝所需電路零件，並且，將使 構成不平衡/平衡變換電路之兩導電路間之間隙變狹以確 保所需耦合度，可達成電子電路單元之小型化。 在氧化鋁基板上形成包括電容器及電阻及電感元件之 電路元件與連接於這些電路元件之導電圖案薄膜，並且， 導線接合半導體裸晶片，且，在輸入用電極及輸出用電極 之至少一方與連接電容器之導電圖案設放電用之鄰近部， 所以，高密度地安裝在氧化鋁基板上所需之電路零件，可 達成電子電路單元之小型化。又，藉鄰近部可確實防止電 容器之靜電破壞，並且，使此鄰近部之放電部變狹就可在 低電壓放電。 在氧化鋁基板上形成包括電容器及電阻之電路元件與 導電圖案薄膜，並且，導線接合半導體裸晶片，至少將構 成諧振頻率設定用電感元件之電感元件成爲渦卷狀，所以 ，不僅以高密度地安裝在氧化鋁基板上所需之電路零件， 並且，將諧振頻率設定用電感元件之導體間距離使用薄膜 技術變狹，可實現電子電路單元之小型化。 經濟部智慧財產局員工消費合作社印製 圖式之簡單說明 第1圖係關於本發明實施形態例之電子電路單元之斜 視圖。 弟2圖係表不電路構成布置之氧化銘基板之平面圖。 第3圖係氧化鋁基板之背面圖。 弟4圖係電路構成之說明圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 535352 A7 B7 五 、發明説明（19) 說 之 係 域 區 點 終 。 接 圖連 視。與 斜圖片 之面晶 極剖裸 電之體 面極導 端電半 示面示 表端表 係係係 圖圖圖 5 6 7 第第第 明 圖 明 說 之。 程圖 製明 元說 單之 路成 電構 子路 電電 示他 表其 係係 圖 圖 平 之 板 基 鋁 化 氧 之 置 布 成 構 路 電 他 其 示 表 係 圖 ο 圖 面 1 板 明基 說銘 之化 號氧 符 板 蓋 蔽 遮 極 電 面 端 ---------^衣-- (請先閲讀背面之注意事項再填寫本頁) 膜 9 C 5 ， 一 ， 膜 1 域質 C 區介 ， 點電層 終 銀 接 8 連 ，2 極 1 5 電， ， 部膜 片下護 晶 保 裸7 體 ，ο a r _ 3 T R ， 1 一 一—-* P ο 1 Γ ， 一—iRTp 6 極器 ， 電容 口部電 開上 半阻 電 訂 路 ， 電 。 件導域 元 區 感 2 點 電 S 終 ,接 3 1 連 L S ~ ， L 1 體 S L 晶， ， 電案 阻 圖 電 2 電 經濟部智慧財產局R工消費合作社印製 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 535352 A8 B8 C8 D8 六、申請專利範圍 1 1 · 一種電子電路單元，其特徵爲： (請先閱讀背面之注意事項再填寫本頁} 在氧化鋁基板上以薄膜形成包含電容器及電阻之電路 元件及連接於這些電路元件之導電圖案，在上述氧化鋁基 板上搭載半導體裸晶片之同時，將該半導體裸晶片導線接 合於上述導電圖案’並且，在上述氧化鋁基板上以薄膜形 成隔開既定間隔而對向之一對導電路所構成之電感元件， 藉由該電感元件來構成不平衡/平衡變換電路。 2 ·如申請專利範圍第1項之電子電路單元，其中將 上述一對導電路形成於上述氧化鋁基板上之同一面上·。 3 ·如申請專利範圍第1項之電子電路單元，其中在 上述氧化鋁基板上介由絕緣物疊層上述一對導電路。 4 ·如申請專利範圍第2項之電子電路單元，其中在 上述氧化鋁基板上介由絕緣物疊層上述一對導電路。 5 ·如申請專利範圍第1項之電子電路單元，其中將 上述一對導電路形成爲渦卷狀或銅齒狀。 6 .如申請專利範圍第2項之電子電路單元，其中將 上述一對導電路形成爲渦卷狀或鋸齒狀。 經濟部智慧財產局員工消費合作社印製 7 ·如申請專利範圍第3項之電子電路單元，其中將 上述一對導電路形成爲渦卷狀或鋸齒狀。 8 ·如申請專利範圍第4項之電子電路單元，其中將 上述一對導電路形成爲渦卷狀或鋸齒狀。 9 . 一種電子電路單元，其特徵爲： 在方形平板狀之氧化鋁基板上，以薄膜形成包含電容 器、電阻及電感元件之電路元件及連接於這些電路元件之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 535352 Α8 Β8 C8 D8 六、申請專利範圍 2 導電圖案之同時，在上述導電圖案搭載被導線接合之半導 體裸晶片，在上述氧化鋁基板側面設置連接於上述導電圖 案之輸入用電極及輸出用電極，在連接這些輸入用電極及 輸出用電極之至少一方與上述電容器之上述導電圖案上設 置放電用之鄰近部。 1 〇 ·如申請專利範圍第9項之電子電路單元，其中 將上述導電圖案彼此對向並設之同時，在這些導電圖案之 各個設置尖端彼此相向之突部作爲上述鄰近部。 1 1 · 一種電子電路單元，其特徵爲具有： 在氧化鋁基板上以薄膜形成之包含電容器、電阻及電 感元件之電路元件，及在上述氧化鋁基板上被導線接合之 半導體裸晶片，上述電感元件爲至少具有諧振頻率設定用 電感元件，將該諧振頻率設定用電感元件以薄膜形成爲渦 卷形狀。 1 2 ·如申請專利範圍第1 1項之電子電路單元，其 中在上述諧振頻率設定用電感元件表面設銅電鍍。 1 3 ·如申請專利範圍第1 1項之電子電路單元，其 中在上述氧化鋁基板上以薄膜形成連接於上述諧振頻率設 定用電感元件之調整用導電圖案，藉由該調整用導電圖案 之微調以增加上述諧振頻率設定用電感元件之卷數來調整 諧振頻率。 1 4 ·如申請專利範圍％ 1 2項之電子電路單元，其 中在上述氧化銘基板上以薄膜形成連接於上述諧.振頻率設 定用電感元件之調整用導電圖案，藉由該調整用導電圖案 本ί氏張尺度適用中國國家標準(CNS ) Α4規格（210Χ297公釐） ~ ： "^ (請先閱讀背面之注意事項再填寫本頁) 一裝· 訂 經濟部智慧財產局員工消費合作社印製 535352 A8 B8 C8 D8____ 六、申請專利範圍 3 之微調以增加上述諧振頻率設定用電感元件之卷數來調整 諧振頻率。 1 5 ·如申請專利範圍第1 3項之電子電路單元，其 中將上述諧振頻率設定用電感元件與微調後之上述調整用 導電圖案之各個導體寬度設定爲大約相同。 1 6 ·如申請專利範圍第1 4項之電子電路單元’其 中將上述諧振頻率設定用電感元件與微調後之上述調整用 導電圖案之各個導體寬度設定爲大約相同° (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -25-
TW090110509A 2000-05-30 2001-05-02 Surface-mounting type electronic circuit unit TW535352B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000160272A JP3244681B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160249A JP3244677B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160282A JP2001339243A (ja) 2000-05-30 2000-05-30 電子回路ユニット

Publications (1)

Publication Number Publication Date
TW535352B true TW535352B (en) 2003-06-01

Family

ID=27343555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110509A TW535352B (en) 2000-05-30 2001-05-02 Surface-mounting type electronic circuit unit

Country Status (6)

Country Link
US (1) US6518658B2 (zh)
EP (1) EP1161124B1 (zh)
KR (1) KR100400653B1 (zh)
CN (1) CN1208835C (zh)
DE (1) DE60121861T2 (zh)
TW (1) TW535352B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498602B (en) * 2000-05-30 2002-08-11 Alps Electric Co Ltd Circuit unit
FI20001384A (fi) * 2000-06-09 2001-12-10 Nokia Networks Oy Upotetun rakenteen virittäminen
JP3940026B2 (ja) * 2002-05-23 2007-07-04 アルプス電気株式会社 電子回路ユニットの製造方法
DE10320091B3 (de) * 2003-05-05 2004-10-07 Web.De Ag Ermittlung einer Datenübertragungsqualität
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
US10419572B2 (en) * 2013-08-06 2019-09-17 Walmart Apollo, Llc Caching system and method
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
CN109496057A (zh) * 2018-11-12 2019-03-19 晶晨半导体(上海)股份有限公司 一种印制电路板布局
US11984547B2 (en) 2018-12-26 2024-05-14 Kyocera Corporation Wiring board, and light emitting device and display device using same
CN114531838B (zh) * 2022-03-21 2023-07-21 湖南冠陶电子科技有限公司 一种多层板式滤波电容器的加工系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001711A (en) * 1974-08-05 1977-01-04 Motorola, Inc. Radio frequency power amplifier constructed as hybrid microelectronic unit
JPS54182848U (zh) * 1978-06-16 1979-12-25
US5258738A (en) * 1991-04-16 1993-11-02 U.S. Philips Corporation SMD-resistor
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH0653049A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp チップ型ｌｃフィルタ
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
JPH0974165A (ja) 1995-09-07 1997-03-18 Oki Electric Ind Co Ltd マルチチップモジュール用基板
JP3481069B2 (ja) * 1997-02-26 2003-12-22 日本特殊陶業株式会社 トリミングコンデンサ付積層回路
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
KR100281637B1 (ko) * 1997-12-22 2001-03-02 정선종 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법
JP3353037B2 (ja) * 1999-04-19 2002-12-03 北陸電気工業株式会社 チップ抵抗器
TW428306B (en) 1999-07-01 2001-04-01 Viking Tech Corp Packaging method for thin-film passive device on silicon

Also Published As

Publication number Publication date
EP1161124A2 (en) 2001-12-05
US6518658B2 (en) 2003-02-11
EP1161124A3 (en) 2003-10-29
KR100400653B1 (ko) 2003-10-08
EP1161124B1 (en) 2006-08-02
CN1332600A (zh) 2002-01-23
DE60121861D1 (de) 2006-09-14
CN1208835C (zh) 2005-06-29
DE60121861T2 (de) 2007-02-15
KR20010109151A (ko) 2001-12-08
US20020011658A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JPH0595202A (ja) 誘電体フイルタ
TW535352B (en) Surface-mounting type electronic circuit unit
JPH07193403A (ja) 共振器
TW483233B (en) Electronic circuit unit
TW502492B (en) Electronic circuit unit
TW498602B (en) Circuit unit
TW517447B (en) Semiconductor electronic circuit unit
JP3244681B2 (ja) 電子回路ユニット
JPS6033723A (ja) チュ−ナ装置
JP2001339243A (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP2900736B2 (ja) インピーダンス変換素子
JP3246908B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP2001345643A (ja) 電圧制御発振器
JPS60153623A (ja) 同調装置
JPS60153627A (ja) 同調装置
JPS60153630A (ja) 同調装置
JP2001345641A (ja) 電圧制御発振器
JP2001339038A (ja) 電子回路ユニット
JP2001345642A (ja) 電圧制御発振器
JPS60153624A (ja) 同調装置
JP2001345639A (ja) 電圧制御発振器
JPS60153626A (ja) 同調装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees