JPH0974165A - マルチチップモジュール用基板 - Google Patents
マルチチップモジュール用基板Info
- Publication number
- JPH0974165A JPH0974165A JP7230142A JP23014295A JPH0974165A JP H0974165 A JPH0974165 A JP H0974165A JP 7230142 A JP7230142 A JP 7230142A JP 23014295 A JP23014295 A JP 23014295A JP H0974165 A JPH0974165 A JP H0974165A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal layer
- substrate
- region
- sealing region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 マルチチップモジュールの大きさを実質的に
小型化できるマルチチップモジュール用基板を提供す
る。 【解決手段】 半田封止領域(18)に予め載せてある
半田を約330°Cにて加熱溶融し、さらに不活性ガス
中で蓋をして、キャップの下端部分を半田封止領域(1
8)にろう付けして、セラミック基板(10)上の電気
回路部品(15、16)等を封止する。この際に、金と
錫の合金半田は、半田封止領域(18)の金属層全体の
中に液体の状態で広がるが、半田封止領域(18)と金
属層(12)との間には、半田流出防止用のスリット領
域(23)が存在するために、金属層(12)における
ワイヤボンディング位置まで半田合金が流出するおそれ
はない。
小型化できるマルチチップモジュール用基板を提供す
る。 【解決手段】 半田封止領域(18)に予め載せてある
半田を約330°Cにて加熱溶融し、さらに不活性ガス
中で蓋をして、キャップの下端部分を半田封止領域(1
8)にろう付けして、セラミック基板(10)上の電気
回路部品(15、16)等を封止する。この際に、金と
錫の合金半田は、半田封止領域(18)の金属層全体の
中に液体の状態で広がるが、半田封止領域(18)と金
属層(12)との間には、半田流出防止用のスリット領
域(23)が存在するために、金属層(12)における
ワイヤボンディング位置まで半田合金が流出するおそれ
はない。
Description
【0001】
【発明の属する技術分野】この発明は、複数のLSI等
のベアチップを一枚のセラミック基板等に表面実装する
ために使用されるマルチチップモジュール用基板に関す
る。
のベアチップを一枚のセラミック基板等に表面実装する
ために使用されるマルチチップモジュール用基板に関す
る。
【0002】
【従来の技術】マルチチップモジュール(MCM)と
は、基板上の実装密度向上や動作の高速化を図るため
に、小型の基板上にパッケージング前の状態で複数のベ
アチップを表面実装したものである。図4には、従来の
マルチチップモジュール(MCM)用のパッケージの一
例を示す。
は、基板上の実装密度向上や動作の高速化を図るため
に、小型の基板上にパッケージング前の状態で複数のベ
アチップを表面実装したものである。図4には、従来の
マルチチップモジュール(MCM)用のパッケージの一
例を示す。
【0003】矩形のセラミック基板10には、予め表裏
を貫通する孔を形成しておき、その孔の中にタングステ
ンを充填してバイアホール(via hole)11とする。ま
た、セラミック基板10の表面には、接地面のパターン
を構成する金属層12や回路接続線路のパターンとなる
金属層13等が、例えばNiCr/Auの多層構成で形
成される。ここで、NiCr層の厚さは、0.2μm、
Au層の厚さは、1μm程度に設定される。
を貫通する孔を形成しておき、その孔の中にタングステ
ンを充填してバイアホール(via hole)11とする。ま
た、セラミック基板10の表面には、接地面のパターン
を構成する金属層12や回路接続線路のパターンとなる
金属層13等が、例えばNiCr/Auの多層構成で形
成される。ここで、NiCr層の厚さは、0.2μm、
Au層の厚さは、1μm程度に設定される。
【0004】さらに基板10の表面には、薄膜を用いた
抵抗14及びコンデンサ15が形成される。ここで一般
に、抵抗14の薄膜材料には窒化タンタルTaNが、ま
た、コンデンサ15の薄膜材料には五酸化タンタルTa
2 O5 や酸窒化タンタルTaNX OY が使用される。な
お、コンデンサ15等の上面電極は上記金属層12、1
3と同一のNiCr/Au層により形成されている。
抵抗14及びコンデンサ15が形成される。ここで一般
に、抵抗14の薄膜材料には窒化タンタルTaNが、ま
た、コンデンサ15の薄膜材料には五酸化タンタルTa
2 O5 や酸窒化タンタルTaNX OY が使用される。な
お、コンデンサ15等の上面電極は上記金属層12、1
3と同一のNiCr/Au層により形成されている。
【0005】このようなMCM用のセラミック基板10
には、トランジスタチップ16がダイスボンディングに
よって接着され、更にトランジスタチップ16及びコン
デンサ15等の上面電極は、ボンディングワイヤ17に
よって回路接続線路用の金属層13や接地面用の金属層
12と接続される。このボンディングワイヤ17には、
通常Auの細線が使用されている。
には、トランジスタチップ16がダイスボンディングに
よって接着され、更にトランジスタチップ16及びコン
デンサ15等の上面電極は、ボンディングワイヤ17に
よって回路接続線路用の金属層13や接地面用の金属層
12と接続される。このボンディングワイヤ17には、
通常Auの細線が使用されている。
【0006】以上に説明したように、通常のMCM用の
セラミック基板10の上の回路構成部品は、トランジス
タを始めとして、LSI等の半導体素子がベアチップ状
態で搭載される。そこで、これら基板10上の半導体素
子を水分等を含んだ外気の影響から保護するために、基
板10表面に蓋(キャップ)を被せてパッケージングし
て、これら回路構成部品を外気から気密封止(hermetic
seal)する必要がある。そして、この蓋の材料には、
製作コストが小さく、しかも電磁的な遮蔽効果をも有す
るように、金属が好んで使用されている。
セラミック基板10の上の回路構成部品は、トランジス
タを始めとして、LSI等の半導体素子がベアチップ状
態で搭載される。そこで、これら基板10上の半導体素
子を水分等を含んだ外気の影響から保護するために、基
板10表面に蓋(キャップ)を被せてパッケージングし
て、これら回路構成部品を外気から気密封止(hermetic
seal)する必要がある。そして、この蓋の材料には、
製作コストが小さく、しかも電磁的な遮蔽効果をも有す
るように、金属が好んで使用されている。
【0007】上記セラミック基板10の表面に形成され
た金属層12のうち、図の破線にて示す周辺部分18
は、金属製の蓋の下端面をろう材を用いて固着して、回
路構成部品を密封するための半田封止領域とされてい
る。この半田封止領域18に、接着剤として使用される
Au/Snの半田合金を予め塗布しておいて、さらにセ
ラミック基板10全体を5秒程度の間、約330°Cに
加熱して蓋を接着するために半田を溶融し、半田封止を
実行していた。
た金属層12のうち、図の破線にて示す周辺部分18
は、金属製の蓋の下端面をろう材を用いて固着して、回
路構成部品を密封するための半田封止領域とされてい
る。この半田封止領域18に、接着剤として使用される
Au/Snの半田合金を予め塗布しておいて、さらにセ
ラミック基板10全体を5秒程度の間、約330°Cに
加熱して蓋を接着するために半田を溶融し、半田封止を
実行していた。
【0008】
【発明が解決しようとする課題】ところで、上記ワイヤ
17をワイヤボンディングする場合にも、セラミック基
板10を200°C程度に加熱して、金属層12表面の
金層を融解して軟化させている。しかし金の細線と金属
層12との接続強度は、蓋の封止に使用されるAu/S
nの半田合金が金属層12の上層を構成する金層に流れ
込むようになると、ワイヤボンディングの接着強度が低
下したり、接着自体が不完全になる等の問題があった。
17をワイヤボンディングする場合にも、セラミック基
板10を200°C程度に加熱して、金属層12表面の
金層を融解して軟化させている。しかし金の細線と金属
層12との接続強度は、蓋の封止に使用されるAu/S
nの半田合金が金属層12の上層を構成する金層に流れ
込むようになると、ワイヤボンディングの接着強度が低
下したり、接着自体が不完全になる等の問題があった。
【0009】そこで、従来のマルチチップモジュール用
基板では、基板周囲に実際に蓋を被せるのに必要な幅
(0.2mm程度)以上に、例えば10mm以上の封止領域1
8を設けて、半田が融けて金属層12に流れ出しても、
ワイヤボンディングの強度や、品質に影響を及ぼさない
ようにパターン設計していた。このために、実際にMC
Mの組立に必要な面積以上に大きなセラミック基板10
を用意しなければならないという問題があった。
基板では、基板周囲に実際に蓋を被せるのに必要な幅
(0.2mm程度)以上に、例えば10mm以上の封止領域1
8を設けて、半田が融けて金属層12に流れ出しても、
ワイヤボンディングの強度や、品質に影響を及ぼさない
ようにパターン設計していた。このために、実際にMC
Mの組立に必要な面積以上に大きなセラミック基板10
を用意しなければならないという問題があった。
【0010】この発明は、上述のような課題を解決する
ためになされたもので、マルチチップモジュールの大き
さを実質的に小型化できるマルチチップモジュール用基
板を提供することを目的としている。
ためになされたもので、マルチチップモジュールの大き
さを実質的に小型化できるマルチチップモジュール用基
板を提供することを目的としている。
【0011】
【課題を解決するための手段】請求項1に係るマルチチ
ップモジュール用基板は、絶縁性材料の表面に封止用の
蓋を半田付けする半田封止領域を有するマルチチップモ
ジュール用基板において、前記半田封止領域より内側も
しくは外側の領域に金属層を設け、前記半田封止領域と
前記金属層との境界部分には一定幅の帯状の金属層のな
い領域を閉ループ状に形成しておくことによって、前記
封止用の半田材が溶融した場合に、半田封止領域より内
側もしくは外側の領域に対して前記半田材の流出を阻止
することを特徴とする。
ップモジュール用基板は、絶縁性材料の表面に封止用の
蓋を半田付けする半田封止領域を有するマルチチップモ
ジュール用基板において、前記半田封止領域より内側も
しくは外側の領域に金属層を設け、前記半田封止領域と
前記金属層との境界部分には一定幅の帯状の金属層のな
い領域を閉ループ状に形成しておくことによって、前記
封止用の半田材が溶融した場合に、半田封止領域より内
側もしくは外側の領域に対して前記半田材の流出を阻止
することを特徴とする。
【0012】
【発明の実施の形態】以下、添付した図面を参照して、
この発明の2つの実施の態様を説明する。
この発明の2つの実施の態様を説明する。
【0013】実施の態様1 図1は、この発明に係るMCM用パッケージを示す部分
斜視図である。セラミック基板10の表面中央部には接
地面を構成する金属層12が形成され、その周辺部分に
は半田封止領域をなす金属層18が約0.5mm幅のス
リット領域23を挟んで形成されている。これら金属層
12と18とは例えばNiCr/Auの積層工程とし
て、回路接続線路のパターンとなる金属層13と同時に
セラミック基板10上に形成される。またスリット領域
23は、セラミック基板10上でそのセラミック表面が
露出して、半田封止領域に塗布された半田合金が加熱さ
れた際に、中央部の接地面の金属層12に流出しないよ
うに機能する。
斜視図である。セラミック基板10の表面中央部には接
地面を構成する金属層12が形成され、その周辺部分に
は半田封止領域をなす金属層18が約0.5mm幅のス
リット領域23を挟んで形成されている。これら金属層
12と18とは例えばNiCr/Auの積層工程とし
て、回路接続線路のパターンとなる金属層13と同時に
セラミック基板10上に形成される。またスリット領域
23は、セラミック基板10上でそのセラミック表面が
露出して、半田封止領域に塗布された半田合金が加熱さ
れた際に、中央部の接地面の金属層12に流出しないよ
うに機能する。
【0014】上記接地面金属層12の所定部分には、セ
ラミック基板10の表裏を貫いて複数の接地用のバイア
ホール21、21が形成されており、基板裏面に形成さ
れた接地電極と電気的な導通をとるためにタングステン
が充填されている。また、セラミック基板10の側面部
分の複数箇所に半円柱状の窪みをつけ、その表面に金属
層を塗布して複数のキャスタライゼーション22、22
が形成されている。これらキャスタライゼーション22
によって、半田封止領域18の表面の金属層18と基板
裏面の接地用の金属層(図示せず)との間で電気的な導
通をとっている。したがって、スリット領域23が閉ル
ープ状に形成されていても、半田封止領域18の電位、
即ちキャップとなる蓋の電位を確実に接地電位に保持で
きる。なお、ここでは図4の従来装置と対応する部分に
は対応する参照番号を付け、それらについての説明は省
略する。
ラミック基板10の表裏を貫いて複数の接地用のバイア
ホール21、21が形成されており、基板裏面に形成さ
れた接地電極と電気的な導通をとるためにタングステン
が充填されている。また、セラミック基板10の側面部
分の複数箇所に半円柱状の窪みをつけ、その表面に金属
層を塗布して複数のキャスタライゼーション22、22
が形成されている。これらキャスタライゼーション22
によって、半田封止領域18の表面の金属層18と基板
裏面の接地用の金属層(図示せず)との間で電気的な導
通をとっている。したがって、スリット領域23が閉ル
ープ状に形成されていても、半田封止領域18の電位、
即ちキャップとなる蓋の電位を確実に接地電位に保持で
きる。なお、ここでは図4の従来装置と対応する部分に
は対応する参照番号を付け、それらについての説明は省
略する。
【0015】つぎに、上記マルチチップモジュール用基
板の上にマルチチップモジュールを組み立てる手順につ
いて説明する。
板の上にマルチチップモジュールを組み立てる手順につ
いて説明する。
【0016】まず、セラミック基板10の表面中央部に
トランジスタチップ16をダイスボンディングによって
固定する。さらに、トランジスタチップ16と予めセラ
ミック基板10上に形成されたコンデンサ15の上部電
極とを、金線のボンディングワイヤ17によって接地面
の金属層12や回路接続用の金属層13等に接続する。
こうして基板上で完成した電子回路は、気密封止のため
のキャップにより蓋がされる。
トランジスタチップ16をダイスボンディングによって
固定する。さらに、トランジスタチップ16と予めセラ
ミック基板10上に形成されたコンデンサ15の上部電
極とを、金線のボンディングワイヤ17によって接地面
の金属層12や回路接続用の金属層13等に接続する。
こうして基板上で完成した電子回路は、気密封止のため
のキャップにより蓋がされる。
【0017】この気密封止の工程では、半田封止領域1
8に予め載せてある半田を約330°Cにて加熱溶融
し、さらに不活性ガス中で蓋をして、キャップの下端部
分を半田封止領域にろう付けして、封止するのである。
この際に、金と錫の合金半田は、半田封止領域18の金
属層全体の中に液体の状態で広がる。しかし、従来の基
板とは異なり、半田封止領域18と金属層12との間に
は、半田流出防止用のスリット領域23が存在するため
に、金属層12のワイヤボンディング位置まで半田合金
が流出するおそれはない。スリット領域23の表面はセ
ラミックであって、液化した半田合金等の金属に対して
濡れ性が悪いからである。
8に予め載せてある半田を約330°Cにて加熱溶融
し、さらに不活性ガス中で蓋をして、キャップの下端部
分を半田封止領域にろう付けして、封止するのである。
この際に、金と錫の合金半田は、半田封止領域18の金
属層全体の中に液体の状態で広がる。しかし、従来の基
板とは異なり、半田封止領域18と金属層12との間に
は、半田流出防止用のスリット領域23が存在するため
に、金属層12のワイヤボンディング位置まで半田合金
が流出するおそれはない。スリット領域23の表面はセ
ラミックであって、液化した半田合金等の金属に対して
濡れ性が悪いからである。
【0018】このように、スリット領域23を設けるこ
とによって、溶融した半田合金を狭い幅の半田封止領域
18に閉じ込めて、他の金属層にまで達することがない
から、実際にMCMの組立に必要な面積以上に大きなセ
ラミック基板10を用意しなければならないという不都
合は解消できる。
とによって、溶融した半田合金を狭い幅の半田封止領域
18に閉じ込めて、他の金属層にまで達することがない
から、実際にMCMの組立に必要な面積以上に大きなセ
ラミック基板10を用意しなければならないという不都
合は解消できる。
【0019】実施の態様2 図2は、この発明に係るマルチチップモジュール用基板
を示す。
を示す。
【0020】この基板20も、図1の実施の態様1と同
じく、セラミック基板であって、その表面中央部にはコ
ンデンサ15、トランジスタチップ16等が固定され
る。図1のものと異なるのは、半田封止領域18の外側
にスパイラル状のインダクタンス25が配置されてお
り、インダクタンス25の一方の端部がバイアホール2
6によってセラミック基板20裏面の信号入力端子と接
続されるとともに、他方の端部のバイアホール11bが
裏面の金属パターンを介してトランジスタチップ16の
ゲート信号入力用のバイアホール11aに接続されてい
る点である。また、トランジスタチップ16のドレイン
信号出力用のバイアホール24aは、セラミック基板2
0裏面の金属パターンを介して回路接続線路用の金属層
13のバイアホール24bと接続されている。さらに、
半田封止領域18の内側にスリット領域23aが形成さ
れているだけでなく、外側にも同様のスリット領域23
bが、それぞれ約0.2mmの幅で閉ループ状に形成され
ている。
じく、セラミック基板であって、その表面中央部にはコ
ンデンサ15、トランジスタチップ16等が固定され
る。図1のものと異なるのは、半田封止領域18の外側
にスパイラル状のインダクタンス25が配置されてお
り、インダクタンス25の一方の端部がバイアホール2
6によってセラミック基板20裏面の信号入力端子と接
続されるとともに、他方の端部のバイアホール11bが
裏面の金属パターンを介してトランジスタチップ16の
ゲート信号入力用のバイアホール11aに接続されてい
る点である。また、トランジスタチップ16のドレイン
信号出力用のバイアホール24aは、セラミック基板2
0裏面の金属パターンを介して回路接続線路用の金属層
13のバイアホール24bと接続されている。さらに、
半田封止領域18の内側にスリット領域23aが形成さ
れているだけでなく、外側にも同様のスリット領域23
bが、それぞれ約0.2mmの幅で閉ループ状に形成され
ている。
【0021】セラミック基板20の表面の接地用の金属
層は、約0.5mmの幅の半田封止領域18の内外で金属
層12aと金属層12bとに分離形成されており、内側
の金属層12aと半田封止領域18はそれぞれ接地用の
バイアホール21、27を介して裏面の接地用の金属パ
ターンと接続されている。また、外側の金属層12bは
セラミック基板20の側面に形成した半円柱状の窪みに
金属を塗布したキャスタライゼーション22を介して、
裏面の接地用の金属パターンと接続されている。なお、
図3は図2のマルチチップモジュールとして構成される
回路の等価回路図である。
層は、約0.5mmの幅の半田封止領域18の内外で金属
層12aと金属層12bとに分離形成されており、内側
の金属層12aと半田封止領域18はそれぞれ接地用の
バイアホール21、27を介して裏面の接地用の金属パ
ターンと接続されている。また、外側の金属層12bは
セラミック基板20の側面に形成した半円柱状の窪みに
金属を塗布したキャスタライゼーション22を介して、
裏面の接地用の金属パターンと接続されている。なお、
図3は図2のマルチチップモジュールとして構成される
回路の等価回路図である。
【0022】図2のマルチチップモジュール用基板20
では、コンデンサ15、トランジスタチップ16の上面
電極をワイヤボンディングによって結線したあとに、ト
ランジスタチップ16部分のみを気密封止する。そのた
めに、予めAuSnの半田合金のチップを半田封止領域
18に載せて、所定の温度まで加熱して、半田を溶融す
る。その後、金属製のキャップを半田封止領域18にお
いて、その下端部分を半田封止領域18にろう付けする
ことによって、トランジスタチップ16部分を封止す
る。この場合に、半田封止領域18と金属層12a、1
2bとの境界部分には金属層のない、セラミック基板表
面が露出したスリット領域23a、23bが介在してい
るために、溶融した半田は半田封止領域18の外部に流
出することがない。
では、コンデンサ15、トランジスタチップ16の上面
電極をワイヤボンディングによって結線したあとに、ト
ランジスタチップ16部分のみを気密封止する。そのた
めに、予めAuSnの半田合金のチップを半田封止領域
18に載せて、所定の温度まで加熱して、半田を溶融す
る。その後、金属製のキャップを半田封止領域18にお
いて、その下端部分を半田封止領域18にろう付けする
ことによって、トランジスタチップ16部分を封止す
る。この場合に、半田封止領域18と金属層12a、1
2bとの境界部分には金属層のない、セラミック基板表
面が露出したスリット領域23a、23bが介在してい
るために、溶融した半田は半田封止領域18の外部に流
出することがない。
【0023】したがって、このマルチチップモジュール
用基板は第1の実施の態様と同じく、半田流出を阻止で
きる効果を有し、マルチチップモジュールの大きさを実
質的に小型化できる。
用基板は第1の実施の態様と同じく、半田流出を阻止で
きる効果を有し、マルチチップモジュールの大きさを実
質的に小型化できる。
【0024】上述した2つの実施の態様では、半導体チ
ップを使用した電子回路のパッケージを例について説明
したが、半導体以外のチップ、例えば表面弾性波フィル
タ等の誘電体構成のチップを用いたマルチチップモジュ
ールを封止するばあいの基板としても適用できる。ま
た、基板に搭載されるチップの数は、基本的には複数の
場合を想定しているが、1個だけであってもよい。さら
に、基板の材料としてはセラミックだけに限定されず、
抵抗率が高く、しかも半田合金との濡れ性が悪い材料で
あれば、他の材料を選択することも可能である。
ップを使用した電子回路のパッケージを例について説明
したが、半導体以外のチップ、例えば表面弾性波フィル
タ等の誘電体構成のチップを用いたマルチチップモジュ
ールを封止するばあいの基板としても適用できる。ま
た、基板に搭載されるチップの数は、基本的には複数の
場合を想定しているが、1個だけであってもよい。さら
に、基板の材料としてはセラミックだけに限定されず、
抵抗率が高く、しかも半田合金との濡れ性が悪い材料で
あれば、他の材料を選択することも可能である。
【0025】
【発明の効果】この発明のマルチチップモジュール用基
板は、以上に説明したように構成されているので、マル
チチップモジュールの大きさを実質的に小型化できる効
果がある。
板は、以上に説明したように構成されているので、マル
チチップモジュールの大きさを実質的に小型化できる効
果がある。
【図1】 この発明の第1の実施の態様を示す部分斜視
図である。
図である。
【図2】 この発明の第2の実施の態様を示す部分斜視
図である。
図である。
【図3】 図2の等価回路を示す回路図である。
【図4】 従来のマルチチップモジュール用基板の一例
を示す部分斜視図である。
を示す部分斜視図である。
10 セラミック基板、12 接地面用の金属層、18
半田封止領域、21バイアホール、22 キャスタラ
イゼーション、23 半田流失防止用のスリット領域。
半田封止領域、21バイアホール、22 キャスタラ
イゼーション、23 半田流失防止用のスリット領域。
Claims (4)
- 【請求項1】 絶縁性材料の表面に封止用の蓋を半田付
けする半田封止領域を有するマルチチップモジュール用
基板において、 前記半田封止領域より内側もしくは外側の領域に金属層
を設け、 前記半田封止領域と前記金属層との境界部分には一定幅
の帯状の金属層のない領域を閉ループ状に形成しておく
ことによって、 前記封止用の半田材が溶融した場合に、半田封止領域よ
り内側もしくは外側の領域に対して前記半田材の流出を
阻止することを特徴とするマルチチップモジュール用基
板。 - 【請求項2】 前記半田封止領域は、裏面に形成した接
地用の電極と電気的に接続されていることを特徴とする
請求項1に記載のマルチチップモジュール用基板。 - 【請求項3】 前記金属層は、少なくとも金層を含むも
のであることを特徴とする請求項1又は請求項2のいず
れかに記載のマルチチップモジュール用基板。 - 【請求項4】 前記帯状の金属層のない領域は、少なく
とも0.5mm以上の幅であることを特徴とする請求項
1又は請求項2のいずれかに記載のマルチチップモジュ
ール用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7230142A JPH0974165A (ja) | 1995-09-07 | 1995-09-07 | マルチチップモジュール用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7230142A JPH0974165A (ja) | 1995-09-07 | 1995-09-07 | マルチチップモジュール用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0974165A true JPH0974165A (ja) | 1997-03-18 |
Family
ID=16903250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7230142A Withdrawn JPH0974165A (ja) | 1995-09-07 | 1995-09-07 | マルチチップモジュール用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0974165A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518658B2 (en) | 2000-05-30 | 2003-02-11 | Alps Electric Co., Ltd. | Surface-mounting type electronic circuit unit suitable for miniaturization |
US8664765B2 (en) | 2010-12-03 | 2014-03-04 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1995
- 1995-09-07 JP JP7230142A patent/JPH0974165A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518658B2 (en) | 2000-05-30 | 2003-02-11 | Alps Electric Co., Ltd. | Surface-mounting type electronic circuit unit suitable for miniaturization |
US8664765B2 (en) | 2010-12-03 | 2014-03-04 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080296717A1 (en) | Packages and assemblies including lidded chips | |
JPH06302709A (ja) | 表面実装型混成集積回路装置 | |
JP4864728B2 (ja) | 封着板およびその製造方法 | |
JP3642688B2 (ja) | 電子部品 | |
JPS6189657A (ja) | 半導体装置およびその製造方法 | |
JPH0974165A (ja) | マルチチップモジュール用基板 | |
JP2534881B2 (ja) | 気密封止回路装置 | |
JP2691352B2 (ja) | 電子部品塔載装置 | |
JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
JP3434406B2 (ja) | パッケージの製造方法 | |
KR100593914B1 (ko) | 반도체 소자 패키지 | |
JP6465484B2 (ja) | パッケージ用部品、電子部品および電子部品の製造方法 | |
JPH1041416A (ja) | 電子部品 | |
JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 | |
JPH10154778A (ja) | 半導体装置の製造方法 | |
JPH10107397A (ja) | 電子部品およびこれを搭載する回路 | |
JPS6336688Y2 (ja) | ||
JP2002100949A (ja) | 圧電発振器及びその製造方法 | |
JPH0645866A (ja) | 弾性表面波素子 | |
JPH0945801A (ja) | マルチチップモジュール用パッケージ | |
JPS6182448A (ja) | 半導体パツケ−ジ | |
JPH10294392A (ja) | パッケージ部材 | |
JPH0666128U (ja) | 表面実装型水晶発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |