KR100593914B1 - 반도체 소자 패키지 - Google Patents

Abstract

본 발명은 리드와 하부 패키지의 융착부분에서 납땜이 균일하게 융착되도록 함으로서 패키지의 밀봉 특성을 향상시킨 반도체 소자의 패키지를 제공하기 위한 것으로서, 본 발명은 반도체 칩을 밀봉된 수납공간 내에 수납하여 보호하는 반도체 소자 패키지에 있어서, 반도체 칩이 수납되는 수납공간이 형성되고, 균일한 폭으로 홈이 연속적으로 형성된 접합면을 갖으며, 상기 홈의 폭은 접합면의 폭에 대하여 1/3 이하의 크기인 하부 패키지; 상기 하부패키지의 수납공간 내에 장착되는 반도체칩; 및 상기 하부패키지의 상부면 열융착에 의하여 그 하면이 접합되어, 반도체칩의 수납 공간을 밀폐시키는 리드(LID)를 포함하여 이루어진다.

반도체 칩, 패키징, 세라믹, 접합, 융착, 납땜

Description

반도체 소자 패키지{Semiconductor device pakage}

도 1은 일반적인 반도체 소자 패키지의 구조를 나타낸 측단면도이다.

도 2는 종래 반도체 소자 패키지에 있어서, 리드와 하부 패키지의 융착부를 상세하게 나타낸 단면도이다.

도 3은 종래 반도체 소자 패키지에 있어서, 리드와 하부 패키지의 융착면 형상을 나타낸 도면이다.

도 4는 본 발명에 의한 반도체 소자 패키지를 나타낸 단면도이다.

도 5는 본 발명에 의한 반도체 소자 패키지에 있어서, 리드와 하부 패키지의 융착부 형상을 나타낸 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

41 : 하부패키지

43 : 리드(LID)

44 : 납땜(brazing)

45 : 융착층

본 발명은 반도체 소자의 패키지에 관한 것으로서, 보다 상세하게는 리드와 하부 패키지의 융착부분에서 납땜이 균일하게 융착되도록 함으로서 패키지의 밀봉 특성을 향상시킨 반도체 소자의 패키지에 관한 것이다.

일반적으로 반도체 소자는 반도체 공정에 의하여 제조되며 집적회로가 들어있는 다이(die) 혹은 칩(chip)(이하, 반도체 칩이라 한다)과, 상기 반도체 칩의 입출력 및 전원 단자들을 외부와 전기적으로 연결하고 습기나 먼지등의 주위 환경 및 기계적인 충격으로부터 반도체칩을 보호하는 패키지(pakage)로 이루어진다.

상기에서, 패키지는 반도체 소자의 가격, 신뢰성, 성능 등에 큰 영향을 미치는 요소로서, 최근 전자/통신기기의 소형화, 다기능화 추세에 따라서 반도체 패키지를 인쇄회로기판에 장착시키는 조립공정을 빠르고 정확하게 할 뿐만아니라, 전체적인 필요면적과 공간을 최대한 줄이는 방향으로 연구, 개발되고 있다.

이러한 반도체 소자의 패키지는 사용되는 재료와 인쇄회로기판에 실장시키는 형태에 따라서 그 종류가 구분되는데, 일반적으로 세라믹, 리드프레임, 인쇄회로기판, 써킷 테이프 또는 써킷 필름과 같은 기판에 반도체칩이 장착되고, 상기 반도체칩과 기판이 전기적으로 연결되며, 상기 기판에 외부 장치와 전기적으로 연결될 수 있도록 입출력 부재가 형성된다. 이러한 패키지 재료로는 플라스틱(plastic)과 세 라믹(ceramic) 두 종류가 일반적으로 사용되는데, 세라믹이 플라스틱보다는 가격이 높으나, 신뢰성이 높기 때문에, 점차 세라믹 패키지의 이용도가 높아지고 있다.

도 1은 이러한 반도체 소자의 패키지 구조를 보인 단면도로서, 반도체칩을 수납할 수 있도록 단차 형성되며 외부와의 전기적 연결을 위한 도전성패턴이 형성된 하부 패키지(11)와 , 상기 하부 패키지(11)의 내부에 형성된 수납 공간에 장착되어 전기적으로 연결되는 반도체칩(12)과, 상기 반도체 칩(12)이 위치한 공간을 밀폐시키기 위하여 상기 하부 패키지(11)의 상부에 접합되는 리드(13)로 이루어진다.

이러한 패키지 구조는 표면탄성파(SAW) 소자, 온도보상수정발진기(TCXO), 수정 진공자, FBAR등과 같은 온도, 습기, 먼지등과 같은 주위 환경에 영향을 받을 수 있는 반도체 소자에 일반적으로 사용된다.

상기 하부 패키지(11)는 플라스틱 에폭시 수지등을 이용하여 외부 틀을 형성하고, 상기에 리드프레임과 같은 전기적 구조물을 부착하여 형성할 수 도 있으며, 최근에는 설계에 따라 각각의 형태로 구성된 다수의 세라믹 시트에 전기적 연결을 위한 전극 및 비아홀을 형성하고 구현할 수 도 있다.

상기에서, 하부 패키지(11)의 내부에 형성되는 공간을 캐비티(cavity)라 한다. 이러한 캐비티에 장착되는 반도체 칩(12)을 외부 환경으로부터 보호하면서 정상적으로 작동하기 위해서는 상기 캐비티가 미리 정해진 수준의 진공도를 유지하여야 한다.

이를 위하여, 상기 하부 패키지(11)의 상부에 리드(13)를 용접시켜, 내부 공간을 밀봉시킨다.

상기 리드(13)는 예를 들어, 리드베이스(13a)의 전후면에 Ni 도금층(13b)을 형성하고, 그 일면에 AgCu로 이루어진 도금층(13c)을 더 형성하여 이루어지는 것으로서, 상기 하부 패키지(11)의 상부에 위치시킨 후, 심 실링(seam sealing), 융착, 용접 등의 방법에 의하여 그 접촉면을 접합시키게 된다. 이때, 상기 리드 베이스(13a)는 Fe-Ni-Co합금으로 이루어진 일명 KOVAR로 불려지는 재료로 구현된다.

따라서, 반도체 소자 패키지의 구조에 있어서, 상술한 하부 패키지(11)와 리드(13)의 접합은 밀봉상태에 많은 영향을 미치게 된다.

종래 반도체 소자 패키지의 접합면을 살펴보면, 도 2에 도시된 바와 같이, 하부 패키지(11)의 상부 접합면에, 융착을 위해 Ag, Ni, Au 이 차례로 도포되어 이루어진 융착층(15)을 형성하고, 상기 리드(13)의 하부면에는 납땜물질(brazing)(14)을 상기 하부 패키지(11)의 상면 형상대로 도포한 후, 상기 리드(13)와 하부패키지(11)를 고정한 후 열을 가한다. 이에 상기 납땜물질(14)이 녹으면서 하부 패키지(11)의 Ag, Ni, Au등과 융착되어 단단하게 결합되게 된다.

그런데, 종래의 반도체 소자 패키지에서는 하부 패키지(11)와 리드(13)의 융착시, 상기 납땜물질(14)이 접합면을 따라 균일하게 분포되지 않고, 리드(13)와 하부패키지(11)의 접합면의 상태, 가해지는 압력 차등에 따라서 불균일하게 도포된다.

도 3은 종래 반도체 소자 패키지에 있어서, 열 융착시의 납땜물질(14)의 분포 상태를 나타낸 도면으로서, 일부 분에서 납땜물질(14)이 뭉치고, 다른 부분에서는 너무 적게 분포되는 등 아주 불균일한 상태를 나타냄을 알 수 있다.

반도체 소자의 경우, 대부분 전기적 특성에 민감한 것으로서, 외부로부터 미세 먼지등이 들어오게 되면, 소자 불량이 발생할 수 있기 때문에, 패키지가 완전히 밀봉되어야 하는데, 상기와 같이, 융착면이 불균일하게 나타날 경우, 밀봉상태가 불완전해져, 소자 특성을 저하시킬 수 있다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 리드와 하부 패키지의 융착부분에서 납땜이 균일하게 융착되도록 함으로서 패키지의 밀봉 특성을 향상시킨 반도체 소자의 패키지를 제공하는 것이다.

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 반도체 칩을 밀봉 된 캐비티내에 수납하여 보호하는 반도체 소자 패키지에 있어서,

반도체 칩이 수납되는 수납공간이 형성되고, 그 상부의 접합면 상에 균일한 폭으로 홈이 연속적으로 형성된 하부 패키지;

상기 하부패키지의 수납공간 내에 장착되는 반도체칩; 및

상기 하부패키지의 상부면 열융착에 의하여 그 하면이 접합되어, 반도체칩의 수납 공간을 밀폐시키는 리드(LID)를 포함하여 이루어진다.

또한, 본 발명에 의한 반도체 소자 패키지는 상기 하부 패키지의 홈이 형성된 상부 접합면상에는 열융착을 위해 Ag, Ni, Au 의 금속물질중 하나 이상이 도포되며, 상기 리드와 하부패키지는 납땜물질을 사이에 개재하고, 열을 가하는 열 융착에 의하여 접합되는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 의한 반도체 소자 패키지에 대하여 설명한다.

도 4은 본 발명에 의한 반도체 소자 패키지의 구조를 나타낸 단면도이다.

상기 도 4에 있어서, 부호 41은 소정의 수납공간이 마련되어, 상기 수납공간내에 반도체칩(도시생략)이 장착되는 하부패키지이고, 43은 상기 하부패키지(41)의 상부에 접합되어 반도체칩의 수납공간을 밀봉시키는 리드(LID)이고, 44는 상기 리드(43)의 하부면에 위치한 접합부에 도포되는 납땜이고, 45는 상기 하부패키지(41)의 상부 접합면상에 도포되어 소정 온도 이상의 열에 의하여 상기 납땜(44)과 융착 되는 융착층이다.

상기에서, 하부 패키지(41)는 플라스틱, 에폭시 수지, 세라믹등의 재료로 만들어지는 것으로서, 앞서 설명한 바와 마찬가지로, 플라스틱 또는 에폭시 수지를 설계된 소정의 틀에 넣고 굳혀 기본 형상을 형성한 후, 여기에 리드프레임과 같은 전기적 구조물을 부착하는 것에 의하여 만들어지거나, 다수의 세라믹 시트에 전기적특성을 지닌 도전성 패턴을 형성한 후, 적층하여 만들 수 있다. 최근에는 LTCC(Low Temperature Co-fired Ceramic)로 패키지를 구성하기도 한다.

재질에 관계없이, 상기 하부 패키지(41)는 내부에 수납공간인 캐비티(cavity)가 형성된다. 상기 캐비티에는 반도체 칩이 다이본딩, 와이어 본딩, 플립 본딩 등의 접속방법에 의하여 실장된다.

상기 하부패키지(41) 내에 형성된 캐비티는 외부 환경으로부터 칩을 보호하기 위하여 미리 정해진 수준의 진공도와 밀폐성이 유지되어야 한다. 이를 위하여, 상기 하부 패키지(41)의 상부에 리드(43)를 접합시켜, 내부 공간을 밀봉시킨다. 이때, 상기 하부패키지(41)와 리드(43)의 접합은 열융착방식에 의해 이루어질 수 있다. 이러한 열융착시 완전한 밀봉을 위하여, 이렇게 리드(43)와 접합될 상부 접합면상에 Ag, Ni, Au가 도포되어 이루어지는 융착층(45)을 형성하기 전, 길이 방향을 따라서 오목홈을 형성하고, 상기 오목홈이 형성된 상부면 상에 Ag, Ni, Au를 차례 로 도포하여 융착층(45)을 형성한다.

그리고, 상기 리드(43)는 반도체 칩을 보호하고, 캐비티를 밀폐시키는 역할을 하는 것을 포함하는 것으로서, 다양한 방법에 의하여 구현될 수 있다.

예를 들면, KORVA 소재로 불리는 냉간압연강판을 준비하고, 상기 냉간압연강판을 소정의 형상으로 타박한 후, 그 상면 및 하면을 각각 전해 도금층 또는 무전해도금층으로서 니켈 또는 니켈-인 도금을 실행한 후, 다시 상기 하부의 니켈 도금층상에 Ag-Cu 도금을 더 실행하여 AgCu층을 형성하는 방법에 의하여 구현될 수 있으며, 이 외에도 KOVAR 소재에 Au를 도금하고 AuSn 솔더를 붙이는 방법, KOVAR 베이스에 Ni 를 도금하고 SnPb 솔더를 붙이는 방법, KOVAR 베이스에 Ni 를 도금하여 리드로 사용하는 방법등을 이용하여 구현될 수 도 있다.

더불어, 상기와 같이 형성된 리드(43)의 하부면, 즉 하부패키지(41)와의 접합부분에는 납땜(brazing)(44)이 도포된다.

상기와 같이 마련된 하부패키지(41)와 리드(43)는 그 오목홈이 형성된 접합면과 상기 납땜(44) 도포부위가 접하도록 위치시킨 후, 클램프 등을 이용하여 리드(43)와 하부패키지(41)을 고정시킨 상태에서, 융착 또는 용접을 수행하여 접합시킨다.

상기 열융착 공정은 약 240℃ 부근에서 이루어지며, 상기 온도에 도달하면, 리드(43)에 도포된 납땜(44)이 녹아 액체상태로 되면, 물리적인 법칙에 따라서 상기 하부패키지(41) 상부면 상의 오목홈을 따라 흐르면서 융착층(45)과 결합되어 접합된다.

이때, 상기 하부패키지(41)의 상부 접합면 상에 형성된 오목홈은 너무 깊게 형성되면, 납땜이 오목홈내부로만 들어갈 수 있으므로, 단차를 구분할 수 있을 정도로의 깊이만을 갖는 것이 바람직하며, 오목홈의 폭은 너무 좁을 경우, 적절한 효과를 얻을 수 없으며, 너무 클 경우, 하부패키지(41)에 크랙이 발생할 수 있으므로, 대략 상부면의 폭 대비 1/3 크기로 이루어지는 것이 납땜의 균일한 분포를 위해 바람직하다.

도 5는 본 발명에 따른 반도체 소자 패키지에 있어서, 하부패키지(41)와 리드(43)를 열 융착에 의하여 결합시킨 상태를 나타낸 것으로서, 납땜(44)과 융착층(45)이 녹아 서로 결합되면서 완벽한 접합(46)을 이루게 된다.

상술한 바와 같이, 본 발명에 의한 반도체 소자 패키지는 접합면 상에 소정 폭의 홈을 형성함으로서, 열 융착시 납땜 물질이 홈을 따라서 흐르면서 접합면의 전체에 걸쳐서 균일하게 분포될 수 있으며, 그 결과 밀봉 효과를 더 완벽하게 할 수 있는 우수한 효과가 있다.

Claims (5)

1. 반도체 칩을 밀봉된 캐비티내에 수납하여 보호하는 반도체 소자 패키지에 있어서,

   반도체 칩이 수납되는 수납공간이 형성되고, 그 상부의 접합면 상에 상기 접합면의 폭에 비하여 1/3 이하의 폭을 갖는 홈이 접합면의 길이 방향을 따라서 연속되도록 형성된 하부 패키지;

   상기 하부패키지의 수납공간 내에 장착되는 반도체칩; 및

   상기 하부패키지의 상부 접합면과 열융착에 의하여 그 하면이 접합되어, 반도체칩의 수납 공간을 밀폐시키는 리드(LID)를 포함하여 이루어진 반도체 소자 패키지.
2. 제 1 항에 있어서, 상기 하부 패키지의 홈이 형성된 상부 접합면상에는 열융착을 위해 Ag, Ni, Au 의 금속물질중 하나 이상이 도포되는 것을 특징으로 하는 반도체 소자 패키지.
3. 제 1 항에 있어서, 상기 하부 패키지는 세라믹 소재로 이루어진 것임을 특징으로 하는 반도체 소자 패키지.
4. 삭제
5. 제 1 항에 있어서, 상기 하부 패키지와 리드는 열융착에 의하여 접합되는 것을 특징으로 하는 반도체 소자 패키지.

Images