KR100543385B1 - 전자부품용 패키지 및 그 제조방법 - Google Patents

전자부품용 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100543385B1
KR100543385B1 KR1020030027033A KR20030027033A KR100543385B1 KR 100543385 B1 KR100543385 B1 KR 100543385B1 KR 1020030027033 A KR1020030027033 A KR 1020030027033A KR 20030027033 A KR20030027033 A KR 20030027033A KR 100543385 B1 KR100543385 B1 KR 100543385B1
Authority
KR
South Korea
Prior art keywords
plate
package
ceramic
suction
ceramic plate
Prior art date
Application number
KR1020030027033A
Other languages
English (en)
Other versions
KR20040092734A (ko
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020030027033A priority Critical patent/KR100543385B1/ko
Publication of KR20040092734A publication Critical patent/KR20040092734A/ko
Application granted granted Critical
Publication of KR100543385B1 publication Critical patent/KR100543385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 전자부품용 패키지 및 그 제조방법에 관한 것으로서 더욱 상세하게는 패키지를 구성하는 전체적인 부품의 수를 감소시켜 초 소형화를 이루도록 하고 세라믹 기판에 부착되는 칩(chip)의 접합이 신속 간편하게 이루어질 수 있도록 한 발명에 관한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징은, 평평한 세라믹 판재에 전극회로(21)들이 패턴을 이루어 배열되고, 전극회로(21)에는 전자 칩(22)이 고정된 기판(20)과; 그 하부가 개방된 케이스로 형성되고, 케이스의 하부 주연부에는 플랜지(31)가 외향으로 절곡 형성된 금속 덮개(30)와; 상기 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)이 저온의 열에 의하여 용융되면서 세라믹 기판(20)의 상부면에 열 접착되어 덮개(30)의 내부가 밀폐됨을 특징으로 하는 전자부품용 패키지에 의하여 달성될 수 있는 것이다.

Description

전자부품용 패키지 및 그 제조방법{A package for electron parts and manufacturing methods therefor}
도 1은 본 발명에 의한 패키지를 예시한 분해사시도,
도 2와 도 3은 본 발명에 의한 패키지의 결합과정을 예시한 단면도,
도 4a ∼ 도 4n은 본 발명에 의한 전자부품용 패키지의 제조과정을 순차적으로 예시한 단면도,
도 5는 본 발명의 전자부품용 패키지를 구성하는 덮개와 세라믹 플레이트의 결합 상태를 예시한 분해사시도,
도 6a ∼ 도 6c는 종래의 기술을 예시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 케이스 10a : 리드 11 : 절연체
12, 21 : 전극회로 13, 22 : 칩 13a : 전선
14 : 링 14a : 도금막 20 : 세라믹 기판
20a : 세라믹 플레이트 20b, 40b : 가이드공 20c : 절취홈
30 : 덮개 31 : 플랜지 32 : 접합층
40 : 흡입판 41 : 안내홈 41a : 흡입공
42 : 덕트 50 : 지지판 50b : 가이드봉
60 : 가열로 61 : 히터 62 : 컨베이어
본 발명은 전자부품용 패키지 및 그 제조방법에 관한 것으로서 더욱 상세하게는 패키지를 구성하는 전체적인 부품의 수를 감소시켜 초 소형화를 이루도록 하고 세라믹 기판에 부착되는 칩(chip)의 접합이 신속 간편하게 이루어질 수 있도록 한 발명에 관한 것이다.
일반적으로 전자부품용 패키지는 수정 진동편이나 IC 등으로 이루어진 전자 칩(chip)을 세라믹 케이스의 내부 전극회로에 연결하고, 금속판 리드를 부착하여 케이스 내부에 주입된 불활성 기체와 함께 전자 칩을 밀폐시키기 위하여 사용되는 것으로서 현대에는 전자기기의 부품인 발진기나 필터 등으로 다양하게 사용되며 갈수록 소형화 및 슬림화(slim type) 되는 추세이다.
이와 같은 전자부품용 패키지는 얇은 조각의 수정 진동편에 도체(導體) 전극이 연결되어 전기적 신호에 의한 압전효과(壓電效果)에 의하여 진동되면서 안정된 주파수를 공급하는 수정진동자(quartz vibrator), 수정발진자(crystal oscillator), 수정여파기(quartz filter), 소오필터(saw filter), MCF필터 등에 널리 사용된다.
이중에서도 도 8c에서 도시한 바와 같이 세라믹 절연체(11) 사이에 전극회로(12)들이 다층 배열된 케이스(10) 내부에 전자 칩(13)이 수납되어 전극에 연결되고 케이스(10)의 상부에 코발트와 니켈의 합금인 코바(kovar)로 이루어진 리 드(10a)(Lid)가 접합되어 그 내부가 밀폐되는 시스템의 패키지가 제안된 바 있었다.
그러나, 상기 칩들은 매우 작게 형성되어 손으로 작업하기 어렵기 때문에 주로 자동화된 로봇을 이용하여 칩을 집어서 케이스 내부에 자동으로 투입하도록 되어 있고, 로봇이 칩을 집어서 수평이동 후 다시 하강되어 케이스 내부에 칩을 투입시킴에 따라 작업의 속도가 현저하게 저하되어 그 생산성을 높여줄 수 없었을 뿐 아니라 가격이 비싼 세라믹을 소결(燒結) 성형하여 케이스로 제조하는 것이므로 전체적인 패키지의 제조원가가 상승되는 등의 폐단이 발생되었다.
또한, 전자부품용 패키지는 서로 이질감이 있는 세라믹 케이스 상부에 금속 리드를 접합시켜야하므로 상당한 문제점이 발생되었다.
즉, 상기 리드의 재질은 철(Fe) 54％, 니켈(Ni) 29％, 코발트(Co) 17％를 함유한 페르니코계의 합금인 코바(Kovar)를 주로 사용한다. 상기 코바는 인장, 수축, 열팽창계수가 세라믹과 유사하여 세라믹과 접합시킬 때 많이 사용되는 것이나, 리드를 세라믹 케이스에 접합시키기 위해서는 약 1000℃ 이상의 열을 가해야하고, 이때 발생되는 고열은 케이스에 수납된 칩을 변형시킴에 따라 리드를 케이스에 직접 접합시킬 수는 없었다.
따라서, 종래에는 도 8a에서 도시한 바와 같이, 세라믹 케이스(10)의 상부에 은(Ag) 도금된 링(14)을 올려놓고, 200∼400℃의 열을 가하여 링(14)의 도금막(14a)을 용융하여 세라믹에 접합시킨 후 도 8b에서 도시한 바와 같이 케이스(10) 내부에 칩(13)을 고정시키고 전선(13a)으로 전극회로(12)에 연결한 후 도 8c에서 도시한 바와 같이, 링(14)의 상부에 리드(10a)를 올려놓고 다시 200∼400℃의 열을 가하여 리드(10a)를 링(14)에 열 융착시키는 구성으로 되어 있다.
이와 같이 은도금된 링(14)을 사용하는 경우에는 패키지의 조립에 사용되는 부품의 수와 작업공정의 수가 늘어나게 되어 전체적인 패키지의 제조원가가 상승되는 등의 폐단이 발생되었을 뿐 아니라 링(14)이 결합되는 경우에는 패키지가 전체적으로 두꺼워 짐에 따라 패키지의 소형화 및 슬림화에 결정적인 저해요인이 되었다. 따라서, 별도의 링을 사용하지 않고 리드를 접합시킬 수 있는 혁신적인 기술의 제안이 절실히 요구되었다.
본 발명은 상기한 문제점을 감안하여 창안한 것으로서, 그 목적은 패키지를 구성하는 전체적인 부품의 수를 감소시켜 초 소형화를 이루도록 하고 세라믹 기판에 부착되는 칩(chip)의 접합이 신속 간편하게 이루어질 수 있는 전자부품용 패키지 및 그 제조방법을 제공함에 있는 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징은, 평평한 세라믹 판재에 전극회로(21)들이 패턴을 이루어 배열되고, 전극회로(21)에는 전자 칩(22)이 고정되는 세라믹 기판(20)과; 그 하부가 개방된 케이스로 형성되고, 케이스의 하부 주연부에는 플랜지(31)가 외향으로 절곡 형성된 금속 덮개(30)와; 상기 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)이 저온의 열에 의하여 용융되면서 세라믹 기판(20)의 상부면에 열 접착되어 덮개(30)의 내부가 밀폐되게 한 전자부품용 패키지에 있어서, 상기 접합층(32)은 금(Au) 75∼85％와 주석(Sn) 15∼25중량％를 주성분으로 하는 금속합금이거나, 주석(Sn) 93∼98중량％와 안티몬(Sb) 2∼7중량％를 주성분으로 하는 금속합금이거나, 납(Pb) 85∼98％와 주석(Sn) 2∼15％를 주성분으로 하는 금속합금이거나, 에폭시수지 중에서 어느 하나인 것을 특징으로 하는 전자부품용 패키지에 의하여 달성될 수 있는 것이다.
이하, 상기한 목적을 달성하기 위한 바람직한 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
도 1 내지는 도 3에서 도시한 바와 같이, 상기 세라믹 기판(20)은 세라믹을 평평한 판재로 소결(燒結) 성형한 것으로서 세라믹 기판(20)에는 전극회로(21)들이 패턴을 이루어 배열되어 있다.
상기 전극회로(21)에는 전자 칩(22)이 납땜(soldering)에 의하여 고정되어 있다. 경우에 따라서는 별도의 전선을 사용하여 전자 칩(22)을 전극회로(21)에 연결시킬 수도 있는 것으로서 본 발명에서는 전자 칩(22)을 고정시키는 방법에 국한되는 것은 아니다.
상기 세라믹 기판(20)의 상부에 부착되는 덮개(30)는 금속판재를 프레싱하여 그 하부가 개방된 케이스로 형성되어 있고, 케이스의 하부 주연부에는 외향 절곡된 플랜지(31)가 형성되어 있다.
상기 덮개(30)는 철(Fe), 니켈(Ni), 코발트(Co)의 합금인 코바(Kovar)의 표면에 니켈(Ni) 도금한 얇은 판재를 케이스로 성형한 것이다.
상기 덮개(30)의 플랜지(31)에는 접합층(32)이 부착되어 있고, 이 접합층(32)은 저온의 열(80∼350℃)에 의하여 용융되면서 세라믹 기판(20)의 상부 면에 직접 열 접착되어 덮개(30)의 내부가 밀폐된다.
상기 덮개(30)를 세라믹 기판(20)의 상부면에 열 접착시키기 전에 덮개(30)의 내부에 불연성 가스를 주입한 후 접착시키도록 되어 있다.
전술한 구성으로 이루어진 본 발명은 세라믹을 소결(燒結) 성형함에 따라 제조가 까다롭고 가격이 비싼 세라믹 기판(20)은 단순하게 평판으로 형성하고, 비교적 성형이 용이한 금속 덮개(30)를 케이스 형태로 성형한 것이므로 전체적인 패키지의 제조가 신속 간편하게 이루어지면서도 그 가격을 저렴하게 유지하여 대외 경쟁력을 높여줄 수 있는 동시에 전체적인 패키지의 두께를 얇게 하여 소형화 및 슬림 타입의 패키지를 구현할 수 있는 것이다.
또한, 상기 세라믹 기판(20)이 평판으로 이루어진 것이므로 자동화된 로봇이 전자 칩(22)을 집어서 이동시킬 때 수평이동 후 놓아주기만 하면 항상 정확한 위치에 칩(22)이 고정되는 것이므로 로봇이 수평이동 후 다시 하강되는 종래의 기술에 비하여 정밀도를 높여줄 수 있고, 작업의 속도가 배가되어 그 생산성(生産性)을 최대한 높여줄 수 있는 등의 이점이 있는 것이다.
상기 덮개(30)의 플랜지(31)에 부착된 접합층(32)은 비교적 저온의 열(80∼350℃)에 의하여 세라믹 기판(20)의 상부에 직접 열 융착되는 금속합금으로 되어 있다.
따라서, 종래와 같이 은(銀) 도금된 링을 사용할 필요 없이 덮개(30)를 세라믹 기판(20) 위에 올려놓고 컨베이어를 통해 히터가 장착된 가열로 내부를 통과시키면 접합층(32)이 용융되면서 덮개(30)가 세라믹 기판(20)의 상부에 견고하게 접 착되는 것이므로 덮개(30)의 접합 작업이 매우 간편하면서도 전체적인 두께를 얇게 하여 패키지의 소형화 및 슬림화를 구현할 수 있는 동시에 저온용접으로 인하여 초소형의 패키지를 생산할 때 내부 전자 칩(22)에 가해지는 부하 및 열 손상을 최소화시켜 고품질의 전자부품용 패키지를 제공할 수 있는 것이다.
상기 접합층(32)은 다양하게 구성할 수 있으나 금(Au) 75∼85％, 주석(Sn) 15∼25중량％를 주성분으로 하는 금속합금으로 되어 있다.
이와 같이 금(Au)과 주석(Sn)을 주성분으로 하는 접합층(32)은 80∼350℃의 저온에서도 잘 용융되어 용접 특성 및 용융시 흐름성이 우수할 뿐 아니라 융점(melting point), 젖음성(wettability) 등을 비롯하여, 기계적 특성(joint strength, hardness, creep-fatigue resistance), 전기적 특성(electrical conductivity), 열적 특성(CTE, thermal conductivity) 등이 뛰어나면서도 유독성(toxicity)이 거의 없어 환경오염을 일으킬 염려가 없는 것으로서 세라믹 기판(20)의 상부에 덮개(30)를 견고하게 접합시킬 수 있는 동시에 접합작업이 매우 간편하여 대외 경쟁력이 높은 고품질의 전자부품용 패키지를 제공할 수 있는 등의 이점이 있다.
상기 접합층(32)의 금속합금은 다르게 형성할 수도 있다. 즉, 주석(Sn) 85∼98중량％, 안티몬(Sb) 2∼15중량％를 주성분으로 하는 금속합금으로 구성할 수도 있다.
이와 같이 주석(Sn)을 주성분으로 하고 안티몬(Sb)이 소량 첨가된 접합층(32)은 비용이 저렴하고 약320℃의 저온에서도 잘 용융되어 용접 특성이 우 수할 뿐 아니라 젖음 특성 및 접합강도가 우수하며 피로 수명이 길다. 또한, 주석(Sn)의 함량이 높기 때문에 주석 결정상(Sn whisker)의 성장이 일어나기 쉽고, 동(Cu)이 약 2중량％ 가량 첨가되어 피로특성이 개선될 뿐 아니라 젖음 특성이 향상되고 산화를 방지할 수 있는 것으로서, 세라믹 기판(20)의 상부에 덮개(30)를 견고하게 접합시킬 수 있는 동시에 결합작업이 매우 간편하면서도 비용이 저렴하여 전자부품용 패키지의 대외경쟁력을 높여줄 수 있는 것이다.
상기 접합층(32)의 금속합금은 또 다르게 형성할 수도 있다. 즉, 납(Pb) 80∼98％, 주석(Sn) 2∼20％를 주성분으로 하는 금속합금으로 구성할 수도 있다.
이와 같이 납(Pb)을 주성분으로 하고 주석(Sn)이 소량 첨가된 접합층(32)은 저온에서도 잘 용융되어 용접 특성이 우수할 뿐 아니라 비용이 저렴하고 세라믹 기판(20)의 상부에 덮개(30)를 견고하게 접합시킬 수 있는 동시에 접합작업이 매우 간편하다.
경우에 따라서는 상기 접합층(32)을 에폭시수지(epoxy resin)로 구성할 수도 있다. 상기 에폭시수지는 굽힘강도, 굳기(硬度) 등 기계적 성질이 우수하고 경화되면 재료면에 큰 접착력을 가지는 것으로서 약 80∼200℃ 저온에서도 잘 용융되어 용접 특성이 우수할 뿐 아니라 밀봉성이 양호하여 덮개(30) 내부를 효과적으로 밀폐시킬 수 있는 등의 이점이 있다.
한편, 상기 세라믹 기판(20)의 상부에 덮개(30)를 올려놓고 접합층(32)을 열 접착시켜 전자부품용 패키지를 제조하는 방법은, 전극회로(21)들이 패턴을 이루어 배열된 세라믹 플레이트(20a)의 사방에 가이드공(20b)을 천공하고, 가로 세로 교차되어 격자형으로 형성된 "V"형의 절취홈(20c)을 가공하는 단계; 절취홈(20c)에 의하여 격자형으로 구획된 사각형 구획칸들 내부에 접합용 납(22a)을 각각 납땜(soldering)하여 고정시키는 단계; 상기 접합용 납(22a)들 위에 전자 칩(22)들을 각각 올려놓고 접합용 납(22a)을 용융시켜 전자 칩(22)을 구획칸 내부 전극회로(21)들 위에 고정시키는 단계; 구획칸들의 내부에 전자 칩(22)들이 고정된 세라믹 플레이트(20a)의 사방에 뚫려진 가이드공(20b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 세라믹 플레이트(20a)가 지지판(50) 위에 놓여지도록 하는 단계; 코바(Kovar)의 표면에 니켈(Ni)이 도금된 얇은 금속판재를 프레스 금형으로 펀칭 및 프레싱하여 사각형 케이스의 하부 주연부에 외향 절곡된 플랜지(31)가 형성되도록 하여 덮개(30)를 성형하는 단계; 사각형의 안내홈(41)들이 일정간격을 이루어 가로 세로 배열된 흡입판(40)의 후면에는 흡입펌프와 호스(42a)로 연결된 덕트(42)가 고정되고, 안내홈(41)들에는 덕트(42)와 연통되는 흡입공(41a)들이 뚫려진 흡입판(40)의 안내홈(41)들에 덮개(30)를 삽입하는 단계; 흡입펌프를 작동하여 안내홈(41)들에 삽입된 덮개(30)들을 공기의 흡입력으로 흡착 고정시킨 후 흡입판(40)을 뒤집어서 흡입판(40)의 사방에 뚫려진 가이드공(40b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 덮개(30)들이 세라믹 플레이트(20a)의 상부에 위치되도록 하는 단계; 흡입펌프의 작동을 정지시켜 안내홈(41) 내부에 형성된 공기의 흡입력을 차단시킨 후 흡입판(40)을 지지판(50)에서 분리하여 덮개(30)들이 세라믹 플레이트(20a)에 가로세로 배열된 각각의 구획칸들에 놓여지도록 하는 단계; 덮개(30)들이 가로세로 배열되어 놓여진 세라믹 플 레이트(20a)와 지지판(50)을 컨베이어(62)에 올려놓고 히터(61)가 장치된 가열로(60)를 통과시키면서 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)을 용융시켜 덮개(30)를 세라믹 플레이트(20a)의 구획칸에 열 접착시키는 단계; 덮개(30)가 열 접착된 세라믹 플레이트(20a)를 냉각시킨 후 지지판(50)에서 세라믹 플레이트(20a)를 분리하고, 절취홈(20c)을 따라 구획칸들을 절단하여 세라믹 기판(20) 위에 덮개(30)가 접착된 전자부품용 패키지를 완성하는 단계에 의하여 달성될 수 있는 것이다.
전술한, 제조방법을 첨부된 도면을 통해 자세하게 설명하면 다음과 같다. 즉, 도 4a 내지는 도 4b서 도시한 바와 같이 전극회로(21)들이 패턴을 이루어 배열된 세라믹 플레이트(20a)의 사방에 가이드공(20b)을 천공하고, 가로 세로 교차되어 격자형으로 형성된 "V"형의 절취홈(20c)을 가공한다.
이어서, 도 4c에서 도시한 바와 같이 절취홈(20c)에 의하여 격자형으로 구획된 사각형 구획칸들 내부에 접합용 납(22a)을 각각 납땜(soldering)하여 고정시킨다. 상기 납땜 작업은 자동화된 로봇이 수평이동을 반복하면서 자동으로 수행할 수 있도록 되어 있다.
이어서, 도 4d에서 도시한 바와 같이 납땜에 의하여 세라믹 플레이트(20a)의 구획칸들 내부에 고정된 납(22a)들 위에 전자 칩(22)들을 각각 올려놓는다. 물론, 상기 칩(22)들을 올려놓는 작업도 자동화된 로봇을 사용하는 것이 바람직하다.
이어서, 도 4e에서 도시한 바와 같이 전자 칩(22)들이 놓여진 세라믹 플레이트(20a)를 컨베이어(62)에 올려놓고 히터(61)가 장치된 가열로(60)를 통과시키면서 약 280℃의 열을 가하여 접합용 납(22a)을 용융시키면 전자 칩(22)이 양측 전극회로(21)들 위에 융착되어 견고하게 고정된다.
따라서, 세라믹 플레이트(20a)에서 "V"형의 절취홈(20c)에 의하여 형성된 구획칸들의 내부 전극회로(21)에 전자 칩(22)들이 고정된다.
경우에 따라서는 접합용 납(22a)에 레이저(laser)를 조사(照射)하여 접합용 납(22a)을 용융시켜 전자 칩(22)을 구획칸의 내부 전극회로(21)들 위에 고정시킬 수도 있는 것으로서 본 발명은 꼭 전자 칩(22)을 고정시키는 방법에 국한되는 것은 아니다.
이어서, 도 4f에서 도시한 바와 같이 가열되었던 세라믹 플레이트(20a)를 냉각시킨 후 세라믹 플레이트(20a)의 사방에 뚫려진 가이드공(20b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 세라믹 플레이트(20a)를 지지판(50) 위에 올려놓는다.
물론, 접합용 납(22a)에 레이저(laser)를 조사(照射)하여 접합용 납(22a)을 용융시키는 경우에는 세라믹 플레이트(20a)를 냉각시킬 필요가 없이 곧바로 지지판(50) 위에 올려놓아도 무방하다.
이어서, 금속합금으로 이루어진 코바(Kovar)의 표면에 니켈(Ni)이 도금된 얇은 금속판재를 프레스 금형으로 펀칭 및 프레싱하여 그 하부가 개방된 사각형 케이스로 성형하고, 케이스의 하부 주연부에는 외향 절곡된 플랜지(31)가 형성되도록 하여 덮개(30)를 성형한다.
한편, 도 4g 및 도 5에서 도시한 바와 같이 사각형의 안내홈(41)들이 일정간 격을 이루어 가로 세로 배열된 흡입판(40)의 후면에는 흡입펌프와 호스(42a)로 연결된 덕트(42)가 고정되어 있고, 안내홈(41)들에는 덕트(42)와 연통되는 흡입공(41a)들이 뚫려져 있다.
따라서, 도 4h에서 도시한 바와 같이 흡입판(40)의 안내홈(41)들에 덮개(30)를 삽입하여 놓여지도록 한다. 이때 덮개(30)의 플랜지(31)의 하부면에 부착된 접합층(32)이 위를 향하도록 덮개(30)를 안내홈(41)에 삽입시킨다.
이어서, 도 4i에서 도시한 바와 같이 흡입펌프를 작동하여 안내홈(41)들에 삽입된 덮개(30)를 공기의 흡입력으로 흡착 고정시킨 후 흡입판(40)을 뒤집어서 흡입판(40)의 사방에 뚫려진 가이드공(40b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 덮개(30)가 세라믹 플레이트(20a)의 상부에 위치되도록 한다.
상기 세라믹 플레이트(20a)와 흡입판(40)에는 가이드공(20b)(40b)들이 각각 뚫려져 지지판(50)에 수직으로 세워진 가이드봉(50b)에 삽입되는 것이므로 세라믹 플레이트(20a)와 흡입판(40)이 항상 정확한 위치에서 서로 결합되어 흡입판(40)의 안내홈(41)에 삽입된 덮개(30)들이 세라믹 플레이트(20a)에 형성된 구획칸들 내부에 정확하게 놓여지도록 할 수 있는 동시에 세라믹 플레이트(20a)를 지지판(50)에 결합하는 한번의 작업을 통해 많은 수의 덮개(30)를 세라믹 플레이트(20a)에 형성된 구획칸들 내부에 일시에 놓여지도록 할 수 있는 것이므로 작업의 효율을 최대한 높여 줄 수 있는 등의 이점이 있다.
이어서, 도 4j에서 도시한 바와 같이 흡입펌프의 작동을 정지시켜 안내홈(41) 내부에 형성된 공기의 흡입력을 차단시킨 후 도 4k에서 도시한 바와 같이 흡입판(40)을 지지판(50)에서 분리하면 덮개(30)들이 세라믹 플레이트(20a)에 가로세로 배열된 각각의 구획칸들 내부에 정확하게 놓여지는 것이다.
이어서, 도 4l에서 도시한 바와 같이 덮개(30)들이 가로세로 배열되어 놓여진 세라믹 플레이트(20a)와 지지판(50)을 컨베이어(62)에 올려놓고 히터(61)가 장치된 가열로(60)를 통과시키면 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)이 용융되어 덮개(30)가 세라믹 플레이트(20a)의 구획칸 위에 열 접착된다.
상기 가열로(60) 내부에 장치된 히터(61)는 80∼350℃의 열을 발산하여 이송되는 접합층(32)을 용융시켜 덮개(30)의 플랜지(31)가 세라믹 플레이트(20a)의 구획칸 내부에 견고하게 접착되도록 한다.
이어서, 도 4m 내지는 도 4n에서 도시한 바와 같이 덮개(30)가 열 접착된 세라믹 플레이트(20a)를 냉각시킨 후 지지판(50)에서 세라믹 플레이트(20a)를 분리하여 절취홈(20c)을 따라 구획칸들을 절단하면 세라믹 기판(20) 위에 덮개(30)가 접착된 전자부품용 패키지를 완성할 수 있는 것이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
이상에서 상술한 바와 같은 본 발명은, 세라믹을 소결(燒結) 성형함에 따라 제조가 까다롭고 가격이 비싼 세라믹 기판(20)은 단순하게 평판으로 형성하고, 비교적 성형이 용이한 금속 덮개(30)를 케이스 형태로 성형한 것이므로 전체적인 패키지의 제조가 신속 간편하게 이루어지면서도 제조원가를 저렴하게 유지할 수 있고, 전체적인 패키지의 두께를 얇게 하여 소형화 및 슬림타입의 패키지를 구현할 수 있는 동시에 세라믹 기판(20)이 평판으로 이루어진 것이므로 자동화된 로봇이 전자 칩(22)을 집어서 수평이동 후 놓아주기만 하면 항상 정확한 위치에 칩(22)이 고정되는 것이므로 로봇이 수평이동 후 다시 하강되는 종래의 기술에 비하여 정밀도를 높여줄 수 있고, 작업의 속도가 배가되어 그 생산성(生産性)을 최대한 높여줄 수 있는 등의 이점이 있는 것이다.
또한, 세라믹 플레이트(20a)와 흡입판(40)에는 가이드공(20b)(40b)들이 각각 뚫려져 지지판(50)에 수직으로 세워진 가이드봉(50b)에 삽입되는 것이므로 세라믹 플레이트(20a)와 흡입판(40)이 항상 정확한 위치에서 서로 결합되어 흡입판(40)의 안내홈(41)에 삽입된 덮개(30)들이 세라믹 플레이트(20a)에 형성된 구획칸들 내부에 정확하게 놓여지도록 할 수 있는 동시에 세라믹 플레이트(20a)를 지지판(50)에 결합하는 한번의 작업을 통해 많은 수의 덮개(30)를 세라믹 플레이트(20a)에 형성된 구획칸들 내부에 일시에 놓여지도록 할 수 있는 것이므로 작업의 효율을 최대한 높여 줄 수 있는 것이다.

Claims (4)

  1. 삭제
  2. 평평한 판재에 전극회로(21)들이 패턴을 이루어 배열되고, 전극회로(21)에는 전자 칩(22)이 고정되는 세라믹 기판(20)과; 그 하부가 개방된 케이스로 형성되고, 케이스의 하부 주연부에는 플랜지(31)가 외향으로 절곡 형성된 금속 덮개(30)와; 상기 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)이 저온의 열에 의하여 용융되면서 세라믹 기판(20)의 상부면에 열 접착되어 덮개(30)의 내부가 밀폐되게 한 전자부품용 패키지에 있어서,
    상기 접합층(32)은 금(Au) 75∼85％와 주석(Sn) 15∼25중량％를 주성분으로 하는 금속합금이거나, 주석(Sn) 93∼98중량％와 안티몬(Sb) 2∼7중량％를 주성분으로 하는 금속합금이거나, 납(Pb) 85∼98％와 주석(Sn) 2∼15％를 주성분으로 하는 금속합금이거나, 에폭시수지 중에서 어느 하나인 것을 특징으로 하는 전자부품용 패키지.
  3. 전극회로(21)들이 패턴을 이루어 배열된 세라믹 플레이트(20a)의 사방에 가이드공(20b)을 천공하고, 가로 세로 교차되어 격자형으로 형성된 "V"형의 절취홈(20c)을 가공하는 단계;
    절취홈(20c)에 의하여 격자형으로 구획된 사각형 구획칸들 내부에 접합용 납(22a)을 각각 납땜(soldering)하여 고정시키는 단계;
    상기 접합용 납(22a)들 위에 전자 칩(22)들을 각각 올려놓고 접합용 납(22a)을 용융시켜 전자 칩(22)을 구획칸 내부 전극회로(21)들 위에 고정시키는 단계;
    구획칸들의 내부에 전자 칩(22)들이 고정된 세라믹 플레이트(20a)의 사방에 뚫려진 가이드공(20b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 세라믹 플레이트(20a)가 지지판(50) 위에 놓여지도록 하는 단계;
    코바(Kovar)의 표면에 니켈(Ni)이 도금된 얇은 금속판재를 프레스 금형으로 펀칭 및 프레싱하여 사각형 케이스의 하부 주연부에 외향 절곡된 플랜지(31)가 형성되도록 하여 덮개(30)를 성형하는 단계;
    사각형의 안내홈(41)들이 일정간격을 이루어 가로 세로 배열된 흡입판(40)의 후면에는 흡입펌프와 호스(42a)로 연결된 덕트(42)가 고정되고, 안내홈(41)들에는 덕트(42)와 연통되는 흡입공(41a)들이 뚫려진 흡입판(40)의 안내홈(41)들에 덮개(30)를 삽입하는 단계;
    흡입펌프를 작동하여 안내홈(41)들에 삽입된 덮개(30)들을 공기의 흡입력으로 흡착 고정시킨 후 흡입판(40)을 뒤집어서 흡입판(40)의 사방에 뚫려진 가이드공(40b)을 지지판(50)의 사방에 수직으로 세워진 가이드봉(50b)에 삽입하여 덮개(30)들이 세라믹 플레이트(20a)의 상부에 위치되도록 하는 단계;
    흡입펌프의 작동을 정지시켜 안내홈(41) 내부에 형성된 공기의 흡입력을 차 단시킨 후 흡입판(40)을 지지판(50)에서 분리하여 덮개(30)들이 세라믹 플레이트(20a)에 가로세로 배열된 각각의 구획칸들에 놓여지도록 하는 단계;
    덮개(30)들이 가로세로 배열되어 놓여진 세라믹 플레이트(20a)와 지지판(50)을 컨베이어(62)에 올려놓고 히터(61)가 장치된 가열로(60)를 통과시키면서 덮개(30)의 플랜지(31) 하부에 부착된 접합층(32)을 용융시켜 덮개(30)를 세라믹 플레이트(20a)의 구획칸에 열 접착시키는 단계;
    덮개(30)가 열 접착된 세라믹 플레이트(20a)를 냉각시킨 후 지지판(50)에서 세라믹 플레이트(20a)를 분리하고, 절취홈(20c)을 따라 구획칸들을 절단하여 세라믹 기판(20) 위에 덮개(30)가 접착된 전자부품용 패키지를 완성하는 단계로 이루어진 것을 특징으로 하는 전자부품용 패키지의 제조방법.
  4. 제 3항에 있어서, 상기 전자 칩(22)을 고정시키기 위하여 접합용 납(22a)을 가열하는 방법은 접합용 납(22a)에 레이저(laser)를 조사(照射)하여 접합용 납(22a)을 용융시켜 전자 칩(22)을 구획칸의 내부 전극회로(21)들 위에 고정시키거나, 전자 칩(22)들이 놓여진 세라믹 플레이트(20a)를 컨베이어(62)에 올려놓고 히터(61)가 장치된 가열로(60)를 통과시키면서 접합용 납(22a)을 용융시켜 전자 칩(22)을 구획칸의 내부전극회로(21)들 위에 고정시키도록 한 것을 특징으로 하는 전자부품용 패키지의 제조방법.
KR1020030027033A 2003-04-29 2003-04-29 전자부품용 패키지 및 그 제조방법 KR100543385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027033A KR100543385B1 (ko) 2003-04-29 2003-04-29 전자부품용 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027033A KR100543385B1 (ko) 2003-04-29 2003-04-29 전자부품용 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040092734A KR20040092734A (ko) 2004-11-04
KR100543385B1 true KR100543385B1 (ko) 2006-01-24

Family

ID=37373079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027033A KR100543385B1 (ko) 2003-04-29 2003-04-29 전자부품용 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100543385B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020113109B4 (de) * 2020-05-14 2023-07-06 Schmoll Maschinen Gmbh Bearbeitungsstation und Verfahren zur Kontrolle oder Identifikation plattenförmiger Werkstücke
CN115458416B (zh) * 2022-07-21 2024-06-04 河北博威集成电路有限公司 一种金属陶瓷封装功率器件封帽自动化操作方法

Also Published As

Publication number Publication date
KR20040092734A (ko) 2004-11-04

Similar Documents

Publication Publication Date Title
TW200415849A (en) Piezoelectric oscillator and portable telephone and electronic device using it
JP2003264444A (ja) 圧電デバイス用集合基板、圧電デバイス及びその製造方法
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
KR100782293B1 (ko) 전자부품용 패키지의 제조방법 및 전자부품용 패키지
JP2006269970A (ja) 電子部品のはんだ接合方法
KR100543385B1 (ko) 전자부품용 패키지 및 그 제조방법
JP5964997B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP7083898B2 (ja) 基体および半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
KR200323239Y1 (ko) 전자부품용 패키지
JP2012049288A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
KR100517477B1 (ko) 전자부품용 패키지
JP2004253556A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3762261B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005192179A (ja) 圧電発振器、及びこれを利用した携帯電話装置、電子機器
JP2002158305A (ja) 電子部品収納用パッケージ
JPH07321447A (ja) 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP4511335B2 (ja) 多数個取り配線基板および電子装置
KR100593914B1 (ko) 반도체 소자 패키지
JP3865243B2 (ja) 電子部品用セラミックパッケージ及び電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee