JP2001345642A

JP2001345642A - 電圧制御発振器

Info

Publication number: JP2001345642A
Application number: JP2000166146A
Authority: JP
Inventors: Akiyuki Yoshisato; 彰之善里; Akihiko Inoue; 明彦井上; Hiroshi Sakuma; 博佐久間; Yasuhiro Igarashi; 康博五十嵐
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2001-12-14

Abstract

(57)【要約】【課題】小型化に好適な電圧制御発振器を提供するこ
と。【解決手段】アルミナ基板１上にコンデンサＣ１〜Ｃ
１０と抵抗Ｒ１〜Ｒ４およびインダクタンス素子Ｌ１〜
Ｌ４を含む回路素子を薄膜形成すると共に、ダイオード
Ｄ１とトランジスタＴｒ１，Ｔｒ２の半導体ベアチップ
４をワイヤーボンディングし、かつ、薄膜形成されたイ
ンダクタンス素子Ｌ１〜Ｌ４のうち、インダクタンス素
子Ｌ２を渦巻き状に形成して共振周波数設定用インダク
タンス素子となすと共に、このインダクタンス素子Ｌ２
に接続されたインダクタンス素子Ｌ３を共振調整用導電
パターンとなし、インダクタンス素子Ｌ３のトリミング
によってインダクタンス素子Ｌ２の巻数を増加させて共
振周波数を調整するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話等の無線
通信機器に組み込まれて使用される電圧制御発振器（Ｖ
ＣＯ）に係り、特に、小型化に好適な電圧制御発振器に
関する。

【０００２】

【従来の技術】携帯電話等に組み込まれて使用される電
圧制御発振器は、一般的に、基板上に設けられた導電パ
ターンの半田ランドに共振回路と発振回路およびバッフ
ァ回路の各回路部品を半田付けし、これら回路部品をシ
ールドカバーで覆うように概略構成されている。基板は
誘電材料を積層した多層基板にて構成され、その最上層
部と内層部には接地導体に挟まれてマイクロストリップ
ラインが設けられている。このマイクロストリップライ
ンは分布定数型の共振用インダクタを構成するものであ
り、基板の誘電率やマイクロストリップラインの長さに
よって共振回路のＱが決定される。また、多層基板の側
面に端面電極が設けられており、電圧制御発振器を母基
板上に面実装する際、端面電極は母基板の半田ランドに
半田付けされる。

【０００３】共振回路はマイクロストリップラインによ
って形成される共振用インダクタと面実装部品であるダ
イオードおよびチップコンデンサの回路部品とで構成さ
れ、これらは基板に設けられたスルーホールと導電パタ
ーンを介して接続されている。また、発振回路は発振用
トランジスタとチップ抵抗とチップコンデンサおよびイ
ンダクタの回路部品で構成され、バッファ回路は増幅用
トランジスタとチップ抵抗とチップコンデンサおよびイ
ンダクタの回路部品で構成され、これらの部品は導電パ
ターンを介して接続されている。

【０００４】

【発明が解決しようとする課題】ところで近年、チップ
部品やトランジスタ等の回路部品を小形化する技術は著
しく進歩しており、例えば外形寸法が0.6×0.3mm程度の
超小形のチップ抵抗やチップコンデンサも実用化され、
トランジスタやダイオード等の半導体部品の外形寸法も
小形化されつつある。したがって、前述した従来の電圧
制御発振器においても、このような小形のチップ部品や
半導体部品等を使用し、これらの回路部品を部品間ピッ
チを狭めた状態で基板上に実装すれば、電圧制御発振器
をある程度までは小型化することが可能となる。しかし
ながら、チップ部品や半導体部品等の回路部品の小形化
には限界があり、しかも、多数の回路部品を基板上に実
装する際に、各回路部品の半田付け部分が短絡しないよ
うにしなければならないため、部品間ピッチを狭めるの
にも限界があり、これらのことが電圧制御発振器の更な
る小型化を妨げる要因となっていた。また、前述した従
来の電圧制御発振器においては、多層基板に設けられた
マイクロストリップラインによって分布定数型の共振用
インダクタが構成されているため、所望のＱを得るのに
必要とされるマイクロストリップラインが長くなり、こ
の点からも電圧制御発振器の小型化が妨げられていた。

【０００５】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適な電圧
制御発振器を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電圧制御発振器では、アルミナ基板上に
膜形成されたインダクタンス素子と、前記アルミナ基板
上にワイヤーボンディングされたトランジスタおよびダ
イオードの半導体ベアチップとを備え、前記インダクタ
ンス素子が少なくとも渦巻き形状に膜形成された共振用
インダクタンス素子と、この共振用インダクタンス素子
に接続するように膜形成された共振調整用導電パターン
とを有し、この共振調整用導電パターンのトリミングに
より前記共振用インダクタンス素子の巻数を増加して共
振周波数を調整するように構成した。

【０００７】このような構成によれば、インダクタンス
素子が成膜技術を用いてアルミナ基板上に高精度に形成
されると共に、半導体素子はベアチップをアルミナ基板
上にワイヤーボンディングしたものであるため、アルミ
ナ基板上に必要とされる回路部品が高密度に実装され、
しかも、膜形成された渦巻き形状のインダクタンス素子
によって集中定数型の共振用インダクタンス素子が構成
されるため、その導体間距離を狭めることができるた
め、小型化に好適な面実装タイプの電圧制御発振器を実
現することができる。また、アルミナ基板上に共振用イ
ンダクタンス素子に接続するように共振調整用導電パタ
ーンを膜形成し、この共振調整用導電パターンのトリミ
ングによって共振用インダクタンス素子の巻数を増加し
て共振周波数を調整するように構成したため、共振周波
数の調整を簡単に行なうことができる。

【０００８】上記の構成において、トリミング後の共振
調整用導電パターンの導体幅と共振用インダクタンス素
子の導体幅とを略同一にすることが好ましく、このよう
にすると両者の特性インピーダンスが変わらなくなるた
め、Ｃ／Ｎ比が良好な発振を得ることができる。

【０００９】

【発明の実施の形態】以下、本発明の実施形態例につい
て図面を参照して説明すると、図１は電圧制御発振器の
斜視図、図２は回路構成レイアウトを示すアルミナ基板
の平面図、図３はアルミナ基板の裏面図、図４はＶＣＯ
回路の説明図、図５は端面電極を示す斜視図、図６は端
面電極の断面図、図７は半導体ベアチップと接続ランド
の関係を示す説明図、図８は電圧制御発振器の製造工程
を示す説明図である。

【００１０】図１に示すように、本実施形態例に係る電
圧制御発振器（ＶＣＯ）は、後述するＶＣＯ回路の回路
構成素子を搭載したアルミナ基板１と、このアルミナ基
板１に取付けられたシールドカバー２とで構成されてお
り、携帯電話等の母基板（図示せず）に半田付けされる
面実装部品となっている。アルミナ基板１は方形平板状
に形成されており、大版基板を短冊状の分割片に切断し
た後、この分割片をさらに細分割することによって得ら
れる。シールドカバー２は金属板を箱形に折り曲げ加工
したもので、アルミナ基板１上の回路構成素子はこのシ
ールドカバー２によって覆われている。

【００１１】図２に示すように、アルミナ基板１の表面
にはＶＣＯ回路の回路構成素子とそれらを接続する導電
パターンが設けられており、また、図３に示すように、
アルミナ基板１の裏面には背面電極としての導電パター
ンが設けられている。本実施形態例に係るＶＣＯ回路は
図４に示すような回路構成となっており、図２に示され
る各回路構成素子には図４の回路図に対応する符号を付
してある。ただし、図４はＶＣＯ回路の一例を示すもの
であり、本発明はこれ以外のＶＣＯ回路にも適用可能で
ある。

【００１２】図４に示すように、ＶＣＯ回路は共振回路
と発振回路およびバッファ回路からなり、これらの回路
構成素子であるコンデンサＣ１〜Ｃ１０、抵抗Ｒ１〜Ｒ
４、インダクタンス素子Ｌ１〜Ｌ４、ダイオードＤ１、
トランジスタＴｒ１，Ｔｒ２、導電路Ｓ１，Ｓ２、およ
び各回路構成素子を接続する導電パターンはアルミナ基
板１の表面に設けられている。この導電パターンは例え
ばＣｒやＣｕ等をスパッタリング等の薄膜技術を用いて
形成したもので、図２中には符号Ｐを付してハッチング
によって表されている。

【００１３】図２に示すように、アルミナ基板１の端部
にはＶＣＯ回路の接地用電極（ＧＮＤ）と入力用電極
（Ｖcc，Ｖctl）および出力用電極（ＦＲout）が形成さ
れており、これらは導電パターンＰの一部によって構成
されている。接地用電極と入力用電極（Ｖcc，Ｖctl）
および出力用電極（ＦＲout）は方形状のアルミナ基板
１の相対向する２つの長辺側にのみ形成され、それ以外
の相対向する２つの短辺側には形成されていない。すな
わち、アルミナ基板１の一方の長辺側の両隅部（コー
ナ）と中央部の３箇所にＧＮＤ電極が形成され、これら
ＧＮＤ電極の間にＶcc電極とＶctl電極が形成されてい
る。また、アルミナ基板１の他方の長辺側の両隅部とそ
の近傍の３箇所にＧＮＤ電極が形成され、これらＧＮＤ
電極の間に２つのＦＲout電極が形成されている。な
お、後述するように、アルミナ基板１の２つの長辺は大
版基板を短冊状の分割片に切断したときの分割線に対応
し、アルミナ基板１の２つの短辺はこの分割片をさらに
細分割したときの分割線に対応する。

【００１４】一方、図３に示すように、アルミナ基板１
の裏面に設けられた導電パターンＰ１（背面電極）はそ
れぞれの接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖ
ctl）および出力用電極（ＦＲout）に対向しており、図
５と図６に示すように、両者は端面電極３を介して導通
されている。この端面電極３はＡｇ厚膜層の上にＮｉ下
地メッキ層とＡｕメッキ層を順次積層したもので、最下
層のＡｇ厚膜層は、ガラス成分を含まないＡｇペースト
を厚膜形成した後、これを２００°Ｃ程度で焼成した低
温焼成材からなる。また、中間層のＮｉ下地メッキ層は
Ａｕメッキ層の付着を容易にするもので、最上層のＡｕ
メッキ層は、端面電極３を図示せぬ母基板の半田ランド
に半田付けした際に、最下層のＡｇが半田に析出するの
を防止するためのものである。そして、シールドカバー
２がアルミナ基板１に取付けられた電圧制御発振器の完
成品において、シールドカバー２の側面に折り曲げ形成
された脚片２ａが接地用電極（ＧＮＤ）と導通する端面
電極３に半田付けされており、シールドカバー２はアル
ミナ基板１の４隅で接地された状態となる。

【００１５】ＶＣＯ回路の各回路構成素子のうち、コン
デンサＣ１〜Ｃ１０は下部電極の上にSiO₂等の誘電体膜
を介して上部電極を積層したもので、これらはスパッタ
リング等を用いて薄膜形成されている。上部電極の表面
にはＣｕ層が設けられており、このＣｕ層によって共振
回路のＱが高められている。コンデンサＣ１〜Ｃ１０の
下部電極と上部電極は導電パターンＰに接続されてお
り、図２に示すように、コンデンサＣ８とＶcc電極間の
導電パターンＰ、コンデンサＣ８とＲＦout電極間の導
電パターンＰ、コンデンサＣ１０とＶctl電極間の導電
パターンＰには、それ放電用の近接部（エアーギャッ
プ）Ｇが形成されている。この近接部Ｇは互いに対向す
る導電パターンＰとＧＮＤ電極、または互いに対向して
並設された一対の導電パターンＰのそれぞれに設けられ
た突部によって構成されており、両突部の尖端同士は所
定のギャップを存して対向している。この場合、導電パ
ターンＰとＧＮＤ電極の寸法精度はいずれも薄膜技術に
より高くなるため、近接部Ｇのギャップ寸法を狭めるこ
とができ、低電圧での放電が可能となっている。また、
各コンデンサＣ１〜Ｃ１０のうち、コンデンサＣ１〜Ｃ
４とＣ６およびＣ７は単純な方形状に形成されている
が、コンデンサＣ５とＣ８〜Ｃ１０については２つの方
形を組み合わせた異形状に形成されている。すなわち、
コンデンサＣ５とＣ８およびＣ１０は１つの方形の一辺
から別の方形をずらして突出させた形状であり、コンデ
ンサＣ９は２つの方形をＬ字状に連続させた形状になっ
ている。コンデンサＣ１〜Ｃ１０の一部（または全部）
をこのような異形状にすると、アルミナ基板１上の限ら
れたスペースが有効利用され、所望の容量値のコンデン
サを高密度実装することができる。

【００１６】さらに、各コンデンサＣ１〜Ｃ１０のう
ち、コンデンサＣ９は２つの接地用コンデンサで構成さ
れており、両者は互いに分離された一対の導電パターン
Ｐを介して並列接続されている。すなわち、図２に示す
ように、方形状に形成された接地用コンデンサＣ９とＬ
字状に形成された接地用コンデンサＣ９は、それぞれ各
一方の電極部はＧＮＤ電極に繋がる導電パターンＰに接
続されているが、各他方の電極部は互いに分離された別
々の導電パターンＰを介して発振用トランジスタＴｒ１
のコレクタ電極に接続されている。図４から明らかなよ
うに、コンデンサＣ９は発振用トランジスタＴｒ１のコ
レクタと接地間に設けられており、このコンデンサＣ９
の容量値は互いに分離された一対の導電パターンＰを介
して並列接続された２つの接地用コンデンサによって設
定されることになる。したがって、トランジスタＴｒ１
のコレクタ電極からコンデンサＣ９を介して接地に至る
導電パターンＰ全体のインダクタンスが減少して、接地
用コンデンサＣ９による接地効果が向上することにな
り、また、各接地用コンデンサＣ９と各導電パターンＰ
とによる寄生発振周波数が高くなるため、この周波数を
トランジスタＴｒ１の動作点周波数以上に設定すること
により、寄生振動をなくすことができる。

【００１７】ＶＣＯ回路の各回路構成素子のうち、抵抗
Ｒ１〜Ｒ４は例えばTaSiO₂等の抵抗膜をスパッタリング
等の薄膜技術を用いて形成したもので、その表面には必
要に応じてSiO₂等の誘電体膜が設けられている。図２に
示すように、４つの抵抗Ｒ１〜Ｒ４のうち、抵抗Ｒ１〜
Ｒ３はアルミナ基板１上の互いに近接した位置に薄膜形
成され、残りの抵抗Ｒ４は抵抗Ｒ１〜Ｒ３から離れた位
置に並設して薄膜形成されている。このように抵抗Ｒ１
〜Ｒ３を近接した位置に薄膜形成してあるため、各抵抗
Ｒ１〜Ｒ３の抵抗値が所望値に対してバラツキを生じた
としても、抵抗Ｒ１〜Ｒ３全体のバラツキの比率を同じ
にすることができる。図４から明らかなように、抵抗Ｒ
１〜Ｒ３は発振用トランジスタＴｒ１と増幅用トランジ
スタＴｒ２のベースバイアス用分圧抵抗であり、（Ｒ１
＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖccの電圧がトラン
ジスタＴｒ１のベースに加わり、Ｒ１／（Ｒ１＋Ｒ２＋
Ｒ３）×Ｖccの電圧がトランジスタＴｒ２のベースに加
わる。ここで、ベースバイアス用分圧抵抗である抵抗Ｒ
１〜Ｒ３全体のバラツキの比率は前述したように常に同
じであるため、これら抵抗Ｒ１〜Ｒ３に対する抵抗値の
トリミングは不要となる。一方、抵抗Ｒ４は発振用トラ
ンジスタＴｒ１のエミッタ抵抗であり、電流はＶcc電極
からトランジスタＴｒ２のコレクタとエミッタを通って
トランジスタＴｒ２のコレクタとエミッタに流れ、さら
に抵抗Ｒ４とインダクタンス素子Ｌ４を通って接地され
る。ここで、各抵抗Ｒ１〜Ｒ４のうち、エミッタ抵抗で
ある抵抗Ｒ４によるトランジスタＴｒ１，Ｔｒ２の増幅
度への寄与が最も大きいため、電流値が一定になるよう
に抵抗Ｒ４のみをトリミングして出力調整するようにし
てある。

【００１８】また、ＶＣＯ回路の各回路構成素子のう
ち、インダクタンス素子Ｌ１〜Ｌ４と導電路Ｓ１，Ｓ２
は、ＣｒやＣｕ等をスパッタリング等の薄膜技術を用い
て形成したもので、導電パターンＰに接続されている。
各インダクタンス素子Ｌ１〜Ｌ４の表面にはＣｕ層が設
けられており、このＣｕ層によって共振回路のＱが高め
られている。インダクタンス素子Ｌ１とＬ２およびＬ４
はいずれも角形の渦巻き形状に形成されており、それぞ
れの一端はＶctl電極や接地用の導電パターンＰにワイ
ヤーボンディングされている。インダクタンス素子Ｌ２
は概略の共振周波数を設定する共振周波数設定用であ
り、インダクタンス素子Ｌ３はインダクタンス素子Ｌ２
の他端に連続している。インダクタンス素子Ｌ３は共振
周波数を調整するための調整用導電パターンであり、図
２の破線で示すように、インダクタンス素子Ｌ３をトリ
ミングして削ることにより、インダクタンス素子Ｌ２の
巻数が増加して共振周波数を調整するようになってい
る。この場合、トリミング後のインダクタンス素子Ｌ３
の導体幅がインダクタンス素子Ｌ２の導体幅と同じにな
るようにすれば、インダクタンス素子Ｌ２とインダクタ
ンス素子Ｌ３の特性インピーダンスが変わらなくなり、
Ｃ／Ｎ比が良好な発振を得ることができる。

【００１９】導電路Ｓ１，Ｓ２は不平衡信号を平衡信号
に変換して出力する不平衡／平衡変換素子であり、前述
したようにアルミナ基板１上に薄膜形成されている。こ
れら導電路Ｓ１，Ｓ２はアルミナ基板１上で所定のギャ
ップを介して対向するようにクランク状に形成されてお
り、一方の導電路Ｓ１の両端はトランジスタＴｒ２のコ
レクタ電極とコンデンサＣ８に接続された導電パターン
Ｐとに接続され、他方の導電路Ｓ２の両端は一対のＲＦ
out電極に接続されている。この場合、薄膜形成された
導電路Ｓ１，Ｓ２の寸法精度が高いため、両導電路Ｓ
１，Ｓ２間のギャップを狭くして所望の結合度を確保す
ることができ、アルミナ基板１上の限られたスペース内
に小形の不平衡／平衡変換素子を設けることができる。

【００２０】また、ＶＣＯ回路の各回路構成素子のう
ち、ダイオードＤ１とトランジスタＴｒ１，Ｔｒ２は、
アルミナ基板１上に薄膜形成された導電パターンＰの接
続ランドに半導体ベアチップを搭載し、該半導体ベアチ
ップを導電パターンＰにワイヤーボンディングしたもの
である。すなわち、図２に示すように、ダイオードＤ１
の半導体ベアチップは角形形状をなし、その下面に設け
られた一方の電極がクリーム半田や導電ペースト等の導
電性接着剤を用いて接続ランドに固定され、半導体ベア
チップの上面に設けられた他方の電極が導電パターンＰ
の所定部位にワイヤーボンディングされている。また、
両トランジスタＴｒ１，Ｔｒ２の半導体ベアチップも角
形形状をなし、その下面に設けられたコレクタ電極が導
電性接着剤を用いて接続ランドに固定され、ベース電極
とエミッタ電極が導電パターンＰの所定部位にワイヤー
ボンディングされている。前述した端面電極３と同様
に、これら接続ランド上にもＮｉ下地メッキ層とＡｕメ
ッキ層が順次積層されている。ここで、図７（ａ）また
は（ｂ）に示すように、半導体ベアチップ４の下面積に
対して接続ランド５の面積が小さく形成されており、こ
のような構成を採用することにより、半導体ベアチップ
４の下方に導電性接着剤の溜り部が確保されるため、導
電性接着剤が半導体ベアチップ４の外形からはみ出して
周囲の導電パターンＰと短絡する事故を未然に防止する
ことができる。また、接続ランド５の内部に開口５ａが
設けられており、これによって余剰の導電性接着剤が開
口５ａ内に溜められるため、導電性接着剤のはみ出しを
より確実に防止できるようになっている。

【００２１】次に、上記の如く構成された電圧制御発振
器の製造工程について主として図８を用いて説明する。

【００２２】まず、図８（ａ）に示すように、アルミナ
基板１の表面全体にTaSiO₂等をスパッタリングした後、
これを所望形状にエッチングして抵抗膜６を形成するこ
とにより、抵抗Ｒ１〜Ｒ４に相当する部分が構成され
る。次に、図８（ｂ）に示すように、抵抗膜６の上から
ＣｒやＣｕ等をスパッタリングし、これを所望形状にエ
ッチングして下部電極７を形成した後、図８（ｃ）に示
すように、下部電極７の上からSiO₂等をスパッタリング
し、これを所望形状にエッチングして誘電体膜８を形成
する。次に、図８（ｄ）に示すように、誘電体膜８の上
からＣｒやＣｕ等をスパッタリングした後、これを所望
形状にエッチングして上部電極９を形成する。その結
果、下部電極７または上部電極９によって導電パターン
Ｐとインダクタンス素子Ｌ１〜Ｌ４および導電路Ｓ１，
Ｓ２に相当する部分が構成され、下部電極７と誘電体膜
８および上部電極９の積層体によってコンデンサＣ１〜
Ｃ１０に相当する部分が構成される。次に、インダクタ
ンス素子Ｌ１〜Ｌ４とコンデンサＣ１〜Ｃ１０に相当す
る部分の表面にＣｕ層をメッキまたは薄膜技術で形成し
た後、図８（ｅ）に示すように、導電パターンＰを除く
部分に保護膜１０を形成する。次に、図８（ｆ）に示す
ように、アルミナ基板１の裏面全体にＣｒやＣｕ等をス
パッタリングした後、これを所望形状にエッチングして
背面電極１１を形成することにより、裏面側の導電パタ
ーンＰ１に相当する部分が構成される。

【００２３】なお、以上説明した図８（ａ）〜（ｆ）の
工程は、縦横に格子状に延びる分割溝が刻設されたアル
ミナ材からなる大版基板に対して行なわれ、以下に説明
する図８（ｇ）〜（ｊ）の工程は、この大版基板を一方
向の分割溝に沿って切断することで得られる短冊状の分
割片に対して行なわれる。

【００２４】すなわち、大版基板を短冊状の分割片に切
断した後、図８（ｇ）に示すように、この分割片の切断
面であるアルミナ基板１の両端面にＡｇ層１２を厚膜形
成し、アルミナ基板１の表裏両面に設けられた導電パタ
ーンＰ，Ｐ１の接地用電極（ＧＮＤ）と入力用電極（Ｖ
cc，Ｖctl）および出力用電極（ＦＲout）同志をＡｇ層
１２で導通する。このＡｇ層１２は前述した端面電極３
のＡｇ厚膜層に相当し、ガラス成分を含まないＡｇペー
ストからなる低温焼成材である。なお、かかるＡｇ層１
２の厚膜形成工程を１つの短冊状分割片に対して行なう
ことも可能であるが、複数の分割片を若干の隙間を存し
て重ね合わせた状態にすれば、Ａｇ層１２を複数の分割
片に対して同時に厚膜形成することができ、大量生産に
好適となる。次に、Ａｇ層１２と半導体ベアチップが搭
載される接続ランドの各表面にＮｉ下地層とＡｕ層を順
次メッキした後、図８（ｈ）に示すように、各接続ラン
ド上にダイオードＤ１とトランジスタＴｒ１，Ｔｒ２の
半導体ベアチップをクリーム半田や導電ペースト等の導
電性接着剤を用いて固定する。この場合、前述したよう
に、半導体ベアチップの下面積に対して接続ランドの面
積が小さく形成されているため、導電性接着剤の半導体
ベアチップからのはみ出しが防止され、導電性接着剤が
半導体ベアチップの周囲の導電パターンＰと不所望に短
絡しないようになっている。次に、図８（ｉ）に示すよ
うに、各半導体ベアチップを導電パターンＰの所定部位
にワイヤーボンディングした後、図８（ｊ）に示すよう
に、エミッタ抵抗である抵抗Ｒ４をトリミングして出力
調整すると共に、調整用導電パターンであるインダクタ
ンス素子Ｌ３をトリミングして共振周波数を調整する。
この場合、共振周波数の調整は個々のアルミナ基板１に
分割する前の短冊状分割片の状態で行なわれ、各アルミ
ナ基板１の隅部に接地用電極（ＧＮＤ）が設けられてい
るため、隣接するアルミナ基板１に設けられた入力用電
極（Ｖcc，Ｖctl）および出力用電極（ＦＲout）間に必
ず接地用電極（ＧＮＤ）が位置することになり、共振周
波数調整が隣接するアルミナ基板１のＶＣＯ回路へ悪影
響を及ぼさないようになっている。

【００２５】次いで、短冊状分割片の個々のアルミナ基
板１にシールドカバー２を取付け、該シールドカバー２
の脚片２ａを接地用電極（ＧＮＤ）に導通する端面電極
３に半田付けた後、分割片を他方の分割溝に沿って個々
のアルミナ基板１に細分割することにより、図１に示す
ような電圧制御発振器が得られる。

【００２６】このように構成された上記実施形態例に係
る電圧制御発振器によれば、アルミナ基板１上にコンデ
ンサＣ１〜Ｃ１０、抵抗Ｒ１〜Ｒ４、インダクタンス素
子Ｌ１〜Ｌ４、導電路Ｓ１，Ｓ２等の回路素子とこれら
回路素子に接続される導電パターンＰとを薄膜形成する
と共に、このアルミナ基板１上にダイオードＤ１とトラ
ンジスタＴｒ１，Ｔｒ２の半導体ベアチップをワイヤー
ボンディングし、かつ、アルミナ基板１の側面に導電パ
ターンの接地用電極と入出力用電極に接続される端面電
極３を設けたため、ＶＣＯ回路用の構成素子を薄膜技術
と半導体素子のワイヤーボンディングとを用いてアルミ
ナ基板１上に高密度に実装でき、小型化に好適な面実装
タイプの電圧制御発振器を実現することができる。

【００２７】また、薄膜形成されたインダクタンス素子
Ｌ１〜Ｌ４のうち、インダクタンス素子Ｌ２を渦巻き状
に形成して集中定数型の共振用インダクタンス素子とな
したため、該インダクタンス素子Ｌ２の導体間距離を狭
めて共振用インダクタンス素子の小型化を図ることがで
き、この点からも電圧制御発振器の小型化を実現するこ
とができる。また、このインダクタンス素子Ｌ２を含む
全てのインダクタンス素子Ｌ１〜Ｌ４の表面にＣｕメッ
キを設けたため、共振回路のＱを高めることができる。

【００２８】さらに、共振周波数設定用のインダクタン
ス素子Ｌ２に接続されたインダクタンス素子Ｌ３を共振
調整用導電パターンとなし、該インダクタンス素子Ｌ３
のトリミングによってインダクタンス素子Ｌ２の巻数が
増加して共振周波数を調整するようにしたため、共振周
波数の調整を簡単に行なうことができ、しかも、トリミ
ング後のインダクタンス素子Ｌ３（共振調整用導電パタ
ーン）とインダクタンス素子Ｌ２（共振周波数設定用イ
ンダクタンス素子）の導体幅が同じになるようにしたた
め、インダクタンス素子Ｌ２とインダクタンス素子Ｌ３
の特性インピーダンスが変わらなくなり、Ｃ／Ｎ比が良
好な発振を得ることができる。

【００２９】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。

【００３０】アルミナ基板上に膜形成されたインダクタ
ンス素子とワイヤーボンディングされた半導体ベアチッ
プとを搭載し、少なくとも共振用インダクタンス素子を
渦巻き形状に膜形成すると共に、この共振用インダクタ
ンス素子に接続するように膜形成された共振調整用導電
パターンをトリミングするにより、共振用インダクタン
ス素子の巻数を増加して共振周波数を調整するようにし
たため、アルミナ基板上に必要とされる回路部品を高密
度実装して電圧制御発振器の小型化を実現することがで
き、しかも、共振周波数の調整を簡単に行なうことがで
きる。

【図面の簡単な説明】

【図１】本発明の実施形態例に係る電圧制御発振器の斜
視図である。

【図２】回路構成レイアウトを示すアルミナ基板の平面
図である。

【図３】アルミナ基板の裏面図である。

【図４】ＶＣＯ回路の説明図である。

【図５】端面電極を示す斜視図である。

【図６】端面電極の断面図である。

【図７】半導体ベアチップと接続ランドの関係を示す説
明図である。

【図８】電圧制御発振器の製造工程を示す説明図であ
る。

【符号の説明】

１アルミナ基板２シールドカバー３端面電極４半導体ベアチップ５接続ランド５ａ開口６抵抗膜７下部電極８誘電体膜９上部電極１０保護膜１１背面電極１２Ａｇ層Ｃ１〜Ｃ１０コンデンサＲ１〜Ｒ４抵抗Ｌ１〜Ｌ４インダクタンス素子Ｔｒ１〜Ｔｒ２トランジスタＳ１，Ｓ２導電路Ｐ，Ｐ１導電パターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐久間博東京都大田区雪谷大塚町１番７号アルプス電気株式会社内 (72)発明者五十嵐康博東京都大田区雪谷大塚町１番７号アルプス電気株式会社内Ｆターム(参考） 5J081 AA03 AA11 BB01 CC22 CC42 DD03 DD26 EE02 EE03 EE09 EE18 FF04 GG05 GG07 JJ04 JJ12 JJ14 JJ15 JJ18 JJ23 KK02 KK03 KK09 KK11 KK12 KK22 KK25 LL01 MM01 MM07 MM08

Claims

【特許請求の範囲】

【請求項１】アルミナ基板上に膜形成されたインダク
タンス素子と、前記アルミナ基板上にワイヤーボンディ
ングされたトランジスタおよびダイオードの半導体ベア
チップとを備え、前記インダクタンス素子が少なくとも
渦巻き形状に膜形成された共振用インダクタンス素子
と、この共振用インダクタンス素子に接続するように膜
形成された共振調整用導電パターンとを有し、この共振
調整用導電パターンのトリミングにより前記共振用イン
ダクタンス素子の巻数を増加して共振周波数を調整する
ように構成したことを特徴とする電圧制御発振器。
【請求項２】請求項１の記載において、前記共振用イ
ンダクタンス素子とトリミング後の前記共振調整用導電
パターンのそれぞれの導体幅を略同一に設定したことを
特徴とする電圧制御発振器。