CN1208835C - 平面安装型电子电路组件 - Google Patents

平面安装型电子电路组件 Download PDF

Info

Publication number
CN1208835C
CN1208835C CNB011181230A CN01118123A CN1208835C CN 1208835 C CN1208835 C CN 1208835C CN B011181230 A CNB011181230 A CN B011181230A CN 01118123 A CN01118123 A CN 01118123A CN 1208835 C CN1208835 C CN 1208835C
Authority
CN
China
Prior art keywords
mentioned
conductive pattern
circuit
electrode
inductance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011181230A
Other languages
English (en)
Other versions
CN1332600A (zh
Inventor
善里彰之
植田和彦
五十岚康博
井上明彦
佐久间博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160282A external-priority patent/JP2001339243A/ja
Priority claimed from JP2000160249A external-priority patent/JP3244677B2/ja
Priority claimed from JP2000160272A external-priority patent/JP3244681B2/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1332600A publication Critical patent/CN1332600A/zh
Application granted granted Critical
Publication of CN1208835C publication Critical patent/CN1208835C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种电子电路组件，其包括在氧化铝基板上，通过薄膜方式形成的包含电容器和电阻器以及电感元件的电路元件，其中，该电子电路组件还包括：通过导线焊接于上述氧化铝基板上的半导体裸片，上述电感元件至少具有共振频率设定用电感元件，该共振频率设定用电感元件呈螺旋状，通过薄膜方式形成，通过薄膜方式形成与上述共振频率设定用电感元件连接的调整用导电图形，通过该调整用导电图形的修整处理，将上述共振频率设定用电感元件的圈数增加，从而调整共振频率。

Description

平面安装型电子电路组件
技术领域
本发明涉及平面安装型电子电路组件。
背景技术
一般，这种平面安装型电子电路组件基本上按照下述方式构成，该方式为：将各种电路部件焊接于设置于基板上的导电图形的焊接区域上，通过屏蔽罩覆盖这些电路部件。在基板的侧面上设置端面电极，在将电子电路组件以平面安装方式设置于母基板上时，将端面电极焊接于母基板的焊接区域上。电路部件对应于调谐电路或共振电路，或者放大电路等的必要的电路结构而使用，比如，作为共振电路用的电路部件，采用二极管和芯片电容器与电感线圈等，作为放大电路用的电路部件，采用晶体管、芯片电阻器、芯片电容器及电感线圈等，这些电路部件可通过导电图形实现连接。
在过去，在按照上述方式构成的电子电路组件中，人们知道有下述形式，其中设置有用于将不平衡信号转换为平衡信号，将其输出的不平衡/平衡转换电路。通常，该不平衡/平衡转换电路通过平面安装部件构成，该部件将一对电路并排设置于平板状的电介质基板上，将设置于电介质基板上的电极焊接于多层基板上的导电图形上，由此，可通过不平衡/平衡转换电路，将不平衡信号转换为平衡信号，将其输出。
但是，近年来，对芯片部件或半导体部件等的电路部件进行小型化处理的技术发展显著，比如，外形尺寸为0.6×0.3mm的超小型的芯片电阻器或芯片电容器也得到实际应用。因此，同样在前述的已有的电子电路组件中，采用这样的超小型的电路部件，如果在减小该部件之间的间隙的状态下，将这些电路部件安装于基板上，则可将电子电路组件的整体尺寸减小到一定程度。但是，芯片部件或半导体部件等的电路部件的整体尺寸的减小具有界限，另外，由于在将多个电路部件安装于基板上时，各电路部件的焊接部分必须不发生短路，故将部件之间的间隙减小也具有界限，这些情况是妨碍将电子电路组件的整体尺寸进一步减小的原因。还有，不平衡/平衡转换电路由平面安装型部件构成，为了确保所需的连接强度，在将一对电路在规定长度以上的长度范围内并排设置的方面，该平面安装型部件为较大的部件，由此，基板上的有限的实装空间因不平衡/平衡转换电路用的平面安装型部件而变窄，这些情况也会妨碍形成小型的电子电路组件。此外，在上述的已有的电子电路组件中，由于通过设置于多层基板上的微型电介质条状线，形成分布常数型的共振用电感线圈，故获得所需的Q值所必需的微型电介质条状线较长，此情况也妨碍形成小型的电子电路组件。
发明内容
本发明是针对这样的已有技术的情况而提出的，本发明的目的在于提供一种适合小型化的，静电应对措施也优良的平面安装型电子电路组件。
为了实现上述目的，本发明的电子电路组件按照下述方式构成，在氧化铝基板上，通过薄膜方式形成的包含电容器和电阻器以及电感元件的电路元件，其中，该电子电路组件还包括：通过导线焊接于上述氧化铝基板上的半导体裸片，上述电感元件至少具有共振频率设定用电感元件，该共振频率设定用电感元件呈螺旋状，通过薄膜方式形成，通过薄膜方式形成与上述共振频率设定用电感元件连接的调整用导电图形，通过该调整用导电图形的修整处理，将上述共振频率设定用电感元件的圈数增加，从而调整共振频率。
在上述共振频率设定用电感元件的表面上，设置Cu镀层。
上述共振频率设定用电感元件与修整处理后的上述调整用导电图形的相应导体宽度基本上相同。
上述电感元件至少由两个电感元件构成，所述两个电感元件以使一对电路隔开规定间距相互相对的状态设置在上述氧化铝基板的同一面上，构成了不平衡/平衡转换电路，其中在一个电感元件的电路两端输入不平衡信号，在另一个电感元件的电路两端输出平衡信号。
上述一对电路呈螺旋状或Z字形。
在上述氧化铝基板的侧面上，设置与上述导电图形连接的输入用电极和输出用电极，在将这些输入用电极和输出用电极中的至少一个与上述电容器连接的上述导电图形上，设置放电用的接近部。
还具有由上述导电图形形成的接地用电极，将该接地用电极和与上述电容器连接的导电图形相互相对而并排设置，并且在上述接地用电极和上述与电容器连接的导电图形上，分别设置尖端相对合的凸部，形成上述接近部。
按照上述方案，由于通过薄膜技术，以较高精度，形成包含电容器和电阻器的电路元件，另外，半导体元件是将裸片通过导线焊接而形成的，故可以较高的密度在氧化铝基板上，设置必要的电路部件，可实现适合小型化的平面安装型电子电路组件。另外，由于在氧化铝基板上，通过薄膜方式形成由一对电路形成的电感元件，通过该电感的一对电路，形成不平衡/平衡转换电路，故可减小两电路之间的间隙，确保所需的连接强度，此情况也有利于电子电路组件的整体尺寸的减小。
在上述的方案中，如果在氧化铝基板的同一平面上，形成构成不平衡/平衡转换电路的一对电路，则可减小两电路之间的间隙，提高连接强度。另外，如果通过绝缘材料，将一对电路叠置于氧化铝基板上，则可进一步减小占据氧化铝基板上的两个电路的设置空间。
按照这样的方案，由于通过薄膜技术，以较高的精度形成包含电容器和电阻器及电感元件的电路元件，另外，半导体元件是将裸片通过导线焊接而形成的，故可以较高的密度在氧化铝基板上设置必要的电路部件，可实现适合小型化的平面安装型电子电路组件。此外，通过薄膜方式形成于氧化铝基板上的电路元件中的，特别是电容器的抵抗静电的耐受电压较低，但是，由于在将输入用电极和输出用电极中的至少一个和电容器连接的导电图形上，设置放电用接近部，故可确实防止电容器的静电破坏，另外，由于可以高于薄膜技术的尺寸精度形成该接近部，故可减小接近部的放电间隙，可进行低电压的放电。
在上述的方案中，可更加确实地防止电容器的静电破坏。
按照这样的方案，由于通过薄膜技术，以较高的精度，形成包含电容器和电阻器及电感的电路元件，另外，半导体元件是通过将裸片通过导线焊接而形成的，故可以较高的密度在氧化铝基板上设置必要的电路部件，可实现适合小型化的平面安装型电子电路组件。另外，由于通过以薄膜方式形成的螺旋状的共振频率设定用电感元件，形成集中常数型的电感线圈，故可减小该导体间距，使整体尺寸减小，此情况也可实现小型的电子电路组件。
在上述方案中，可提高共振电路的Q值。
还有，在上述的方案中，最好通过薄膜方式形成与上述共振频率设定用电感元件连接的调整用导电图形，通过该调整用导电图形的修整处理，将上述共振频率设定用电感元件的圈数增加，从而调整共振频率，如果按照此方式，可简单地进行共振频率的调整。在此情况下，最好上述共振频率设定用电感元件与微调处理后的上述调整用的导电图形的相应导体宽度基本上相同。
附图说明
图1为本发明的实施例的电子电路组件的透视图；
图2为表示电路结构布置的氧化铝基板的平面图；
图3为氧化铝基板的内面图；
图4为电路结构的说明图；
图5为表示端面电极的透视图；
图6为端面电极的剖视图；
图7A和图7B为表示半导体裸片与连接区域之间的关系的说明图；
图8A～图8J为表示电子电路组件的制造步骤的说明图；
图9为表示另一电路结构的说明图；
图10为另一电路结构布置的氧化铝基板的平面图。
具体实施方式
本实施例为适合用于频率同步型升压放大器的实例，该频率同步型升压放大器按照与图中未示出的超高频(UHF)频道选择器组合的方式使用，以便提高便携式电视机的信号接收性能(特别是，信号接收灵敏度和耐妨碍特性)，其具有下述性能，即选择所需频率的电视(TV)信号，并且将已选择的电视信号放大，将其输入超高频频道选择器中。
图1表示上述频率同步型升压放大器(电子电路组件)的外观，如该图所示，该频率同步型升压放大器由其上设置有后面将要描述的电路组成部件的氧化铝基板1，以及屏蔽罩2构成，该屏蔽罩2安装于该氧化铝基板1上，形成焊接于图中未示出的母基板上的平面安装型部件。该氧化铝基板1呈矩形平板状，其这样形成，将大面积的基板分割为长方形的分割片，然后将该分割片进一步分割。屏蔽罩2是通过将金属板呈箱体形弯曲而加工形成的，氧化铝基板1上的电路组成元件通过该屏蔽罩2覆盖。
如图2所示，在氧化铝基板1的表面上，设置有电路组成元件与将它们连接的导电图形，另外，如图3所示，在氧化铝基板1的内面上，设置有作为背面电极的导电图形。本实施例的频率同步型升压放大器包括调谐电路和放大电路，以便实现电视信号的选择和放大，其形成图4所示的电路结构，图2所示的相应电路组成元件带有与图4的电路图相对应的标号。但是，图4表示电路结构的一个实例，本发明还可适合用于具有上述以外的电路结构的电子电路组件。
如图4所示，频率同步型升压放大器包括作为调谐电路和放大电路的电路组成元件的电容器C1～C7，电阻器R1～R3，电感元件L1～L3，二极管D1，晶体管Tr1，电路S1，S2等，这些电路组成元件与将它们连接的导电图形设置于氧化铝基板1的表面上。该导电图形是采用比如，Cr或Cu等，通过溅射等的薄膜技术形成的，在图2中，其带有标号P，由剖面线表示。
下面简单地对频率同步型升压放大器的电路结构进行描述，为了实现所需频率的电视信号的选择和放大，上述电路结构由下述电路组成，该电路包括由电感元件L2，L3与电容器C3，C4和二极管D1形成的调谐电路；放大电路，该放大电路由晶体管Tr1和其周边电路元件(电阻器R1～R3，电容器C6)与不平衡/平衡转换元件T形成。多个频率的电视信号通过电容器C1，输入到调谐电路中。调谐电路的同步频率(共振频率)可通过施加于二极管D1的阴极上的控制电压(Vct1)而改变，通过使其与所需的电视信号的频率保持一致，仅仅选择所需的电视信号，通过电容器C5，将其输入到放大电路的晶体管Tr1的基极中。在晶体管Tr1的基极上，对基极偏置用分压电阻器R1，R2提供偏压，晶体管Tr1的集电极电流(发射极电流)通过发射极电阻器R3的电阻值设定。通过晶体管Tr1放大的电视信号从集电极输出，在集电极处，设置有不平衡/平衡转换元件T。该不平衡/平衡转换元件T由电感元件构成，该电感元件由相互连接的一对电路S1，S2形成，平衡电视信号从电路S2的两端输出，输入给上述的超高频频道选择器。
如图2所示，在氧化铝基板1的端部，形成接地用电极(GND)和输入用电极(Vcc，Vct1，RFin)以及输出用电极(RFout)，它们由导电图形P的一部分形成。接地用电极和输入用电极与输出用电极仅仅形成于矩形的氧化铝基板1中的相对的2个长边侧，而不形成于除此以外的相对的2个短边侧。即，在氧化铝基板1中的一个长边侧的两个角部，形成接地用电极(GND)，在这些接地用电极(GND)之间，形成Vcc电极和RFin电板与Vct1电极。另外，在氧化铝基板1的另一长边侧的两个角部和其附近的3个部位，形成接地用电极(GND)，在这些接地用电极(GND)之间，形成2个RFout电极。此外，如后面描述的那样，氧化铝基板1的两个长边对应于将大面积基板分割为长方形的分割片时的分割线，氧化铝基板1中的两个短边对应于将该分割片进一步分割时的分割线。
如图3所示，设置于氧化铝基板1的内面的导电图形P1(背面电极)与相对应的接地用电极(GND)和输入用电极(Vcc，Vct1，RFin)与输出用电极(RFout)相对，如图5和6所示，两者通过端面电极3导通。该端面电极3通过在Ag厚膜层上，依次叠置Ni底镀层与Au镀层而形成，最底层的Ag厚膜层由低温烧结材料形成，形成不包含玻璃成份的Ag膏的厚膜，然后在200℃的温度下，对其进行烧结。另外，中间层的Ni底镀层容易附着Au镀层，最顶层的Au镀层用于在将端面电极3焊接于图中未示出的母基板的焊接区域处时，防止最底层的Ag离析到焊锡中。另外，在氧化铝基板1上安装有屏蔽罩2的电子电路组件的制成品中，以弯曲方式形成于屏蔽罩2的侧面上的脚片2a焊接于与接地用电极(GND)导通的端面电极3上，屏蔽罩2处于在氧化铝基板1的4个角部接地的状态。
在上述各电路组成元件中，电容器C1～C7是通过在底部电极上，通过SiO2等的电介质膜，叠置顶部电极而形成的，这些电容器通过溅射等方式以薄膜方式形成。在顶部电极的表面上，设置有Cu层，通过该Cu层，使共振电路的Q值提高。电容器C1～C7的底部电极和顶部电极，与导电图形P连接，如图2所示，在电容器C7和Vcc电极之间的导电图形P，电容器C7和RFout电极之间的导电图形P，电容器C2和Vct1电极之间的导电图形P上，分别设置有放电用接近部(空隙)G。该接近部G通过一对凸部形成，该对凸部设置于相互相对而并排设置的相应的导电图形P上，两个凸部的尖端按照保持规定的间隙的方式相对。在此情况下，由于导电图形P与接地用电极(GND)导电的尺寸精度均高于薄膜技术，故可减小接近部G的间隙，可进行低电压的放电。另外，各电容器C1～C7中的，电容器C1和C3～C5呈纯矩形状，但是，电容器C2和C7呈将两个以上的矩形组合而不同形状。即，电容器C2呈从1个矩形的一边，使两个矩形突出的凹状，电容器C7呈沿长边方向使3个矩形错开而保持连续的形状。这些电容器C2和C7为必须要求较大的容量值的接地用电容器，如果接地用电容器C2和C7呈这样的不同形状，则可有效地利用氧化铝基板1上的有限的空间，可以较高的密度设置所需的容量值的电容器。
另外，在各电容器C1～C7中，电容器C6由尺寸不同的2个接地用电容器形成，两者通过相互分离的一对导电图形P并联。即，如图2所示，两个接地用电容器C6中的一个的电极部与和接地用电极(GND)连接的接地用的导电图形P连接，两个接地用电容器C6的相应另一个的电极部通过相互分离的2个导电图形P，与晶体管Tr1的连接区域SL连接。从图4知道，电容器C6设置于晶体管Tr1的发射极和接地之间，由于上述连接区域SL为通过导线焊接有晶体管Tr1的发射极电极的部位，故电容器C6的容量值通过两个接地用电容器设定，该两个接地用电容器通过相互分离的导电图形P并联。因此，从晶体管Tr1的发射极电极，通过电容器C6接地的整个导电图形P的电感减小，接地用电容器C6的连接区域SL的接地效果提高，另外，由于相应的接地用电容器C6与相应导电图形P的寄生振荡频率增加，故通过使该频率大于晶体管Tr1的动作频率，可消除寄生振动。
由于电容器R1～R3采用溅射等的薄膜技术，形成比如，TaSiO2等的电阻膜，在其表面上，根据需要，设置SiO2等的电介质膜。如图2所示，3个电阻器R1～R3中的，电阻器R1和R2以薄膜方式并排地形成于氧化铝基板1上的相互接近的位置，剩余的电阻器R3以薄膜方式形成于与电阻器R1和R2离开的位置。由于按照上述方式，在接近的位置以薄膜方式形成电容器R1和R2，故即使在相应的电阻器R1，R2的电阻值相对所需值，产生误差的情况下，可使电阻器R1，R2的整体的误差的比率相同。从图4知道，电阻器R1和R2为晶体管Tr1的基极偏置用分压电阻器，故R1/(R1+R2)×Vcc的电压施加于晶体管Tr1的基极上。在这里，由于作为基极偏置用分压电阻器的电阻器R1，R2的整体的误差的比率经常象前述的方式那样相同，故无需相对这些电阻器R1，R2的电阻值的微调处理。电阻器R3为晶体管Tr1的发射极电阻器，电流从Vcc电板，流过晶体管Tr1的集电极和发射极，接着通过电阻器R3接地。在这里，由于各电阻器R1～R3中的，作为发射极电阻器的电阻器R3对晶体管Tr1的放大率的贡献最大，故按照电流值保持一定的方式，仅仅对电阻器R3进行微调处理，并进行输出调整。
另外，如图9所示，在晶体管Tr1上串联另一晶体管Tr2的电路结构的情况下，如果以薄膜方式，将作为两个晶体管Tr1，Tr2的基极偏置用分压电阻器的电阻器R1，R2，R4形成于氧化铝基板1上的相互接近的位置，则无需对这些电阻器R1，R2，R4的电阻值进行微调处理。因此，同样在此情况下，通过仅仅对作为发射极电阻器的电阻器R3进行微调处理，则可设定两个晶体管Tr1，Tr2的电流值。
此外，采用溅射等的薄膜技术，形成电感元件L1～L3和电路S1，S2，Cr或Cu等，将它们与导电图形P连接。在相应的电感元件L1～L3的表面上，设置Cu层，由于该Cu层的作用，使共振电路的Q值提高。电感元件L1和L2均呈方形的螺旋状，相应的一端通过导线焊接于Vct1电极或接地用的导电图形P。电感元件L2用于对基本的共振频率进行设定的共振频率设定的情况下，电感元件L3与电感元件L2的另一端连接。该电感L3为用于调整共振频率的调整用导电图形，如图2中的虚线所示，通过对电感元件L3进行微调处理、削减，从而增加电感元件L2的圈数，调整共振频率。在此情况下，如果微调后的电感元件L3的导体宽度与共振频率设定用的电感元件L2的导体宽度相同，则电感元件L2与电感L3的特性阻抗不变化。
如前面所述，不平衡/平衡转换元件T通过由相互连接的一对电路S1，S2形成的电感元件构成，这些电路S1，S2通过薄膜方式形成于氧化铝基板1上。这些电路S1，S2按照以规定间隙相对的方式，呈螺旋状形成于基板1上，其中一个电路S1的两端与晶体管Tr1的集电极和与电容器C7连接的导电图形P连接，另一电路S2的两端与一对RFout电极连接。在此情况下，由于通过薄膜形成的电路S1，S2的尺寸精度较高，故可减小两个电路S1，S2之间的间隙，可确保所需的连接强度，可在氧化铝基板1上的有限的空间内设置小型的不平衡/平衡转换元件T。此外，如图10所示，也可将按照规定的间隙相对的一对的电路S1，S2呈Z字形形成于氧化铝基板1上。
还有，二极管D1和晶体管Tr1这样形成，在通过薄膜方式形成于氧化铝基板1上的导电图形P的连接区域上，设置半导体裸片，将该半导体裸片通过导线焊接于导电图形P上。即，如图2所示，二极管D1的半导体裸片呈方形，设置于其底面的其中一个电极通过焊锡膏或导电膏等的导电性粘接剂固定于连接区域，设置于半导体裸片的顶面的另一电极通过导线焊接于导电图形P的规定部位。另外，晶体管Tr1的半导体裸片也呈方形，设置于其底面的集电极通过导电性粘接剂，固定于连接区域，基极和发射极通过导线焊接于导电图形P的规定部位。与前述的端面电极3相同，同样在这些连接区域上，依次叠置Ni底镀层和Au镀层。在这里，如图7A或图7B所示，相对半导体裸片4的底面积，连接区域5的面积较小，由于通过采用这样的方案，在半导体裸片4的下方确保具有导电性粘接剂的存留部，故可防止今后产生导电性粘接剂从半导体裸片4的外部轮廓露出，与周围的导电图形P发生短路的故障。另外，由于在连接区域5的内部，设置有开口5a，由此剩余的导电性粘接剂存留于开口5a内部，故可更加确实防止导电性粘接剂露出。
下面通过图8A～图8J，主要对按照上述方式构成的电子电路组件的制造步骤进行描述。
首先，如图8A所示，在氧化铝基板1的整个表面上，溅射TaSiO2等，然后，按照所需形状对其进行蚀刻，形成电阻膜6，由此，形成相当于电阻器R1～R3的部分。接着，如图8B所示，在电阻膜6上，溅射Cr或Cu等，按照所需形状对其进行蚀刻，形成底部电极7，然后，如图8C所示，在底部电极7上，溅射SiO2等，按照所需形状对其进行蚀刻，形成电介质膜8。之后，如图8D所示，在该电介质膜8上，溅射Cr或Cu等，然后，按照所需形状对其进行蚀刻，形成顶部电极9。其结果是，通过底部电极7或顶部电极9，形成相当于导电图形P，电感元件L1～L3与电路S1，S2的部分，通过底部电极7和电介质膜8与顶部电极9的叠置体，形成相当于电容器C1～C7的部分。然后，在相当于电感元件L1～L3与电路S1，S2和电容器C1～C7的部分的表面上，通过电镀或薄膜技术，形成Cu层，然后，如图8E所示，在除了导电图形P以外的部分，形成保护膜10。接着，如图8F所示，在氧化铝基板1的整个内面上，溅射Cr或Cu等，然后，按照所需形状对其进行蚀刻，形成背面电极11，由此，形成相当于内面侧的导电图形P1的部分。
另外，上面描述的图8A～图8F的步骤相对大面积基板进行，该大面积基板由氧化铝材形成，其上刻设有沿纵横向呈格子状延伸的分割槽，下面将要描述的图8G～图8J的步骤相对下述长方形的分割片进行，该分割片是通过沿一个方向的分割槽将该大面积的基板切断而获得的。
即，在将大面积的基板分割为长方形的分割片后，如图8G所示，在作为该分割片的切断面的氧化铝基板1的两个端面上，形成较厚的Ag层12，通过Ag层12，使设置于氧化铝基板1的内外两个面上的导电图形P，P1的接地用电极(GND)，与输入用电极(Vcc，Vct1，RFin)和输出用电极(RFout)之间实现导通。上述Ag层12相当于前述的端面电极3的Ag厚膜层，其为由不包含玻璃成份的Ag膏形成的低温烧结材料。另外，还可相对1个长方形分割片，进行上述的Ag层12的厚膜形成步骤，但是，如果多个分割片处于在具有间隙的情况下重合的状态，则可同时相对多个分割片，形成Ag层12，适合大批量生产。然后，在设置有Ag层12和半导体裸片的连接区域的相应表面上，依次通过电镀形成Ni底层和Au层，然后，如图8H所示，在相应的连接区域上，通过焊锡膏或导电膏等的导电性粘接剂固定二极管D1和晶体管Tr1的半导体裸片。在此情况下，如前面所述，由于相对半导体裸片的底面积，连接区域的面积较小，故防止导电性粘接剂相对半导体裸片露出，导电性粘接剂不会与半导体裸片的周围的导电图形P按照不需要的方式发生短路。然后，如图8I所示，通过导线将相应的半导体裸片焊接于导电图形P的规定部位，然后，如图8J所示，对作为发射极电阻器的电阻器R3进行微调处理并进行输出调整，并且对作为调整用导电图形的电感元件L3进行微调处理，调整共振频率。在此情况下，由于共振频率的调整是在分割为相应的氧化铝基板1之前的长方形分割片的状态下进行的，在各氧化铝基板1的角部，设置接地用电极(GND)，故接地用电极(GND)必须位于设置于相邻的氧化铝基板1上的输入用电极(Vcc，Vct1，RFin)和输出用电极(RFout)之间，共振频率的调整不会对相邻的氧化铝基板1的电路造成不利影响。
接着，在长方形分割片的相应氧化铝基板1上，安装屏蔽罩2，在将该屏蔽罩2的脚片2a焊接于与接地用电极(GND)导通的端面电极3上之后，沿另一分割槽，将分割片进一步分割为相应的氧化铝基板1，由此，获得图1所示的电子电路组件。
如果采用按照上述方式构成的上述实施例的电子电路组件，由于在氧化铝基板1上，通过薄膜方式形成电容器C1～C7，电阻器R1～R3，电感元件L1～L3，电路S1，S2等的电路元件和与这些电路元件连接的导电图形P，并且在该氧化铝基板1上，通过导线焊接二极管D1和晶体管Tr1，另外在氧化铝基板1的侧面，设置与导电图形的接地用电极和与输入输出用电极连接的端面电极3，故可以较高的密度通过薄膜技术和半导体元件的导线焊接，将必需的电路组成元件设置于氧化铝基板1上，可实现适合小型化的平面安装型电子电路组件。
此外，由于通过在氧化铝基板1上以薄膜方式形成的一对电路S1，S2，构成不平衡/平衡转换电路，故可减小两个电路S1，S2之间的间隙，确保所需的连接强度，由此，有利于电子电路组件的整体尺寸的减小。
还有，在上述实施例中，针对在氧化铝基板1的同一面上以薄膜方式形成不平衡/平衡转换电路的一对电路S1，S2的情况进行了描述，但是，与电容器C1～C7的构成相同，也可通过SiO2等的绝缘材料，在氧化铝基板1上叠置一对电路S1，S2，如果按照此方案，则可更进一步地减小占据氧化铝基板1上的两个电路的设置空间。
再有，由于在将输入用电极(Vcc，Vct1)和输入输出用电极(RFout)与电容器C2，C7连接的导电图形P上，设置放电用接近部G，故不仅可确实防止这些电容器C2，C7的静电破坏，而且可以比薄膜技术高的尺寸精度形成该空隙G，由此，可减小接近部G的间隙值，可实现低电压的放电。
另外，由于以螺旋状形成以薄膜方式形成的电感元件中，共振频率设定用的电感元件L2，形成集中常数型的共振用电感线圈，故可减小该电感元件L2的导体之间的距离，形成小型的共振用电感线圈，由此，也可实现形成小型的电子电路组件。另外，由于在包含该电感元件L2的全部电感元件L1～L3的表面上，设置Cu镀层，故可提高共振电路的Q值。
此外，由于与共振频率设定用的电感元件L2连接的电感元件L3为调整用导电图形，通过该电感元件L3的微调处理，增加电感元件L2的圈数，调整共振频率，故可简单地进行共振频率的调整，另外，由于微调处理后的电感元件L3与共振频率设定用的电感L2的导体宽度相同，故电感元件L2和电感元件L3的特性阻抗不发生变化。
本发明按照上面描述的形式实现，获得下述的效果。
由于在氧化铝基板上，通过薄膜方式形成包含电容器和电阻器的电路元件及导电图形，并且在该氧化铝基板上，通过导线焊接半导体元件的裸片，另外在氧化铝基板上，通过薄膜方式形成由一对电路形成的电感元件，构成不平衡/平衡转换电路，故不仅可以较高的密度在氧化铝基板上安装必要的电路部件，而且可减小构成不平衡/平衡转换电路的两个电路之间的间隙，可确保所需的连接强度，可形成小型的电子电路组件。
由于通过薄膜方式，在氧化铝基板上形成包含电容器和电阻器与电感元件的电路元件与和这些电路元件连接的导电图形，通过导线焊接半导体裸片，另外，在将输入用电极和输出用电极中的至少1个与电容器连接的导电图形上，设置放电用的接近部，故可以较高的密度在氧化铝基板上，设置必要的电路部件，可形成小型的电子电路组件。另外，可通过接近部，确实防止电容器的静电破坏，另外可减小该接近部的放电间隙，可进行低电压的放电。
由于在氧化铝基板上，通过薄膜方式形成包含电容器和电阻器与电感元件的电路元件，并且通过导线焊接半导体裸片，使至少构成共振频率设定用电感元件的电感元件呈螺旋状，故不仅可以较高的密度，在氧化铝基板上设置必要的电路部件，而且可通过薄膜技术减小共振频率设定用电感元件的导体之间的距离，可实现小型的电子电路组件。

Claims (7)

1.一种电子电路组件，其包括在氧化铝基板上，通过薄膜方式形成的包含电容器和电阻器以及电感元件的电路元件，以及与电容器和电阻器相连接的连接用导电图形，其特征在于，该电子电路组件还包括：通过导线焊接于上述氧化铝基板上的半导体裸片，上述电感元件至少具有共振频率设定用电感元件，该共振频率设定用电感元件呈螺旋状，通过薄膜方式形成，通过薄膜方式形成与上述共振频率设定用电感元件连接的调整用导电图形，通过该调整用导电图形的修整处理，将上述共振频率设定用电感元件的圈数增加，从而调整共振频率。
2.根据权利要求1所述的电子电路组件，其特征在于在上述共振频率设定用电感元件的表面上，设置Cu镀层。
3.根据权利要求1所述的电子电路组件，其特征在于上述共振频率设定用电感元件与修整处理后的上述调整用导电图形的相应导体宽度基本上相同。
4.根据权利要求1所述的电子电路组件，其特征在于，上述电感元件至少由两个电感元件构成，所述两个电感元件以一对电路隔开规定间距相互相对的状态设置在上述氧化铝基板的同一面上，构成不平衡/平衡转换电路，其中在一个电感元件的电路两端输入不平衡信号，在另一个电感元件的电路两端输出平衡信号。
5.根据权利要求4所述的电子电路组件，其特征在于上述一对电路呈螺旋状或Z字形。
6.根据权利要求1所述的电子电路组件，其特征在于在上述氧化铝基板的侧面上，设置与上述连接用导电图形连接的输入用电极和输出用电极，在与这些输入用电极和输出用电极连接的连接用导电图形和与上述电容器连接的连接用导电图形中的至少一个连接用导电图形上，设置放电用的接近部。
7.根据权利要求6所述的电子电路组件，其特征在于还具有由上述连接用导电图形形成的接地用电极，将与该接地用电极连接的连接用导电图形和与上述电容器连接的连接用导电图形相互相对而并排设置，并且在与上述接地用电极连接的连接用导电图形和与上述与电容器连接的连接用导电图形上，分别设置尖端相对合的凸部，形成上述接近部。
CNB011181230A 2000-05-30 2001-05-17 平面安装型电子电路组件 Expired - Fee Related CN1208835C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP160249/2000 2000-05-30
JP160272/2000 2000-05-30
JP2000160282A JP2001339243A (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160249A JP3244677B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP2000160272A JP3244681B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP160282/2000 2000-05-30

Publications (2)

Publication Number Publication Date
CN1332600A CN1332600A (zh) 2002-01-23
CN1208835C true CN1208835C (zh) 2005-06-29

Family

ID=27343555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011181230A Expired - Fee Related CN1208835C (zh) 2000-05-30 2001-05-17 平面安装型电子电路组件

Country Status (6)

Country Link
US (1) US6518658B2 (zh)
EP (1) EP1161124B1 (zh)
KR (1) KR100400653B1 (zh)
CN (1) CN1208835C (zh)
DE (1) DE60121861T2 (zh)
TW (1) TW535352B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498602B (en) * 2000-05-30 2002-08-11 Alps Electric Co Ltd Circuit unit
FI20001384A (fi) * 2000-06-09 2001-12-10 Nokia Networks Oy Upotetun rakenteen virittäminen
JP3940026B2 (ja) * 2002-05-23 2007-07-04 アルプス電気株式会社 電子回路ユニットの製造方法
DE10320091B3 (de) * 2003-05-05 2004-10-07 Web.De Ag Ermittlung einer Datenübertragungsqualität
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
US10419572B2 (en) * 2013-08-06 2019-09-17 Walmart Apollo, Llc Caching system and method
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
CN109496057A (zh) * 2018-11-12 2019-03-19 晶晨半导体(上海)股份有限公司 一种印制电路板布局
JP7204782B2 (ja) * 2018-12-26 2023-01-16 京セラ株式会社 配線基板、それを用いた発光装置及び表示装置
CN114531838B (zh) * 2022-03-21 2023-07-21 湖南冠陶电子科技有限公司 一种多层板式滤波电容器的加工系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001711A (en) * 1974-08-05 1977-01-04 Motorola, Inc. Radio frequency power amplifier constructed as hybrid microelectronic unit
JPS54182848U (zh) * 1978-06-16 1979-12-25
EP0509582B1 (en) * 1991-04-16 1996-09-04 Koninklijke Philips Electronics N.V. SMD-resistor
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH0653049A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp チップ型ｌｃフィルタ
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
JPH0974165A (ja) 1995-09-07 1997-03-18 Oki Electric Ind Co Ltd マルチチップモジュール用基板
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
JP3481069B2 (ja) * 1997-02-26 2003-12-22 日本特殊陶業株式会社 トリミングコンデンサ付積層回路
KR100281637B1 (ko) * 1997-12-22 2001-03-02 정선종 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법
JP3353037B2 (ja) * 1999-04-19 2002-12-03 北陸電気工業株式会社 チップ抵抗器
TW428306B (en) 1999-07-01 2001-04-01 Viking Tech Corp Packaging method for thin-film passive device on silicon

Also Published As

Publication number Publication date
US20020011658A1 (en) 2002-01-31
EP1161124A3 (en) 2003-10-29
KR20010109151A (ko) 2001-12-08
DE60121861T2 (de) 2007-02-15
TW535352B (en) 2003-06-01
DE60121861D1 (de) 2006-09-14
KR100400653B1 (ko) 2003-10-08
US6518658B2 (en) 2003-02-11
EP1161124B1 (en) 2006-08-02
EP1161124A2 (en) 2001-12-05
CN1332600A (zh) 2002-01-23

Similar Documents

Publication Publication Date Title
US6970341B1 (en) Integrated broadband ceramic capacitor array
US6587327B1 (en) Integrated broadband ceramic capacitor array
US7307829B1 (en) Integrated broadband ceramic capacitor array
US7394645B2 (en) Multilayer capacitor
CN1208835C (zh) 平面安装型电子电路组件
CN1375889A (zh) 方向性耦合器
CN1146074C (zh) 介质谐振装置
JP5902825B2 (ja) 素子収納用パッケージおよび実装構造体
US7075776B1 (en) Integrated broadband ceramic capacitor array
US20070217122A1 (en) Capacitor
CN1240258C (zh) 电子电路组件
US20080169883A1 (en) LC resonant circuit
CN1197442C (zh) 电子电路组件
CN1201643C (zh) 电子电路组件
CN1179414C (zh) 电子电路组件
US6952044B2 (en) Monolithic bridge capacitor
US3908186A (en) Packaged semiconductor device for microwave use
JP2003283284A (ja) 平面化フィルタ
JP3081335B2 (ja) 多層リードフレーム及びこれを用いた半導体装置
US20040173879A1 (en) High-frequency power amplifier
JP3244677B2 (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP2004260377A (ja) バラントランス
JP2001345643A (ja) 電圧制御発振器
JP2001345641A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee