CN1240258C - 电子电路组件 - Google Patents

电子电路组件 Download PDF

Info

Publication number
CN1240258C
CN1240258C CNB01118146XA CN01118146A CN1240258C CN 1240258 C CN1240258 C CN 1240258C CN B01118146X A CNB01118146X A CN B01118146XA CN 01118146 A CN01118146 A CN 01118146A CN 1240258 C CN1240258 C CN 1240258C
Authority
CN
China
Prior art keywords
resistance
transistor
transistorized
aluminum oxide
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01118146XA
Other languages
English (en)
Other versions
CN1332601A (zh
Inventor
善里彰之
植田和彦
五十岚康博
井上明彦
佐久间博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000160257A external-priority patent/JP3244679B2/ja
Priority claimed from JP2000160252A external-priority patent/JP3244678B2/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1332601A publication Critical patent/CN1332601A/zh
Application granted granted Critical
Publication of CN1240258C publication Critical patent/CN1240258C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种适于小型化且输出调整更为简单的电子电路组件。本电子电路组件是在氧化铝基板上以薄膜形式形成电路元件和连接这些电路元件的导电图样P，其中电路元件包括电容C1-C7，电阻R1-R3以及电感元件L1-L3等，把二极管D1和晶体管Tr1的半导体裸芯片引线接合到导电图样P的连接区上，而且，只调整晶体管Tr1的基极偏压用分压电阻R1、R2和发射极电阻R3中的发射极电阻R3而调整输出。

Description

电子电路组件
技术领域
本发明涉及一种平面安装型电子电路组件。
背景技术
一般来说，这种平面安装型电子电路组件按如下构成，即把各种电路部件软钎焊到设计在基板上的导电图样的软钎焊接区上，再用密封盖覆盖这些电路部件。在基板侧面上设置端面电极，把电子电路组件平面安装到母基板上时，端面电极被软钎焊到母基板的软钎焊接区上。应该根据调谐电路或共振电路或放大电路等所需电路构成使用电路部件，例如放大电路用的电路部件可以使用晶体管、单片电阻、单片电容以及电感等，这些电路部件通过导电图样相互连接。
然而，近几年来，都在大力发展单片部件和晶体管等电路部件的小型化技术，例如使得外形尺寸0.6×0.3mm大小的超小型单片电阻和单片电容实用化。然而，如果在上述现有电子电路组件上也使用这种小型的单片部件或晶体管等，这些部件以相互极小的间隔被安装到基板上，则可使电子电路组件小到某种程度。但是，因为单片部件和晶体管等的电路部件的小型化是有限度的，而且，在把多个电路部件安装到基板上时，各电路部件的软钎焊部件必然会发生短路现象，所以部件间的间隙也是有一定限度的，这些因素成为妨碍电子电路组件更小型化的主要原因。
当这种电子电路组件具有如放大电路时，在上述现有技术中，虽然放大电路所需要的全部电阻使用被预先调整到期望电阻值的通用的单片电阻，但是当装上的单片电阻中存在电阻值偏差时，晶体管的集电极电流就会出现偏差，导致以后的输出调整非常麻烦。
发明内容
鉴于现有技术中存在的实际问题，本发明的目的在于提供一种既可实现小型化，又能简单地进行输出调整的电子电路组件。
为了达到上述目的，本发明的电子电路组件具备：电路元件，该电路元件包括以薄膜形式形成在氧化铝基板上的电容、电阻及电感元件和引线接合到上述氧化铝基板上的晶体管的半导体裸芯片，上述晶体管具有至少一个第1晶体管，该第1晶体管具有连接在基极和电源间、以及基极和接地间的基极偏压用分压电阻，和连接于发射极和接地间的发射极电阻，该第1晶体管的集电极与上述电源连接，只调整发射极电阻就可设定上述第1晶体管的电流值。
根据上述构成，因为利用薄膜技术高精度地形成包括电容、电阻以及电感的电路元件，而且，晶体管的半导体元件引线接合裸芯片，所以能够把需要的电路部件高密度地安装在氧化铝基板上，使平面安装型电子电路组件更加小型化。即使薄膜形式形成在氧化铝基板上的基极偏压用分压电阻的每个电阻值存在偏差，因为只要调整发射极电阻，就可改变晶体管的集电极电流值，所以只在一个地方就能够进行输出调整所需要的电阻值的调整。
对于上述构成，在晶体管具有与上述第1晶体管连接的第2晶体管，在该第2晶体管中分别进行如下连接，在第1晶体管的集电极和电源间，将第2晶体管的发射极和集电极连接，在第1晶体管的基极和电源间，通过第2晶体管的分压用基极电阻将第2晶体管的基极相连接，只调整这些第1及第2晶体管的基极偏压用分压电阻和发射极电阻中的第1晶体管的发射极电阻，而设定上述第1及第2晶体管的电流值。若作这样的设定，仅仅调整第1晶体管的发射极电阻，就能够省略全部基极偏压用分压电阻的调整。
本发明的电子电路组件具备：电路元件，该电路元件包括以薄膜形式形成在氧化铝基板上的电容、电阻及电感元件和引线接合到上述氧化铝基板上的晶体管的半导体裸芯片，上述晶体管具有至少一个第1晶体管，把向该第1晶体管基极施加电压的基极偏压用分压电阻相互靠近地以薄膜形式形成在上述氧化铝基板上。
根据上述构成，因为利用薄膜技术高精度地形成包括电容、电阻以及电感元件的电路元件，而且，晶体管的半导体元件引线接合裸芯片，所以能够把需要的电路部件高密度地安装在氧化铝基板上，使电子电路组件小型化。虽然，以薄膜状形成在氧化铝基板上的电阻的绝对值具有一定程度的偏差，但因为把施加到晶体管上的多个基极偏压用分压电阻相互接近地以薄膜方式形成，所以这些电阻的偏差比率基本上相同，从而能够省略电阻值的调整。
在晶体管具有相互串联的第1晶体管和第2晶体管的情况下，最好是在氧化铝基板上相互靠近地以薄膜形式形成第1及第2晶体管的基极偏压用分压电阻，如果这样处理，则能够省略全部基极偏压用分压电阻的调整。
对于上述构成，最好把多个基极偏压用分压电阻的一部分或全部并排成多列，如果这样布置，则可在氧化铝基板上有限的空间内更有效地配置基极偏压用分压电阻。
在氧化铝基板上以薄膜形式形成包括电容、电阻及电感元件的电路元件的同时，引线接合晶体管半导体裸芯片，且只调整该晶体管的基极偏压用分压电阻和发射极电阻中的发射极电阻，所以不仅能够把需要的电路部件高密度地安装在氧化铝基板上，使电子电路组件小型化，而且，即使薄膜形式形成在氧化铝基板上的基极偏压用分压电阻的每个电阻值存在偏差，因为只要调整发射极电阻，就可改变晶体管的集电极电流值，所以能够省略基极偏压用分压电阻的调整工作。
在氧化铝基板上以薄膜形式形成包括电容、电阻及电感元件的电路元件的同时，引线接合晶体管半导体裸芯片，以薄膜形式形成该晶体管的基极偏压用分压电阻并使两者相互靠近，所以不仅能够把需要的电路部件高密度地安装在氧化铝基板上，使电子电路组件小型化，而且，即使每个分压电阻相对于期望值产生偏差，由于分压电阻整体的偏差比率几乎不变，因此，省略了相对于晶体管基极偏压用分压电阻的电阻值的调整，就能够简单地进行输出调整。
附图说明
下面参照附图对本发明进行详细说明。
图1是本发明实施例涉及的电子电路组件的透视图。
图2是示出电路构成布局的氧化铝基板的平面图。
图3是氧化铝基板的内表面图。
图4是电路构成的说明图。
图5是示出端面电极的透视图。
图6是端面电极的截面图。
图7A和图7B是表示半导体裸芯片和连接区的关系的说明图。
图8A至图8J是表示电子电路组件制造步骤的说明图。
图9是其它电路构成的说明图。
图10是示出其它电路构成布局的氧化铝基板的平面图。
具体实施方式
本实施例是频率同步型升压放大器的适用例，该频率同步型升压放大器，为了提高携带式视频仪的信号接受性能(特别是信号接受灵敏度和抗干扰特性)而与图未示出的超高频(UHF)调谐器组合使用，并具有选择所希望频率的电视(TV)信号，且放大所选的电视信号后，输入到超高频调谐器内的功能。
图1示出所述频率同步型升压放大器(电子电路组件)的外观，如该图所示，该频率同步型升压放大器由以下部件构成，即由装载了后述的电路构成元件的氧化铝基板1和安装在该氧化铝基板1上的密封盖2构成，成为被软钎焊到图未示出的母基板上的平面安装部件。氧化铝基板1呈方形的平板，是把大版基板分割成长方形分割片后，通过对该分割片进一步细分割而得到。密封盖2是把金属板弯折成箱形后加工而成的，因此，该密封盖2覆盖了氧化铝基板1上的电路构成元件。
如图2所示，在氧化铝基板1的表面上设计了电路构成构件和与这些元件连接的导电图样，另外，如图3所示，作为背面电极的导电图样设置在氧化铝基板1的内表面上。本实施例的频率同步型升压放大器为了选择和放大电视信号而具有调谐电路和放大电路，构成了如图4所示的电路。对图2示出的各电路构成元件标以与图4的电路图对应的符号。但是，图4是示出电路构成的一例，本发明还可适用于具备除此以外电路构成的电子电路组件。
如图4所示，频率同步型升压放大器具有作为调谐电路及放大电路的电路构成元件的电容C1-C7、电阻R1-R3、电感L1-L3、二极管D1、晶体管Tr1、电路S1、S2等，这些电路构成元件和与它们连接的导电图样被设在氧化铝基板1的表面上。该导电图样是利用喷溅如Cr或Cu等薄膜技术而形成，图2中，标以符号P，用剖面线来表示。
下面，简单说明频率同步型升压放大器的电路构成，为了选择和放大所希望频率的电视信号，由调谐电路和放大电路构成，其中的调谐电路由电感元件L2、L3，电容C3、C4以及二极管D1构成，而放大电路由晶体管Tr1和其周边电路元件(电阻R1-R3，电容C6)以及不平衡/平衡变换元件T构成。多个频率电视信号经过电容C1被输入调谐电路。由于调谐电路的调谐频率(共振频率)通过控制加到二极管D1阴极上的电压(Vct1)而可改变，因此，通过与所期望的电视信号的频率保持一致，只选择了期望的电视信号，并通过电容C5输入到放大电路的晶体管Tr1的基极上。对于晶体管Tr1的基极，向基极偏压用分压电阻R1、R2提供偏压，晶体管Tr1的集电极电流(发射极电流)就由发射极电阻R3的电阻值设定。由晶体管Tr1放大的电视信号被从集电极输出，在集电极上设置不平衡/平衡变换元件T。该不平衡/平衡变换元件T由电感元件构成，而其中的电感元件由相互耦合的一对电路S1、S2构成，从电路S2的两端输出平衡电视信号，并被输入到上述超高频调谐器内。
如图2所示，在氧化铝基板1的端部上形成了接地用电极(GND)，输入用电极(Vcc，Vct1，RFin)以及输出用电极(RFout)。这些电极由导电图样P的一部分构成。接地用电极、输入用电极以及输出用电极只形成在方形氧化铝基板1的相对的2条长边上，而不形成在除此之外相对的2条短边上。即，在氧化铝基板1的一条长边的两角上形成接地用电极(GND)，在这些接地用电极(GND)间形成Vcc电极和RFin电极以及Vct1电极。在氧化铝基板1的另一条长边的两个角上以及其附近的某处共3个部位上形成接地用电极(GND)，在这些接地用电极(GND)间形成2个RFout电极。如后所述，氧化铝基板1的2条长边对应于把大版基板切割成短边的分割片时的分割线，而氧化铝基板1的2条短边相应于把该分割片进一步细分割时的分割线。
另一方面，如图3所示，被设计在氧化铝基板1的内表面上的导电图样P1(背面电极)对着各接地用电极(GND)，输入用电极(Vcc，Vctl，RFin)以及输出用电极(RFout)，如图5及图6所示，两者通过端面电极3而导通。该端面电极3是按顺序在Ag厚膜层上叠加Ni衬底镀层和Au镀层而成的，最下层的Ag厚膜层是低温烧成材料，该低温烧成材料是把不含玻璃成份的Ag膏形成厚膜后，以约200℃的温度对其进行烧成。中间层的Ni衬底镀层能使Au镀层容易附着，最上层的Au镀层是在把端面电极3软钎焊到图未示出的母基板的软焊区上时，用于防止最下层的Ag因软钎焊而析出。对于密封盖2被安装到氧化铝基板1上后的电子电路组件的成品，在密封盖2的侧面上弯折形成脚片2a，该脚片2a被软钎焊到与接地用电极(GND)导通的端面电极3上，密封盖2成为了在氧化铝基板1的四个角上接地的状态。
前述各电路构成元件中的电容C1-C7是把上部电极通过SiO2等电介体膜重叠在下部电极上方而成的，这些电容是用喷溅技术等以薄膜而形成的。在上部电极的表面设Cu层，该Cu层提高了共振电路的Q。电容C1-C7的下部电极和上部电极连接到导电图样P上，如图2所示，在电容C7和Vcc电极间的导电图样P，电容C7和RFout电极间的导电图样P以及电容C2和Vct1电极间的导电图样P上分别设计了放电用的靠近部(airgap)G。该靠近部G是由一对突出部构成，该对突出部是分别设置在彼此相对且并行的导电图样P上，两突出部的尖端彼此存在确定间隙并相对着。在此情况下，因为导电图样P和接地用电极(GND)的尺寸精度无论哪种薄膜技术均可得到提高，所以能够使靠近部G的间隙变得更窄，使在低电压下的放电成为可能。虽然各电容C1-C7中，电容C1和C3-C5为单纯的方形，而电容C2和C7却是将2个以上的方形组合成的异形。即，电容C2是从一个矩形的一边使两个矩形突出的凹状，电容C7是3个矩形在纵向上错位连接而形成的形状。电容C2和C7是必须具备比较大容量值的接地用电容，若把接地电容C2和C7制作成这样的异形，则就能够有效地利用氧化铝基板1上的有限空间，能够高密度地安装期望容量值的电容。
此外，各电容C1-C7中的电容C6由大小不同的2个接地用电容构成，两者通过彼此分离的一对导电图样P并联连接。即，如图2所示，两接地用电容C6的各一个电极部与连接接地用电极(GND)的接地用导电图样P连接，而两接地用电容C6的各另一电极部通过相互分离的2个导电图样P连接晶体管Tr1的连接区SL。从图4中可知，因为电容C6设计在晶体管Tr1和接地点之间，上述连接区SL是晶体管Tr1的发射极电极被引线接合的部位，所以电容C6的容量值就可以由通过相互分离的导电图样P并排连接的2个接地用电容进行设定。因而，从晶体管Tr1的发射极电极经电容C6，至接地的导电图样P整体的电感得到减少，接地用电容C6提高了连接区SL的接地效果，另外，因为由各接地电容C6和各导电图样P产生的寄生振荡频率提高，所以通过把该频率设定在晶体管TR1的动作点频率以上，就能够消除该寄生振荡。
电阻R1-R3是用喷溅等薄膜技术形成如TaSiO2等电阻膜而形成的，根据需要，可以在其表面上设SiO2等电介体膜。如图2所示，3个电阻R1-R3中的电阻R1和R2是并排地设置在氧化铝基板1上的相互靠近的位置上的薄膜，余下的电阻R3是形成在远离电阻R1和R2位置上的薄膜。因为把电阻R1和R2以薄膜状形成在靠近的位置上，所以即使各电阻R1、R2的电阻值相对于期望值产生偏差，仍能使电阻R1、R2整体的偏差比率保持相同。从图4中可知，电阻R1和R2是晶体管Tr1的基极偏压用分压电阻，R1/(R1+R2)×Vcc的电压施加到晶体管Tr1的基极上。这里，因为作为基极偏压用分压电阻的电阻R1、R2整体的偏差比率如前所述通常是相同的，所以相对于这些电阻R1、R2的电阻值的调整就没有必要了。另一方面，电阻R3是晶体管Tr1的发射极电阻，电流从Vcc电极流向晶体管Tr1的集电极和发射极，再通过电阻R3至接地点。这里，因为各电阻R1-R3中、作为发射有电阻的电阻R3对晶体管Tr1的增大幅度产生的影响最大，所以在电流值保持一定的条件下，只调整电阻R3而调整输出。
如图9所示，对于把另一个晶体管Tr2串联连接到晶体管Tr1上的电路构成的情况，如果将作为两晶体管Tr1、Tr2的基极偏压用分压电阻的电阻R1、R2、R4以薄膜状形成在氧化铝基板1上相互靠近的位置上，则对这些电阻R1、R2、R4的电阻值不需要进行调整。因而，在这种情况下，也通过只调整作为发射极电阻的电阻R3，就能够设定两晶体管Tr1、Tr2的电流值。
电感元件L1-L3和电路S1、S2是使用薄膜技术喷溅Cr或Cu形成的，与导电图样P连接。在各电感元件L1-L3的表面上设置Cu层，由该Cu层提高共振电路的Q。电感元件L1和L2都呈矩形涡卷状，各自的一端被电缆结合到Vctl电极和接地用导电图样P上。电感L2是用于设定概略的共振频率的，电感L3与电感L2的另一端连接。电感L3是用于调整共振频率的调整用导电图样，如图2虚线所示，通过削减电感L3，就可实现增加电感L2的卷数，来调整共振频率。此时，如果使削减后的电感L3的导体宽度与共振频率设定用的电感L2的导体宽度相同，则电感L2和电感L3的阻抗特性不变。
如前所述，不平衡/平衡变换元件T由相互耦合的一对电路S1、S2构成的电感元件构成，这些电路S1、S2以薄膜状形成在氧化铝基板1上。这些电路S1、S2在氧化铝基板1上以规定的间隙相对地形成涡卷状，一个电路S1的两端与晶体管Tr1的集电极电极和连接电容C7的导电图样P连接，另一个电路S2的两端与一对RFout电极连接。此时，因为提高了薄膜状电路S1、S2的尺寸精度，所以能够使两电路S1、S2间的间隙变窄，并确保所期望的耦合度，就可以在氧化铝基板1上的有限空间内设置小型的不平衡/平衡变换元件T。如图10所示，也可将以规定间隙相对的一对电路S1、S2在氧化铝基板1上形成锯齿形。
二极管D1和晶体管Tr1是把半导体裸芯片装载在薄膜状形成于氧化铝基板1上的导电图样P的连接区上，再把该半导体裸芯片电缆结合到导电图样P上而成的。即，如图2所示，二极管D1的半导体裸芯片构成矩形，设计在其下面上的一个电极利用软钎焊或导电膏等导电性粘接剂固定到连接区上，设计在半导体裸芯片上面的另一电极被电缆结合到导电图样P的规定部位上。晶体管Tr1的半导体裸芯片也构成矩形，设计在其下面上的集电极电极利用导电性粘接剂固定到连接区上，基极电极和发射极电极被引线接合到导电图样P的规定部位上。与前述的端面电极3一样，在这些连接区上也依次重叠了Ni衬底镀层和Au镀层。这里，如图7A或图7B所示，因为相对于半导体裸芯片4的下表面面积，连接区5的面积要小一些，通过采用这样的构成，在半导体裸芯片4的下方确保了导电性粘接剂的溜存区，所以导电性粘接剂不会从半导体裸芯片4的外边流出，从而能够预先防止与周围导电图样P的短路事故。因为在连接区5的内部设计了开口5a，由此开口5a保留剩余导电性粘接剂，所以就能够更为可靠地防止导电性粘接剂的流出。
下面，主要用图8A至图8J来说明如上构成的电子电路组件的制造过程。
首先，如图8A所示，在氧化铝基板1的整个表面上喷溅TaSiO2后，把该基板蚀刻成所期望的形状后形成电阻膜6，构成了相当于电阻R1-R3的部分。然后，如图8B所示，从电阻膜6上方喷溅Cr或Cu等，把它蚀刻成期望的形状后形成下部电极7，然后，如图8C所示，从下部电极7的上方喷溅SiO2等，把它蚀刻成期望的形状，形成电介体膜8。接着，如图8D所示，从电介体膜8上喷溅Cr或Cu等后，把它蚀刻成期望形状，形成上部电极9。结果由下部电极7或上部电极9构成相当于导电图样P，电感元件L1-L3及电路S1、S2的部分，而由下部电极7，电介体膜8及上部电极9的叠层体构成相当于电容C1-C7的部分。然后，以电镀或薄膜技术在相当于电感元件L1-L3和电路S1、S2以及电容C1-C7的部分表面上形成Cu层后，如图8E所示，在除去导电图样P的部分上形成保护膜10。接着，如图8F所示，在氧化铝基板1的整个内表面上喷溅Cr或Cu后，把它蚀刻成期望的形状，形成背面电极11，从而构成了相当于内表面侧的导电图样P1的部分。
以上说明的图8A至图8F是在沿纵横刻设了分割槽的呈格状的大型氧化铝基板上进行的，而以下要说明的图8G至图8J的步骤是在沿一个方向的分割槽切割该大版基板而得到的长方形分割片上进行的。
即，把大版基板切断成长方形分割片后，如图8G所示，在该分割片的切断面上，即在氧化铝基板1的两端面上形成较厚的Ag层12，用Ag层12导通设计在氧化铝基板1的内外表面上的导电图样P、P1的接地用电极(GND)和输入用电极(Vcc，Vctl，RFin)以及输出用电极(RFout)。该Ag层12相当于前述的端面电极3的厚Ag膜层，是由不含玻璃成份的Ag膏构成的低温烧成材料。虽然所述的Ag层12的厚膜形成步骤可在1个长方形分割片上进行，但如果在将多个分割片相互以一定的间隙重叠放置的状态下，则能够同时对多块分割片形成厚膜Ag层12，这种方法适合于大批量生产。然后，在Ag层12和装载了半导体裸芯片的连接区的各表面上依次电镀Ni衬底层和Au层后，如图8H所示，用软钎焊或导电膏等的导电性粘接剂把二极管D1和晶体管Tr1的半导体裸芯片固定到各连接区上。此时，如前所述，因为连接区的面积比半导体裸芯片的下表面面积小，所以能够防止导电性粘接剂从半导体裸芯片处流出，就不会发生导电性粘接剂与半导体裸芯片周围的导电图样P造成不希望的短路。接着，如图8I所示，把各半导体裸芯片电缆结合到导电图样P的规定部位上后，如图8J所示，修整作为发射极电阻的电阻R3进行输出调整，而且，通过修整作为调整用导电图样，即电感元件L3来调整共振频率。此时，因为共振频率的调整是在对每个氧化铝基板1分割前的长方形分割片的状态下进行的，并在各氧化铝基板1的角上设接地用电极(GND)，所以接地用电极(GND)必然位于相邻氧化铝基板1上的输入用电极(Vcc，Vctl，RFin)以及输出用电极(RFout)间，共振频率的调整不会对相邻氧化铝基板1的电路产生严重影响。
接着，密封盖2安装到长方形分割片的每个氧化铝基板1上，把该密封盖2的脚片2a软钎焊到端面电极3上，该端面电极3导电连接接地用电极(GND)，之后，沿另外的分割槽把分割片进一步细分割成每个氧化铝基板1，从而得到如图1所示的电子电路组件。
根据这样构成的上述实施例涉及的电子电路组件，因为在氧化铝基板1上以薄膜形式形成电容C1-C7，电阻R1-R3，电感元件L1-L3，电路S1、S2等的电路元件和连接这些电路元件的导电图样P的同时，把二极管D1和晶体管Tr1的半导体裸芯片引线接合到该氧化铝基板1上，而且，在氧化铝基板1的侧面上设计导电图样的接地用电极和与输入输出用电极连接的端面电极3，所以能够利用薄膜技术和半导体元件的引线接合技术把需要的电路构成元件高密度地安装到氧化铝基板1上，可实现更为小型化的平面安装型电子电路组件。因为只要调整晶体管Tr1的基极偏压用分压电阻R1、R2和晶体管Tr1的发射极电阻R3中的发射极电阻R3，就可进行输出调整，从而省略了基极偏压用分压电阻R1、R2的调整，所以能够只在一个地方完成对输出调整所需要的电阻值的调整工作。

Claims (2)

1.一种电子电路组件，其具备：电路元件，该电路元件包括以薄膜形式形成在氧化铝基板上的电容、电阻及电感元件和引线接合到上述氧化铝基板上的晶体管的半导体裸芯片，上述晶体管具有至少一个第1晶体管，该第1晶体管具有连接在基极和电源间、以及基极和接地间的基极偏压用分压电阻，和连接于发射极和接地间的发射极电阻，该第1晶体管的集电极与上述电源连接，只调整发射极电阻就可设定上述第1晶体管的电流值。
2.根据权利要求1所述的电子电路组件，其特征在于上述晶体管具有与上述第1晶体管连接的第2晶体管，在该第2晶体管中分别进行如下连接，在第1晶体管的集电极和电源间，将第2晶体管的发射极和集电极连接，在第1晶体管的基极和电源间，通过第2晶体管的分压用基极电阻将第2晶体管的基极相连接，只调整这些第1及第2晶体管的基极偏压用分压电阻和发射极电阻中的第1晶体管的发射极电阻，而设定上述第1及第2晶体管的电流值。
CNB01118146XA 2000-05-30 2001-05-18 电子电路组件 Expired - Fee Related CN1240258C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP160257/00 2000-05-30
JP2000160257A JP3244679B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP160252/2000 2000-05-30
JP2000160252A JP3244678B2 (ja) 2000-05-30 2000-05-30 電子回路ユニット
JP160252/00 2000-05-30
JP160257/2000 2000-05-30

Publications (2)

Publication Number Publication Date
CN1332601A CN1332601A (zh) 2002-01-23
CN1240258C true CN1240258C (zh) 2006-02-01

Family

ID=26592906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01118146XA Expired - Fee Related CN1240258C (zh) 2000-05-30 2001-05-18 电子电路组件

Country Status (6)

Country Link
US (1) US6714420B2 (zh)
EP (1) EP1161125B1 (zh)
KR (1) KR100430901B1 (zh)
CN (1) CN1240258C (zh)
DE (1) DE60118118T2 (zh)
TW (1) TW483233B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517447B (en) * 2000-05-30 2003-01-11 Alps Electric Co Ltd Semiconductor electronic circuit unit
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法
US7215204B2 (en) * 2004-12-29 2007-05-08 Agere Systems Inc. Intelligent high-power amplifier module
US7433192B2 (en) * 2004-12-29 2008-10-07 Agere Systems Inc. Packaging for electronic modules
US8493744B2 (en) * 2007-04-03 2013-07-23 Tdk Corporation Surface mount devices with minimum lead inductance and methods of manufacturing the same
US8208266B2 (en) * 2007-05-29 2012-06-26 Avx Corporation Shaped integrated passives
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
WO2014127209A1 (en) * 2013-02-15 2014-08-21 Repro-Med Systems, Inc. Multi-flow universal tubing set
CN109496057A (zh) * 2018-11-12 2019-03-19 晶晨半导体(上海)股份有限公司 一种印制电路板布局

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3809928A (en) * 1962-09-07 1974-05-07 Texas Instruments Inc Integrated structure amplifier with thermal feedback
US4001711A (en) * 1974-08-05 1977-01-04 Motorola, Inc. Radio frequency power amplifier constructed as hybrid microelectronic unit
US3958075A (en) * 1974-11-11 1976-05-18 Gentron Corporation High power thick film circuit with overlapping lead frame
US4318054A (en) * 1979-02-07 1982-03-02 Nippon Gakki Seizo Kabushiki Kaisha Input circuit of audio amplifier
FR2478402A1 (fr) * 1980-03-11 1981-09-18 Lignes Telegraph Telephon Oscillateur a ligne a retard a ondes elastiques accordable par une tension electrique, et recepteur de telecommunication comprenant un tel oscillateur accordable
US4841253A (en) * 1987-04-15 1989-06-20 Harris Corporation Multiple spiral inductors for DC biasing of an amplifier
JPH0453219A (ja) * 1990-06-20 1992-02-20 Murata Mfg Co Ltd 表面実装型電子部品
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
KR100360076B1 (ko) * 1994-08-25 2003-01-15 내셔널 세미콘덕터 코포레이션 멀티칩반도체패키지에서의구성요소의적층
JP3175823B2 (ja) * 1998-04-24 2001-06-11 日本電気株式会社 高周波増幅装置
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
SE516152C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Anordning för möjliggörande av trimning på ett substrat samt förfarande för framställning av ett substrat som möjliggör trimning
JP3353037B2 (ja) * 1999-04-19 2002-12-03 北陸電気工業株式会社 チップ抵抗器
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit

Also Published As

Publication number Publication date
KR20010110119A (ko) 2001-12-12
EP1161125B1 (en) 2006-03-22
EP1161125A3 (en) 2003-10-29
US6714420B2 (en) 2004-03-30
TW483233B (en) 2002-04-11
DE60118118D1 (de) 2006-05-11
EP1161125A2 (en) 2001-12-05
CN1332601A (zh) 2002-01-23
US20020011596A1 (en) 2002-01-31
DE60118118T2 (de) 2006-11-09
KR100430901B1 (ko) 2004-05-10

Similar Documents

Publication Publication Date Title
CN1240258C (zh) 电子电路组件
CN1208835C (zh) 平面安装型电子电路组件
CN1197442C (zh) 电子电路组件
CN1201643C (zh) 电子电路组件
CN1179414C (zh) 电子电路组件
JP3244677B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP3244681B2 (ja) 電子回路ユニット
JP3244680B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP3244679B2 (ja) 電子回路ユニット
JP3246908B2 (ja) 電子回路ユニット

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee