TW533535B - Damascene processing using dielectric barrier films - Google Patents

Damascene processing using dielectric barrier films Download PDF

Info

Publication number
TW533535B
TW533535B TW091105981A TW91105981A TW533535B TW 533535 B TW533535 B TW 533535B TW 091105981 A TW091105981 A TW 091105981A TW 91105981 A TW91105981 A TW 91105981A TW 533535 B TW533535 B TW 533535B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
barrier
barrier layer
dielectric layer
Prior art date
Application number
TW091105981A
Other languages
English (en)
Inventor
Kai Yang
Darrell M Erb
Fei Wang
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TW533535B publication Critical patent/TW533535B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

533535 五、發明說明（1) [技術領域] 本發明係有_ «卩且障薄膜形成内連接圖案之半導體裝 置。本發明尤適用於具有深次微米領域（the deep sub-micron regime)特徵之特大尺寸積體電路^^^裝 置。 [習知技術背景] 當積體電路幾何學持續 術在數量上及嚴苛性所遭遇 小傳導線間距離最小化，使 要密集配置。當設計標準約 導體裝置製程即變成一個問 習知半導體裝置包括半 矽，以及多數連續形成之介 路係由包含有多數導電圖案 由内導線所分離之傳導線及 排線、位元線、字元線及邏 圖案位處不同階層中，亦即 栓塞物填充導孔以形成電性 接觸通孔與半導體基板上之 極/汲極區域。典型上傳導 實質上水平延伸之溝槽内。 縮小至深次微米領域，則包 半導體”晶片”將變得更具有 典型上導電栓塞物填充 投入深次微米領域時，積體技 到的爭議也正在增加。由於狹 得ULSI半導體導線需求逐漸需 在〇 · 1 3微米及以下時完成該半 題。 導體基板，典型為摻雜單晶 電質間層及導電圖案。積體電 所組成’該等導電圖案包括有 ^數之互連接線，例如，匯流 輯互連接線。典型上該等導電 ，上階層和下階層，藉由導電 連接’此時導電栓塞物填充在 作用區建立電性接冑，例如源 f係形成在相關於半導體基板 二特徵尺寸（feature Sizes) 含5層或爭夕 更夕層金屬化物質之 優勢。 、 至^孔是藉由沈積介電質間層
533535 五、發明說明（2) (interlayer dielectric，ILD)在包含至少一個導電特徵 之圖案化傳導層上，利用習知之光微影術 (photolithographic)及餘刻技術通過該ILD形成開孔，並 以導電材料填充該開孔。典型上利用化學機械拋光 (chemical-mechanical polishing，CMP)移除於 ILD表面 留有過多或過量之導電材料。一種已知方法為金屬鑲嵌製 程並且基本上包含在I L D上形成開孔並以金屬填充該開 孔。雙層金屬鑲嵌（Dual damascene)技術包含形成具有低 接觸或導孔部份之開孔藉以連通上方溝槽部份，該開孔係
以傳導材料填充，典型為金屬，同時形成導電栓塞物以電 性連接傳導線。
、 鋼及鋼合金已獲得相當大注意如同另一冶金鋁用於互 連接金屬化物質。銅相對而言便宜，容易加工處理，以及 銘擁有較低的阻抗。此外，銅具有改良對於鑛的電子特 $ ’使得鋼用於導電拴塞物及導線上成為令人滿意的金 、二，而，由於銅經由介電質材料（如二氧化矽）擴散，則 藉由擴政阻卩早層將銅互連線結構封於内部。典型擴散 :且障材料包括鈕(Ta)、氮化钽(TaN)、鈦(Ti)、氮化鈦” (TlN)、鎢化鈦（TiW)、鎢（W)、氮化鎢（WN)、鈦—氮化鈦 釦fTlN)、氮矽化鈦（TiSiN)、氮矽化鎢（WSiN)、氮矽化 复TaSiN)、以及氮化矽（silic〇n 用以將銅封包 :/利用該阻障材料封包銅並非限制銅與I LD的界面， 一同樣地包括其它金屬界面。 〜的來說’係利用金屬鑲嵌技術來實行銅互連線技
533535 五、發明說明（3) 術，其中第一介電 矽酸鹽（TEOS)或石夕 有不大於4(以真空 料，形成覆蓋於其 鋼合金圖案伴隨氮 積，以沈積阻障層 在實施習知互 用銅金屬化材料時 時，不同的爭議將 障薄膜，如组、氛 同方面將變成問題 還大的介電質電阻 尤指组及氮化组， 相沈積（physical 鍍來沈積。此種習 盖率。此外，當降 階梯覆蓋率及電阻 連線技術中調和對 因此，存在著 嵌技術，因為降低 階梯覆蓋率、接觸 存在著特殊需求以 於約0 . 1 3微米特徵 [本發明之揭示] 質層（如氧化矽層等）係來自於四 烧化物或低介電質係數材料，亦 表示介電質係數為1 )之電介電係 上擁有頂蓋層之底下圖案等，例 化石夕頂蓋層。然後藉由電極或無 及隨意的種晶層，並隨後進行銅 連線技術，例如金屬鑲嵌技術， ’當此特徵尺寸繼續陷入深次微 憂成特別嚴重。例如，使用習知 化组、氮化鈦、氮化鎢、及鎢， 。這些金屬阻障薄膜存在比銅、 率。此外，各種不同的阻障金屬 該選擇的阻障金屬層，只能利用 vapor deposition，PVD)技術， 知的濺鍍薄膜呈現出不良的保形 低特徵尺寸，則電子遷移及電容 率問題將一起變得嚴重。使得於 位錯誤問題也變得復困難。 改善互連線技術之需求，尤指銅 特徵尺寸而產生之定址爭議，如 電阻率、電子遷移、電容及對位 改善對於銅金屬鑲嵌製程中包含 尺寸之高微型化電路互連線技術 乙基原 即，擁 數材 如銅或 電極沈 沈積。 尤指利 米領域 金屬阻 在各不 銘或銀 薄膜， 物理氣 例如濺 階梯覆 事端與 多層互 金屬鑲 貧乏的 錯誤。 具有小
533535 五、發明說明（4) 本發之優點即在提供一種於深次微米領域中具有高可 靠性互連線圖案特徵之半導體裝置。 本發明之另一優點即在提供一種於深次微米領域中具 有高可靠性互連線圖案特徵之半導體裝置製造方法。 本發明之額外優點及特徵將於接下來說明中於某種程 度上提出，藉由以下例子或本發明之實施所學，在某種程 度上將對於熟悉該項技術者變得明顯易懂。本發明之優點 可由附加之申請專利範圍所特別指出加以瞭解或獲得。 依據本發明，前述及其它優點可藉由半導體裝置製造 方法於某種程度上加以達成，該方法係包含··於基板上形 成第一介電質層；於該第一介電質層上，形成包括第一介 電質阻障材料之第一阻障層；利用蝕刻技術生成由第一介 電質層側表面及底部所界定之第一開孔；在第一介電質層 上之第一阻障層之上表面，在界定第一開孔之第一介電質 層側表面及第一開孔底部，形成具有不同於第一介電質阻 障材料之第二介電質阻障層材料的第二阻障層；對第一阻 障層進行選擇性蝕刻以移除第二阻障層，並停止於第一阻 障層上表面，並自第一開孔底部移除第二阻障層，該第一 開孔留下第二阻障層一部份以作為在限定第一開孔之第一 介電質層側表面的襯裡；以及用金屬填充該開孔形成下部 金屬特徵。 本發明之另一觀點在包含有銅或銅合金之金屬特徵的 半導體裝置，形成具有第一阻障層之第一介電質層側表面 所界定之開孔，該第一阻障層包含其上之第一介電質阻障
92081.ptd 第8頁 533535 五、發明說明（5) 材料；第一阻障襯裡包含不同 二介電質阻障材料，在介於下 之間，第一介電質層側表面上 表面延伸於第一介電質層上表 本發明實施例包含雙；金 傳導線及導孔以電性連接至; 結構。該雙層金屬鑲嵌結構的 鑲嵌開孔，然後形成介電質觀 孔之介電質層侧表面。該且障 質材料中選擇，如氮化矽、氮 以沈積一適當厚度，如大約5〇 一步包含銅金屬之雙層金屬镶 對於熟悉本項技術領域者 明額外之優點變得容易明白， 紹最佳模式仔細考慮實施本發 瞭解到，本發明適用於其它及 節能適用於不同顯而易見方面 因此，圖式及陳述係關於本質 [本發明實施態樣] 本發明係提供一種能夠形 裝置之方法，以改進階梯覆蓋 子遙移阻抗、降低電容及對位 略上藉由包含金屬或金屬阻障 而達成。有益的是，依照本發 於第一介電質阻障材料之第 部金屬特徵及第一介電質層 ，其中第一阻障襯裡具有上 面下方之一段距離。 屬鑲嵌技術以執行形成具有 部金屬特徵之雙層金屬鑲甘欠 完成，係藉由形成雙層金屬 裡於形成該雙層金屬鑲嵌開 層之使用，可由不同之介電 氧化矽、及破化矽，以及可 至5 0 〇埃。本發明實施例進 礙結構。 藉由以下詳細說明將使本發 其中本發明實施例係藉由介 明的方法作簡單陳述。將可 不同實施例’並且其數個細 的修正，全不違反本發明。 上的說明而非用以限制。 成具有互連線圖案之半 率、降低接觸電阳 V體 錯誤容忍度。這此目力;f電 層場所’使用介電 明實施例介電質卩且 障層 1早層係藉
533535
五、發明說明（6) 由化學氣相沈積法（CVD)沈積介電質阻障層，因此， 是：於習知賤鍍方法沈積金屬阻障層，呈現具有較好的: 梯覆盍率。此外，介電質阻障層能夠較習知含金屬阻障芦 ，均勻地沈積。在執行本發明之不同實施例中，介電質二 障層$夠包含適當的介電質阻障材料，例如氮化矽、後化 矽^氮氧化矽。此外，當金屬阻障層不沈積於導孔及^導 線時，該接觸電阻將明顯藉由介電質阻障層而降低。進一 步地，該銅導孔/傳導線直接接觸提高了電子遷移率。本 發明實施例也可降低寄生電容。有益的是，依照本發明實 施> 例利用二種不同介電質阻障層揾供梅二 在執行本發明不同實施例中，介電質層能藉由習知之 應用於半導體裝置製程之不同介電質材料所組成，特別指 低原生值介電質材料，如”低kff介電材料。”低k ”材料表示 發展為小於約3 · 9介電質係數之特性材料（依據真空之介電 質係數值為1 )。依照本發明實施例所用之適合介電質材料 包括：可流動氧化物，如倍半矽氧烷氫（h y d r 〇 g e η si lsesquioxane)(HSQ )及倍半矽氧烷甲基（methyl si lsesquioxane)(MSQ )，及不同有機”低k”材料，典型上 具有約2· 0至3_ 8的介電質係數，例如FLARE 2 (^介電質， 一種聚（芳基）醚（poly(arylene)ethers)，可獲自 Allied
Signal ， Advanced Micromechanic Materials，林尼維耳 市，美國加州。Black-Diamond TM介電質，可獲自Applied Materials，聖克拉拉，美國加州。BCB(二乙烯石夕氧烷雙
92081.ptd 第10頁 533535 五、發明說明（7) 本並環丁烧 divinylsi loxane bis-benzocyclobutene)及 Si lk TM介電質，一種類似BCB有機聚合物，同時可由Dow Chemical公司，美國中部，美國密西根州得到。其它適合 低k介電質包含聚（芳基）醚（p〇iy(aryiene)ethers)、聚 (芳基）醚氮雜茂環系（poly(arylene)ethers azoles)、聚 對亞苯基二甲基N(parylene-N)、聚硫亞氨 (polyimides)、聚萘N(polynapthalene-N)、聚苯基對二 氮萘（polyphenyl-quinoxalines)(PPQ)、聚亞苯基氧化物 (polyphenyleneoxide)、聚乙稀（polyethyl e n e )及聚丙烯 (polypropylene)。其它適合用作本發明實施例之低k介電 材料包含FOx (以HSQ為底）、XLK tm(以HSQ為底）、及SILK tm、芳香族石炭氫化合物聚合物（aromatic hydrocarbon polymer)(各別可獲自Dow Chemical公司，美國中部，美 國密西根州）；Coral TM，碳摻雜矽氧化物（可由Novel lus System，聖荷西，美國加州獲得）；F 1 are TM，有機聚合 物，Η 0 S P TM，混合矽氧烷有機聚合物 (hybrid-siloxane-organic polymer)，及Nanoglass TM， 非多孔石夕土（各別可獲自Honeywell Electronic Materials);以及來自四乙基原矽酸鹽（tetraethyl orthosilicate)(TEOS)和氟摻雜矽酸鹽玻璃 (fluorine-doped silicate glass)(FSG)之鹵素掺雜 (halogen-doped)(即氟摻雜 fluorine-doped)二氧化石夕。 本發明尤指應用於包含金屬鑲嵌技術之互連線技術。 因此，本發明實施例係包含沈積具有低k材料層，並藉由
92081.ptd 第11頁 533535 五、發明說明（8) 一-- 金屬鑲嵌技術在低k介電層形成一開孔，包括雙層金屬鑲 嵌技術。形成於低k介電層之開孔可為隨後填充^銅或銅 合金的金屬之導孔，以形成導孔互連接上層及下層金屬傳 導線’或接觸孔洞，其中銅或銅合金填充接觸孔洞以藉由 在半導體基板上之源/汲極區域電性連接第一金屬声。於 低k介電層開孔也可為溝槽，在此情況中該填充的&槽形 成互連接傳導線。該開孔也可藉由雙層金屬鑲嵌技術形 成，其中導孔/接觸孔藉由同時金屬沈積形成傳導線連 通。 在執行銅金屬鑲礙技術’阻障層最初典型沈積在金屬 鑲嵌開孔及種晶沈積在該開孔上。適合的種晶層包括具有 適量（例如約0 · 3 %到約1 2 % )之鎂、鋁、辞、錘、錫、錄、 le、銀或金之銅合金。 第1圖至第1 0圖係用以概要性說明包含本發明範圍内 實施例之連續階段方法。參考第丨圖，形成於半導體基板 1 0之作用區由淺溝槽隔離11所隔離開。此作用區包括其上 具有氧化閘層12A和閘電極12B之電晶體12和源/汲極區域 12C。介電質間層（ILD)13形成於基板上方，而例如碳化 矽、氮氧化矽或氮化矽之阻障層14形成在該ild層13上， 典型之厚度為5 0到5 0 0埃。如第2圖所示，栓塞開孔形成於 ILD1 3並填充例如鎢之金屬，以形成栓塞2〇連結至電晶體 1 2及栓塞2 1連結至源/汲極區域1 2 C。 兹參考第3圖，介電質層30形成覆蓋於ILD 13而在阻障 層14上方，阻障層31形成於介電質層3〇上，及金屬鑲嵌開
92081.ptd 第12頁 533535 五、發明說明 孔3 2，例 之介電質 法沈積介 4 0呈現高 障層4 0包 障層3 1於 實施例不 化矽等材 如第 表面及溝 50於界定 刻後，接 延伸到介 統上，介 距離大約 (9) 如溝槽，形成於由介電質層3〇側 層30内。如第4圖所示，然後藉由、面31A所界定 電質阻障層40於阻障層3Γ上襯曰裡門化學氣相沈積 度一致性並於溝槽32角落具有圓:3—2。阻障層 含不同於介電質阻障層31之介電二角洛40A。阻 接下來的蝕刻中作用如蝕刻擋止二材料，如此阻 同的阻障層沈積可包含如氮化矽γ三依照本發明 料。 、氮氧化矽或碳 5圖所示’接著實施非等向性蝕刻 槽32底部移除阻障層4〇，溝槽32遺留介曰^^上 溝槽32之介電質層3〇側表面3〇A上。電/襯裡 著該非等向性#刻，該介電f襯裡5()之。性蚀 電質阻障層31之上表面下方，如數字51 ，面1 電質襯裡50上表面及介電質阻障層31上 為5 0至5 0 0埃。 衣卸之間 如第6圖所示，然後於溝槽32填充金屬並接著雜 學機械拋光技術（CMP )形成金屬傳導線6 〇。本發明實施例 包括電沈積或無電沈積銅，形成金屬傳導線6 〇。於本^列 中，在填充開孔32前阻障層及種晶層典型上會先沈積/ 本發明實施例中包含不同型式之雙層金屬鑲嵌結構。 包括先溝槽後導孔，及先導孔後溝槽雙層金屬鑲嵌技術。 雙層金屬鑲嵌製程係如第7圖至第10圖所示建立於金屬傳 導線6 0上。如第7圖所示，然後沈積具有不同於介電質阻 障層31之介電質阻障材料的介電質阻障層70。接著於介電
92081.ptd 第13頁 533535 五、發明說明（10) 質層71和73之間沈積介電質阻障層72，並於介電質層73上 形成介電質阻障層7 4。然後形成包含由介電質層7 3側表面 73A所界定之溝槽76及相連結由介電質層71側表面7U所界 定之導孔75的雙層金屬鑲嵌開孔。該雙層金屬鑲嵌結構可 藉由習知之先溝槽後導孔或先導孔後溝槽技術形成。 有益的是’本發明實施例提供對位錯誤容忍度。如第 7圖所示，導孔75相對於下部金屬特徵6〇對位錯誤，如此 導孔75底部一部份形成於金屬傳導線6〇上表面，及一部份 形成於介電質阻障層3 1上表面以策略性的預防峯值 (spiking)。因此，導孔75自金屬特徵6〇侧表面抵銷一距 離π Μπ，將超過下部金屬特徵6 〇所需填充平台距離。 如第8圖所示，接著沈積介電質阻障層8〇以襯裡於雙 層嵌入開孔及介電質阻障層74上表面，及圓形角落8〇Α。 介電質阻障層80包含不同於介電質阻障層74、介電質阻障 層72及介電質阻障層31所用之介電質材料，如此於雙層金 屬镶肷開孔形成介電質概裡期間，介電質阻障層7 4、7 2及 3 1作用如同触刻播止層。接著利用非等向性钱刻自介電質 阻障層7 4上表面，及位於導孔7 5和溝槽7 6之間介電質阻障 層72裸露上表面移除介電質層80部份，並自導孔底部移 除介電質層80部份。最後結構如第9圖所示，並包含有一 徵量缺口 9 0 Α位於形成在介電質層7 1側表面之介電質襯裡 90上表面與介電質阻障層72上表面之間，以及一微量缺口 91 A位於介電質襯裡91上表面與介電質阻障層74上表面之 間，亦即，約5 0到5 0 0埃。該雙層金屬鑲嵌開孔接著填充
92081.ptd 第14頁 533535 五、發明說明（11) ^鋼般金屬’且藉由CMP技術使沈積金屬100上表面本 頂層74上表面同平面。接著沈積另一介電質阻障屉^ 連二:101以將包含金屬傳導線100B連接導孔1〇〇人以電曰3 ^至下部金屬特徵6〇之金屬化物質1〇〇包 灯銅金屬化，須沈積阻障層及種晶層。 在執 有益的是，依照本發明實施例形成之 度的互連接圖t，呈現降低的電子遷移裝= ^费甚合及降低的接觸電阻率。藉由介電質阻障層以# 、 梯-盍-致並提供較大對位錯誤容忍度。，層以使階 性。ii:於製造不同型式之半導體裝置享有工業實用 执舛姓毛明特別適用於在深次微米領域中且有高雷土由 叹叶特徵=半導體農置的製造。τ八有阿電流速度 於先如詳細描述中，本發明係灸者且雜-_ 來加以陳述。麸而，彳F明親沾士，、1考八體不乾的實施例 與範_ ΠΓ ^ Γ 艮月顯的在不运背本發明涵蓋之浐袖 變以以ΐΓΓ:範圍所提出者，於不同實 以限制本發；須=到rt述及圖f係用以說明而非用 例及狀況並且在本笋明所5:月：可能應用不同其它實施 或修正。 I月所闡述概念領域内有能力加以改變 咖
92081._
第15頁 533535 圖式簡單說明 [圖式之簡單說明] 第1圖至第1 0圖係用以概要性說明包含本發明實施例 之連續階段方法。在第1圖至第1 0圖相同的特徵或元件係 藉由相同的數字來表示。 [元件符號說明] 10 半導體基板 11 淺溝槽隔離 12 電晶體 12A氧化閘層 1 2 B閘電極 1 2 C源/汲極區域 13 介電質間層（ILD) 14、31、40、74阻障層 20、21 栓塞 30、71、73、80介電質層 30A、31A、71A、73A 側表面 32、76 開孔（溝槽） 40A、80A 圓形角落 5 0、9 0、9 1 介電質阻障薄膜 5 0、3 1、9 0、9 1 介電質薄膜（介電質襯裡） 60 金屬傳導線（金屬特徵） 70、72、74、80、31 介電質阻障層 75、100A 導孔 90A、91A 微量缺口 100金屬化物質（沉積金屬） 100A > 100B 雙層金屬鑲嵌（金屬傳導線） 1 0 1頂蓋層（介電質阻障層）
92081.ptd 第16頁

Claims (1)

  1. 533535 六、申請專利範圍 1. 一種製造半導體裝置之方法，該方法包括： 於基板（10)上形成第一介電質層（30); 於該第一介電質層（30)上形成具有第一介電質阻 障材料之第一阻障層（3 1 ); 蝕刻以形成由該第一介電質層（3 0 )之側表面（3 0 A ) 與底部所界定之第一開孔（3 2 ); 於該第一介電質層（30)上之該第一阻障層上表面 及界定該第一開孔之第一介電質層之側表面以及該開 孔底部，形成具有不同於該第一介電質阻障材料（31) 之第二介電質阻障材料的第二阻障層（4 0 ); 對該第一阻障層選擇性蝕刻以從該第一阻障層之 上表面移除該第二阻障層，並停止於該第一阻障層上 表面，並自該第一開孔之該底部移除該第二阻障層， 剩下位於界定該第一開孔（3 2 )之該第一介電質層（3 0 ) 之該側表面（3 0 A )上襯裡（5 0 )之該第二阻障層部份；以 及 以金屬填充該開孔以形成下部金屬特徵（6 0 )。 2. 如申請專利範圍第1項之方法，其中該第一介電質阻障 層（3 1 )及該第二介電質阻障層（4 0 )係選自由氮化矽、 氮氧化矽和碳化矽所組成之群組，該方法包含藉由化 學氣相沈積法沈積個別之該第一及第二阻障層。 3. 如申請專利範圍第1項之方法，包含藉由銅或銅合金 (6 0 )填充該開孔（3 2 )。 4. 如申請專利範圍第1項之方法，更進一步包含：
    92081.ptd 第17頁 533535 六、申請專利範圍 形成包含不同於該第一介電質阻障材料之第三介 電質阻障材料的第三阻障層（70 )於該第一阻障層（3 1 ) 及該下部金屬特徵（60)之上表面上； 形成第二介電質層（71)於該第三阻障層（70)上； 形成包含有第四介電質阻障材料之第四阻障層 (72)於該第二介電質層（71)上； 形成第三介電質層（73)於該第四阻障層（72)上； 形成包含有第五介電質阻障材料之第五阻障層 (74)於該第三介電質層（73)上； 蝕刻以形成包含由該第三介電質層（7 3 )之側表面 (73A)所界定之上溝槽部份（76)之雙層金屬鑲嵌開孔， 該第三介電質層（73)由該第二介電質層（71)之側表面 (7 1 A )所界定之較低導孔（7 5 )，以及位於該下部金屬特 徵（6 0 )之至少上表面部份之底部相連通； 形成包含不同於該第一（31)、第四（72)及第五 (7 4)介電質材料之第六介電質阻障材料的第六阻障層 (80)於該第三介電質層（73)上之第五阻障層（74)上， 於界定該溝槽（76)之該第三介電質層側表面（73A)上， 於界定該導孔（75)之該第二介電質層（71)之側表面 (71A)上，於介於該溝槽（76)與導孔（75)之間之該第四 阻障層（7 2 )部份上，以及該導孔的底部； 對該第五及第四阻障層進行蝕刻以移除該第六阻 障層，並停止於該第五及第四阻障層上，且對導孔底 部進行蝕刻以移除該第六阻障層，剩下位於界定該溝
    92081.ptd 第18頁 533535 六、申請專利範圍 槽之該第三介電質層（73)之側表面（73A)及界定導孔 (75)之該第二介電質層（71)之側表面（71A)，如襯裡 (9 1，9 0 )之部份第六阻障層；以及 以金屬填充該雙層金屬鑲嵌開孔以形成金屬傳導 線（100B)連接其下金屬導孔（100A)。 5 ·如申請專利範圍第4項之方法，包含以銅或銅合金 (100)填充該雙層金屬鑲嵌開孔以形成銅或銅合金傳導 線（100B)連接銅或銅合金導孔（100A)，該銅或銅合金 導孔（100A)用來電連結至下部金屬特徵（60)。 6 如申睛專利範圍第4項之方法，進一步包含沈積具有第 七介電質阻障材料之第七阻障層（1 〇 1)於該第六阻障層 (74)上表面及於該金屬傳導線（100B)之上表面。 7· —種半導體裝置，包含： 具有銅或銅合金之下部金屬特徵（60)，該特徵 (60)形成於具有第一阻障層（31)之第一介電質層（3〇) 之側表面（3 0 A )所界定之開孔中，該阻障層（3 1 )包含有 第一介電質阻障材料； 具有不同於該第一介電質阻障材料（31)之第二介 電質阻障材料的第一阻障襯裡（5 0 )，該襯裡（5 〇 )位於 下部金屬特徵（60)與第一介電質層（30)之間之第一介 電質層（30)側表面（30A)上，該第一阻障襯裡（50)具有 上表面延伸一段距離於該第一介電質層（30)之上表面 下方。 8.如申請專利範圍第7項之半導體裝置，進一步包含：
    92081.ptd 第19頁 533535 申睛專利範圍 具有不同於該第一介電質阻障材 ==(第：障層⑺)，該第二阻障 電貝層（3〇)上方之該第一阻障層（31)上；以及 雙層金屬鑲嵌結構，係形成並電 屬脒料，β η、 电$、彡口主該下部金 特徵（6 0 )’該雙層金屬鑲嵌結構包含： 形成於該第二阻障層（70)之第二介電質層（？ 形成於該第二介電質層（71)具有第 体 材Μ夕络一 ” 巧布口 "电貝阻障 何抖之第二阻障層（7 2 ); 形成於該第三阻障層（72)之第三介電質層（Μ) 該第三介電質層（73)上具有第五介電質阻 Ρ早材枓之弟四阻障層（7 4 ); 包含由該第三介電質層（73)之側表面（73Α)所界定 之溝槽（76)，連接至由該第二介電質層（71)之側表面 (71Α)所界定之導孔（75)，以及至少下部金屬特徵（6〇) 之上表面一部份之底部的雙層金屬鑲嵌開孔； 具有不同於第一、第四及第五介電質阻障材料之 第六介電質阻障材料的第二阻障襯裡（9 〇，9丨），該第二 阻障襯裡（9 0，9 1 )係位於界定導孔（7 5 )之該第二介電質 層（71)之側表面（71Α)及界定溝槽（76)之第三介電質層 (73)側表面（73Α)上；以及 銅或銅合金（1〇〇)，用以填充該雙層金屬鑲嵌開 孔，並形成銅或銅合金傳導線（100Β)於該第三介電質 層（73)中，該第三介電質層（73)連接位於該第二介電 質層（71)内之導孔（100Α)，該於介電質層（71)依序電
    92081.ptd 第20頁 533535 六、申請專利範圍 連接至該下部金屬特徵（6 0 )。 9.如申請專利範圍第8項之半導體裝置，其中： 位於該第二介電質層（7 1 )之側表面（7 1 A )上之該第 二阻障襯裡（9 0 )之上表面，延伸一段距離於該第三阻 障層（72)之上表面下方；以及 位於該第三介電質層（73)之側表面（73A)上之該第 二阻障襯裡（9 1 )之上表面，延伸一段距離於該第四阻 障層（74)之上表面下方。 1 0 .如申請專利範圍第8項之半導體裝置，其中該第一 (30)、第二（50)、第三（70)、第四（72)、第五（74)及 第六介電質阻障（9 0，9 1 )材料係選自由氮化矽、碳化矽 及氮氧化矽所組成之群組。
    92081.ptd 第21頁
TW091105981A 2001-03-27 2002-03-27 Damascene processing using dielectric barrier films TW533535B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/817,056 US7132363B2 (en) 2001-03-27 2001-03-27 Stabilizing fluorine etching of low-k materials

Publications (1)

Publication Number Publication Date
TW533535B true TW533535B (en) 2003-05-21

Family

ID=25222264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105981A TW533535B (en) 2001-03-27 2002-03-27 Damascene processing using dielectric barrier films

Country Status (8)

Country Link
US (2) US7132363B2 (zh)
EP (1) EP1374300A2 (zh)
JP (1) JP2004527909A (zh)
KR (1) KR100774601B1 (zh)
CN (1) CN100449730C (zh)
AU (1) AU2002249838A1 (zh)
TW (1) TW533535B (zh)
WO (1) WO2002078060A2 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US6939800B1 (en) * 2002-12-16 2005-09-06 Lsi Logic Corporation Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
US7701060B2 (en) * 2003-05-29 2010-04-20 Nec Corporation Wiring structure and method for manufacturing the same
US7151315B2 (en) * 2003-06-11 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of a non-metal barrier copper damascene integration
KR20050070794A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 금속배선 형성방법
US7169698B2 (en) 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
EP1787319A4 (en) * 2004-08-31 2011-06-29 Silecs Oy NEW DIELECTRIC POLYORGANOSILOXANE MATERIALS
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US20060244151A1 (en) * 2005-05-02 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Oblique recess for interconnecting conductors in a semiconductor device
US7480990B2 (en) * 2006-01-06 2009-01-27 International Business Machines Corporation Method of making conductor contacts having enhanced reliability
JP4741965B2 (ja) * 2006-03-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7649239B2 (en) 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
KR100735482B1 (ko) * 2006-08-29 2007-07-03 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100744420B1 (ko) * 2006-08-29 2007-07-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7772702B2 (en) * 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US7585758B2 (en) * 2006-11-06 2009-09-08 International Business Machines Corporation Interconnect layers without electromigration
KR100853098B1 (ko) * 2006-12-27 2008-08-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 이의 제조 방법
US8247322B2 (en) * 2007-03-01 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Via/contact and damascene structures and manufacturing methods thereof
CN101752298B (zh) * 2008-12-09 2011-10-05 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
KR101728288B1 (ko) 2011-12-30 2017-04-18 인텔 코포레이션 자기-폐쇄 비대칭 상호연결 구조
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9412866B2 (en) * 2013-06-24 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. BEOL selectivity stress film
CN105097656B (zh) * 2014-05-08 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US9893184B2 (en) * 2015-12-15 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor device and method of fabricating the same
US10163649B2 (en) 2015-12-17 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
DE102017118475B4 (de) * 2016-11-29 2022-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Selbstjustierte abstandshalter und verfahren zu deren herstellung
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US11041456B2 (en) 2017-03-30 2021-06-22 Quest Engines, LLC Internal combustion engine
US10526953B2 (en) 2017-03-30 2020-01-07 Quest Engines, LLC Internal combustion engine
US10753308B2 (en) 2017-03-30 2020-08-25 Quest Engines, LLC Internal combustion engine
US10989138B2 (en) 2017-03-30 2021-04-27 Quest Engines, LLC Internal combustion engine
US10590813B2 (en) 2017-03-30 2020-03-17 Quest Engines, LLC Internal combustion engine
US10590834B2 (en) 2017-03-30 2020-03-17 Quest Engines, LLC Internal combustion engine
US10465629B2 (en) 2017-03-30 2019-11-05 Quest Engines, LLC Internal combustion engine having piston with deflector channels and complementary cylinder head
US10598285B2 (en) 2017-03-30 2020-03-24 Quest Engines, LLC Piston sealing system
US10724428B2 (en) 2017-04-28 2020-07-28 Quest Engines, LLC Variable volume chamber device
WO2018204684A1 (en) 2017-05-04 2018-11-08 Quest Engines, LLC Variable volume chamber for interaction with a fluid
US20190109090A1 (en) * 2017-08-15 2019-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure lined by isolation layer
US10808866B2 (en) 2017-09-29 2020-10-20 Quest Engines, LLC Apparatus and methods for controlling the movement of matter
US10950728B2 (en) * 2017-11-16 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with isolation layer and method for forming the same
WO2019147797A2 (en) 2018-01-26 2019-08-01 Quest Engines, LLC Audio source waveguide
US10753267B2 (en) 2018-01-26 2020-08-25 Quest Engines, LLC Method and apparatus for producing stratified streams
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
US11251117B2 (en) * 2019-09-05 2022-02-15 Intel Corporation Self aligned gratings for tight pitch interconnects and methods of fabrication
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5821168A (en) 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US5916823A (en) 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact
US6319815B1 (en) * 1998-10-21 2001-11-20 Tokyo Ohka Kogyo Co., Ltd. Electric wiring forming method with use of embedding material
US6417094B1 (en) 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
TW447050B (en) * 1999-05-14 2001-07-21 Ibm Correction of metal damascene wiring topography using oxide fill and selective oxide chemical mechanical polishing with polish-stop layer
FR2798512B1 (fr) * 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
US6040243A (en) 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US20010051420A1 (en) 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6683002B1 (en) * 2000-08-10 2004-01-27 Chartered Semiconductor Manufacturing Ltd. Method to create a copper diffusion deterrent interface
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
US20020111013A1 (en) * 2001-02-15 2002-08-15 Okada Lynn A. Method for formation of single inlaid structures
US20020132471A1 (en) * 2001-03-16 2002-09-19 International Business Machines Corporation High modulus film structure for enhanced electromigration resistance
US6492270B1 (en) * 2001-03-19 2002-12-10 Taiwan Semiconductor Manufacturing Company Method for forming copper dual damascene

Also Published As

Publication number Publication date
WO2002078060A3 (en) 2003-02-06
US20020140101A1 (en) 2002-10-03
US7132363B2 (en) 2006-11-07
CN1575515A (zh) 2005-02-02
JP2004527909A (ja) 2004-09-09
US20070035025A1 (en) 2007-02-15
KR100774601B1 (ko) 2007-11-09
AU2002249838A1 (en) 2002-10-08
CN100449730C (zh) 2009-01-07
WO2002078060A2 (en) 2002-10-03
EP1374300A2 (en) 2004-01-02
KR20030087653A (ko) 2003-11-14

Similar Documents

Publication Publication Date Title
TW533535B (en) Damascene processing using dielectric barrier films
US7365001B2 (en) Interconnect structures and methods of making thereof
US6680514B1 (en) Contact capping local interconnect
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
US6455409B1 (en) Damascene processing using a silicon carbide hard mask
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US7902061B2 (en) Interconnect structures with encasing cap and methods of making thereof
US7737026B2 (en) Structure and method for low resistance interconnections
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
US11164778B2 (en) Barrier-free vertical interconnect structure
JP2011003881A (ja) 配線構造及びその形成方法
US20150076695A1 (en) Selective passivation of vias
CN109994450B (zh) 镀钴过孔集成方案
US6093968A (en) Germanium alloy contact to a silicon substrate
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US6727592B1 (en) Copper interconnect with improved barrier layer
JP2005038999A (ja) 半導体装置の製造方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100744247B1 (ko) 구리 배선 형성 방법
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
TW200406874A (en) Via liner integration to avoid resistance shift and resist mechanical stress
KR20080062563A (ko) 반도체 소자의 금속배선 형성방법
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees