TW531815B - Chip-scale packages stacked on folded interconnector for vertical assembly on substrates - Google Patents

Chip-scale packages stacked on folded interconnector for vertical assembly on substrates Download PDF

Info

Publication number
TW531815B
TW531815B TW090132275A TW90132275A TW531815B TW 531815 B TW531815 B TW 531815B TW 090132275 A TW090132275 A TW 090132275A TW 90132275 A TW90132275 A TW 90132275A TW 531815 B TW531815 B TW 531815B
Authority
TW
Taiwan
Prior art keywords
connector
assembly
patent application
ports
chip
Prior art date
Application number
TW090132275A
Other languages
English (en)
Inventor
Gary P Morrison
Darvin R Edwards
Leslie Stark
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW531815B publication Critical patent/TW531815B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

531815 A7
經濟部智慧財產局員工消費合作社印製 【發明領域】 本發明一般係關於半導體元件與製程之領域，尤其關 於堆疊於供於基板上直立組裝之互連薄膜之上的晶片級封 裝之結構與製程。 5【發明背景】 關於多數半導體元件之應用而言，有利的狀況係為將 所需要元件配置成猪接狀悲’甚至是配置成群集。當僅需 要兩個或一些半導體晶片時，已經有人提出各種配置方 式，以達成希望之密接，並促使所需空間得以最小化。一 10般而言，這些配置係為半導體晶片在基板上之組裝，其可 具有或不具有具體封裝。關於這些配置，通常使用的用語 為’’多晶片模組”。關於被密封之組裝，已經導入之用語為 夕曰曰片封裝。在其他組裝中，晶片或完成之封裝係堆^ 於彼此之頂端，以形成連接元件之層次。 15 多年來，關於多晶片模組與多晶片封裝或堆疊元件， 已經有相當有限度的市場，但是在積體電路應用之急速膨 脹擴張之普及化所驅使之下，這種市場在近來的規模已經 大幅成長。為了打入這市場，多晶片產品必須符合數個條 件。 2〇 *多晶片產品必須提供在單晶片產品中無法獲得之消 費者性能特徵。這表示多晶片產品必須避開單晶片產品之 發展。 *多晶片產品必須在簡短通知之後可由消費者獲得。 這表示多晶片產品應使用輕易可利用的元件與製造方法。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297 -------*---.-----------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 3 經濟部智慧財產局員工消費合作社印製 531815 A7 B7 五、發明說明（2 ) *多晶片產品必須為消費者提供成本優勢。這表示多 晶片產品之設計與製造已經避免非習用或額外製程步驟。 *多晶片產品必須提供低擁有成本。這表示其必須基 於内建可靠度而確實運作。 5 在許多公開公報與專利中，已經說明了許多的多晶片 封裝。例如，美國專利4,862,322號公告，於1989年8 月29日發證給Bickford等人，名稱為”具有在每個元件 上無焊料接合在接觸位置之間之樑式引線，並從其間向外 凸出之雙重電子元件結構（Double Electronic Device ίο Structure having Beam Leads Solderlessly Bonded between Contact Locations on each Device and Projecting Outwardly from Therebetween)”，說明兩個晶片彼此面對之結構，其 中輸入/輸出端子係藉由樑式引線而接合。然而，材料、 製程與控制之高成本並不允許樑式引線技術變成主流之製 15 造方法。 > 在美國專利5,331，235號公告中，於1994年7月19 曰發證給H.S. Chun，名稱為”多晶片半導體組裝（Multi-Chip Semiconductor Package)” ， 捲帶式自動接合塑 性膠帶 係用以將具有相同型式且彼此面對之兩個晶片互連成對。 20 這些對其中之一個或更多個係接著被組合成為密封封裝， 於其中塑性膠帶係連接至到達封裝外部之金屬引線，以形 成供表面安裝與基板附著用之引線或接腳。由於塑性膠帶 之高成本與捲帶式自動接合之批量處理之缺乏，使得技術 保持於半導體生產之最低限度。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ------- —訂---------線· 531815 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3) 數個提案已由多晶片元件所達成，其中兩個以上的晶 片係並列配置，裝設至支撐基板或至引線框焊墊。一個例 子係為美國專利5,3 52,632號公告，於1994年10月4曰 發證給H. Sawaya，名稱為”多晶片封裝之半導體元件與 5 其製造方法（Multichip Packaged Semiconductor Device and Method for Manufacturing the Same)”。通常具有不同型式 之晶片，係首先藉由撓性樹脂膠帶而交互連接，然後密封 至樹脂構件封裝中。膠帶係黏貼至金屬引線，這些金屬引 線亦從封裝凸出以供習知之表面安裝使用。另一例子係為 ίο 美國專利5,373，188號公告，於1994年12月13日發證 給Michii等人，名稱為”包含多重半導體晶片與交叉引線 之封裝半導體元件（Packaged Semiconductor Device including Multiple Semiconductor Chips and Cross-over Lead)”。通常具有不同型式之晶片，係裝設至引線框晶片 15 焊墊；它們的輸入/輸出端子係打線至引線框之内部引線。 此外，其他引線係使用於半導體晶片之上或下，以便將無 法藉由長跨越的引線接合而到達之接點予以互連。最後， 此組裝係被密封於塑膠封裝中。在這兩個例子中，因為晶 片係並列安置，所以最終產品體積大。相較之下，今日之 20 應用需要經常收縮之半導體產品，並希望使基板消耗最小 化。 美國專利5,438,224號公告，於1995年8月1曰發 證給Papageorqe等人，名稱為’’具有面對面之1C晶片配 置之積體電路封裝（Integrated Circuit Package having a 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----U----Γ----------訂---------線 0^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 531815 A7 B7 五、發明說明（4 )
Face-to-Face IC Chip Arrangement)’’），揭露一種具有位於 電路基板之堆疊1C晶片配置之積體電路（1C)封裝。兩個 晶片係面對面地安置，憑藉著由捲帶式自動接合帶或介設 於晶片之間的彎曲電路所構成之基板，以提供倒裝晶片之 5 接點與外部電路之間的電氣連接，此組裝需要一種分離式 機械支撐。除了這種成本以外，製造困難度是由於缺少對 晶片之剛性支撐所造成。 美國專利5,770,480號公告，於1998年6月23曰發 證給Ma等人，名稱為’’晶片間之引線之組裝方法（Method ίο of Leads between Chips Assembly)”），係藉由教導引線框 手指之使用，以附著至採用焊料或導電凸塊之多重晶片之 6焊墊，而增加了 1C密度。而於較佳實施例中，一組的兩 片晶片之功能相同，此方法亦可延伸至具有不同焊墊配置 之晶片。然而，於此情況下，引線框需要引線手指之客製 15 化構造與非均勻長度，尤其因為除了焊接配線之使用以外 更是如此。這些所謂的晶片間之可變引線之製造，係具有 昂貴的引線框製造設備與技術。此外，需要鈍化層使其配 置於兩個晶片與客製化引線手指之間，以便避免電氣短 路，因而添加更多材料與製程成本。 2〇 與本發明相關之美國專利6,084,778號公告，於2000 年7月4日發證給Malhi，名稱為”使用撓性接線板之三 維組裝（Three-dimensional Assembly using Flexible Wiring Board)’’，說明了一種於其上具有互連圖案，並具有連接 至互連處之複數個電氣元件之撓性片。撓性印刷接線板係 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------1 —. —4^衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 531815 五、發明說明（t ) 本身折疊回來，6提供三維電路。然而，此專利並沒有處 理將晶片級封裝之微間距焊墊圖案轉換成將焊球裝設至其 他部分所希望之典型的較大間距之需求，其亦沒有提供使 用撓性之連接器作為它們的封裝設計之一部份之積體電路 5 裝置。 在與本發明相關之兩個最近美國專利申請案中：（J) 申請案號60/172，186，申請日為12/17/1999，發明人為 Rolda等人，名稱為”多重倒裝晶片之半導體組裝（Multi_
Flip-Chip Semiconductor assembly)’’）；以及（2)申請案號 ίο 6〇/249,385,申請曰為11/16/2000,發明人為c〇yle等人， 名稱為’’位於薄膜組裝上之倒裝晶片之球柵陣列封裝，，）， 已說明關於使用焊球之典型間距至使用金凸塊之精細節距 的倒裝晶片組裝技術。然而，這些方法在產品組裝與擁有 成本仍然太昂貴。成本近來已經變成半導體市場之優勢驅 15動力量，特別對於使用晶片級元件之產品*更是如此。 因此，已經出現用以製造多晶片封裝之有條理的低成 本方法之迫切需求，而此方法乃是基於可利用且經過證明 的組裝與封裝技術。此方法應具有足夠之彈性，以便能應 用至不同半導體產品家族，而設計與製程變化之寬廣範 20圍’不應增加額外成本至既存的製造方法，並能完成高品 質與高可靠度之產品。較佳的情況是，這些改革應該在縮 短生產周期時間與增加產能的況下同時達成。 【發明之概述】 一種半導體元件之直立堆疊係藉由以下方式而形成·· --------^---------^ (請先閱讀背面之注咅？事項再填寫本頁) 531815 15 20 A7 五、發明說明（6 :【二 及，、封裝及/或被動元件組合之條 接时，及衣故可焊接的連接構件至其他部分。 本發月"兒明冑半導體組裝，其包含—個電氣絕緣材 料之條狀撓性之連接器，並具有第一與第二表面。連接器 5 =第—表面上具有複數條導電線1以將形成於第-表 彳：被此鄰接的複數個半導體元件連接。連接器更具有 J :攸其第一表面延伸至其第二表面之導電路徑，而於 弟:表面上形成複數個電氣蟑。這些電氣璋包含第一與第 =個’第-稷數個4之中心至中心所隔開的距離小於 °該複數個第二蟑之中心至中心所隔開距離。 連接器係折疊成能使該鄰近的半導體元件堆疊於彼此 二此組裝包含至少一額外半導體元件，其具有複 一…-電氣連接構件，而這些第一連接構件係裝設至第 :複數個埠。最後’複數個第二電氣連接構件係裝設至第 -硬數料’而這㈣接構件係適合連結1其他部分。 雖然:本發明係適合任何尺寸之元件，但是較佳實施例 包⑼如晶片級與晶片尺寸封裝之小幾何尺寸之元件。 在另-較佳實施例中’撓性之連接器促使了從所裝設 之分離式裝置之焊接塾之微間距到客戶希望的可焊接的連 接構件之間距之轉變。分離式裝置包含微間距、凸塊之晶 片級封裝與微間距倒裝晶片、凸塊晶片。 本發月之自實施樣悲係為提供低成本方法與系統， 用以在薄型整體輪廓中組裝高接腳數之晶片級元件。 本發明之另一個實施樣態係為藉由採用主動與被動元 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） tr 線
經濟部智慧財產局員工消費合作社印製 件之多重印跡技坶而提供高產能。 本發明之另-實施樣態係為藉由使寄生電阻與 小化，而改善電氣產品性能。 本發明之另一實施樣態係為經由不需額外成本之製程 線上控制，以提供高品質控制與可靠度保證。 本發明之另一目的係為導入薄型輪廓與彈性可靠度之 組裝概念，俾能使他們可被應用至多數的族群之半導體產 品，而且上述概念是一般化，俾能使他們可被應用至未來 數個世代或產品。 本發明之另一目的係為使設備之零件與產品之資金投 資成本最小化。 藉由本發明關於適合大量生產之設計概念與處理流程 之教導，已可達成這些樣態。已將可成功地採用各種修改， 以滿足產品幾何尺寸與材料之不同選擇。 本發明之第一實施例結合兩個單晶片、或雙晶片封裝， 其具有複數個被動元件，或具有多重微間距之晶片級封 裝’或具有多重凸塊晶片與倒裝晶片。 本發明之第二實施例結合三個單晶片或雙晶片封装， 其具有個別地製造與測試之第三封裝。 本發明之第三實施例結合三個單晶片或雙晶片封裝， 其具有複數個被動元件，或具有多重微間距之晶片級封 裝’或多重凸塊晶片與倒裝晶片。 本發明之第四實施例結合三個單晶片或雙晶片封裝。 本發明更^供其他各種不同的組合。 9 本紙張尺度適用中國國家標準（CNs)A4規格（21〇 χ 297公釐） ：-----------訂---------線 (請先閱讀背面之注意事項再填寫本頁) ^1815 五、 發明說明（S) 述，==明；技術增進以及其㈣，將從本發明之下 :又、◎之评細况明’並參照相關附圖與於以下申請 專利範圍所提出之㈣特徵，而得以更顯清楚。 【圖式之簡單說明】 接器=:據本發明之系統與流程1之局部組裝連 接器==據本發明之系統與流程1之局部组裝連 圖nc係為依據本發明之系統與流程 接器之概要底視圖。 勹。h且衣連 接二二t為依據本發明之系統與流程1之局部組裝連 接时在折豐過程之概要剖面圖。 15 20 圖I3A係為複數個為連結至圖12之折疊連接哭 而製備之微間距之晶片級封裝的概要剖面圖。 圖I3B係為複數個為連結至圖i2乏 而製備之積體電路晶片的概要剖面圖。 連l之上 入圖I4A係為包含圖Da之微間距之晶片級封裝之办 王組裝的直立堆疊震置之概要剖面冑。 疋 戍封二包含圖I3B之具有可選擇的底部填充及/ 剖面圖。電路晶片之完全組裝的直立堆疊裝置之概要 圖hia係為依據本發明之系統與流程η 連接器之概要俯視圖。 局邛，、且裝 圖ΙΙ1Β係為依據本發明之系統與流程η之局部組裝 I_______ ίο 本纸張尺度適用 ^15 ^15
連接器帅中;入口請實際上係描繪成 ^本發明而言，使入口蜂1〇5之中心至中心之間隔 。、口埠1〇6之中心至中心之間隔是重要的事項。雖麸 二將本發明應用至任何人口蟑或出4之間距，但這些; 距之入口琿105最好是中心至中心彼此間隔小於⑽“ m。相較之下’相對的廣間距之出口 4 106之中心至中心 間隔通常遠大於100㈣。因為出口蜂106提供連接構件 =他轉之連結區，所以出口埠廳之適當間距需滿足 由客戶所表不之需求’亦即，其設有方便半導體基板 組裝之焊球連結區n 1G6經常提供符合卫業標準之 共同印跡，以供晶片級封裝使用。 入口埠105 一般係由銅所構成，通常具有保護閃金 (flash of g〇id)。出口淳1〇6必須是可焊接的從而必須 確保可靠之潤濕。它們可能由耐火金屬（例如鉻、鉬、鈦、 鎢、或鈦/鎢合金）層與貴金屬（例如金、鈀、白金或富白 金合金，銀或銀合金）層所覆蓋。 關於使用系統與流程〗以及系統與流程n之某些羞 品，連接器亦具有複數條經由連接器而從一個表面延伸至 背面之導電路徑。這種連接器之機械撓性亦有助於避免轉 球在由於熱循環之機械應力之下產生龜裂。如上所述，缝 接器最好是由依從材料（例如膠帶、Kapt〇nTM膜、聚醯3 胺，或其他塑膠材料）所構成，並可能包含單層或多層戈 圖案化導體。於此方式中，基礎材料之撓性提供了熱失画
-------1---：------- (請先閱讀背面之注咅？事項再填寫本頁) tr---------線. n I- n ϋ 15 經濟部智慧財產局員工消費合作社印製 13 531815 A7
15 經濟部智慧財產局員工消費合作社印製 20 的半導體晶片與RC.基板之間的應力緩衝， 環期間顯現於晶片焊球之某些應變。戋 、查拉/至“、、# 四〆 Α省’連接器可能由 极氧基樹脂、FR-4、FR-5、或BT樹脂所構成。 具有導電通路之連接器係可從商業構得，例如 MN，Northfield 之 Sheldahl 公引々 χτ 4 ^ Novaclad⑧與 WGnd㊣。它們通常是藉由將電氣絕緣與導電材料之薄膜 交替疊層成黏著層而製造出。通過個別絕緣膜之連接係藉 由雷射鑽孔與金屬回填或電鍍而完成，而導電薄膜之圖‘ 化係藉由消蝕（ablation)或蝕刻而達成。連接器之許多設 計與變化是可獲得的。 ° ^ 在圖Ι1Β之概要剖面圖中，在連接器之第一表面 之出口埠係描繪成具有裝設作為連接構件以供連結至其他 (外部）部分之焊球107。這些焊球係從由純錫、包含錫/銅、 錫/氧化銦錫、錫/銀、錫/絲、錫/錯之錫合金，以及導電 黏著化合物所組成之群組選擇出。 > 如於此所使用的，用語，，焊球”並不表示焊料接點需要 疋球狀，它們可具有各種型式，例如半球形，半圓頂，截 頭圓錐體，或一般之凸塊，或具有筆直之凹狀或凸狀輪廓 之圓柱。正確形狀係為沈積技術（例如蒸鍍、電鍍或預製 單元）、回流技術（例如紅外線或輻射熱）、以及材料成分 之函數。藉由控制材料數量與回流溫度之均勻性，吾人可 利用數種方法以達成幾何形狀之一貫性。一般而言，焊球 直的範圍是從0.1至0.5 mm，但是可遠大於此範圍。 更進一步地顯示於圖I1A之俯視圖，係為被密封之 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂--------- (請先閱讀背面之注音？事項再填寫本頁} 531815 A7
15 元件10 8 ’匕們為描繪於圖n b之剖面圖中。這些元件之
例子係為由美國德州，達拉斯之德州儀器有限公司所製造 之 MicroStarTM 之球形柵極陣列與 Micr〇StarJuni〇rTM 之封裝。這些元件包含積體電路（IC)晶片，其乃裝設至連 接器膜，引線接合與轉移成型封裝。 表示於圖I1A之導電線104可包含整合至導電線中 之至少一被動電氣元件（未顯示於圖I1A)。其例子包含電 阻為、電容器、電感器、分配組件、以及被動元件與互連 結構之網路。這些積體組件之製造方法已經說明於美國專 利申請案號60/244,673，申請日為2000年1〇月31曰， 發明人為Pntchett等人，名稱為，，具有積體被動元件之塑 膠晶片級封裝（Plastic Chip-Seale Package having
Integrated Passive Comp〇nents)”），其乃於此併入作參考。 如圖12所示，撓性之連接器條1〇1係在入口埠與出 口埠之鄰近區域之間的積體導電線之區咸12〇折疊。折疊 係以使入口埠面向一個方向，同時使出口埠面向相反方 向。由於此種折疊之故，封裝體1〇8彼此碰觸，導致具有 近似晶片級封裝之外形之直立堆疊組裝。如果希望的話， 可將每些封裝體黏著在一起，以便使其可永久緊密 20 一起。 且你 圖I3A與I3B顯示入口埠可如何隨著半導體元件而 增加。圖I3A以概要剖面圖說明多重晶片級元件1 乃封裝於封裝131中，並具有複數個微間距電氣連接構件 132。這些連接構件可包含㈣錫、上列之錫合金或導電 I 15 本紙張尺—度適用中國國家標準（CNS)A4規格㈤x 297公爱" --------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 531815 A7
15 經濟部智慧財產局員工消費合作社印製 20 黏，化合物所構4之，，焊球"。連接構们32之圖案係與連 接裔入口埠之圖案呈鏡射關係。 如圖I4A所示，晶片級元件13〇之微間距連接構件 132’係藉由表面安裝至連接器⑻之人口璋而完成裝設 動作。所造成之結果是晶片級封裝之組裝(一般標示為 140) ’其乃直立堆疊並具有適合連結至其他外界部分之複 數個連接構件107。 或者，圖I3B係以概要剖面圖說明多重未密封之ic 晶片U3,其乃藉由具有複數個微間距電氣連接構件134 而製備倒裝晶片組裝。這些連接構件可包含”焊球"（由純 錫、如上列之錫合金，或導電黏著化合物所構成），或從 由金、銅、銅合金或疊層之銅/鎳/把所組成之群組所選擇 之金屬凸塊。另-種選擇係為z軸導電環氧樹脂。凸塊 具有各種形狀’譬如長方形、正方形、圓形或半圓頂形。 關於金屬凸塊，將連接構件134附著至遂接器之入口埠之 方法係為基於金屬交互擴散之熱壓焊接技術，而此技術係 早已在以前之捲帶式自動接合（TAB)製造方法實現。本發 明之較佳技術係為一種供陣列組裝用之集團接合化⑽卜 bondmg)技術。此種技術具有快速與低成本運作之優點， 同時導致高品質之可靠的連結。自動化設備在商業上係可 從日本之Shinkawa公司購得。 圖I4B顯示-種直立堆疊之倒裝晶片⑴與被密封之 元件108之組裝結果（―般標示成141);此組裝更具有複 數個連接構件1〇7，其乃適合至其他外界部分之連結。 16 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）_
I ----- (請先閱讀背面之注意事項再填寫本頁) 訂· 線·
531815 五、發明說明（$) 圖ΜΑ顯示孓件13〇之封裝1S1係與連接器1〇1以 間隙142隔開。焊球132延伸橫越過連接至連接器之間隙。 本發明之優點係為材料之選定，俾能使在IC晶片之半導 體材料與一般用來作連接器之材料之間的熱膨脹係數 5 (CTE)之顯著差異最小化。因此，在圖I4A之組裝中，通 常不需要藉由以密封凸塊並填滿任何在封裝與連接器間之 間隙的空間之聚合材料來填滿間隙142(”底部填充，，法）， 而強化焊接點（在不影響電連接之情況下）。 然而，此種底部填充法可能適合於描繪於圖I4B之組 10裝。此種底部填充材料與某些密封材料，係一起由圖I4B 之概要輪廓142所表示。一般係在組裝完成之後塗敷密封 劑。一種聚合原始物（polymeric preeurs〇r)，有時以，，底部 填充”表示，係分配至與晶片鄰接的基板之上，並被毛細 作用力下拉至間隙中。一般而言，聚合原始物包含填滿二 15氧化矽與脫水化合物之環氧基材料。然後；將原始物加熱、 聚合並”硬化”以形成密封劑。本發明所認定之較佳的底部 填充法’係說明於美國專利申請案號6〇/〇84,44〇，申請曰 為1998年5月6曰，發明人為Thomas，名稱為，，底部填 充倒裝晶片電子元件之低應力方法與設備”）。 扣關於系統與流程II，圖Π1Α顯示似長條形之連接器 201之概要俯視圖，圖ΙΙ1Β為其剖面圖，而圖II1C為底 視圖。關於材料、製程、導電線2〇4、出口埠2〇6、可選 擇的積體被動電氣元件、焊球207、與封裝元件2〇8之說 明，係類似於圖I1A、I1B與I1C之說明。顯著差異係萨 (請先閲讀背面之注意事項再填寫本頁) --------^--------- 經濟部智慧財產局員工消費合作社印製 17 531815 A7 B7 五、發明說明（β ) 【圖式之代號說日尽】 101〜連接器 103〜第二表面 105〜入口埠 5 107〜連接構件 120〜區域 131〜封裝 133〜積體電路晶片 140〜半導體元件 ίο 142〜間隙 202〜第一表面 2 0 6〜出口埠 208〜晶片級封裝 220〜區域 102〜第一表面 104〜導電線 106〜出口埠 108〜封裝體 130〜晶片級元件 132〜連接構件 134〜連接構件 141〜半導體元件 201〜連接器 204〜導電線 207〜連接構件 210〜被動元件 240〜直立堆疊組裝 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 531815
    申請專利範圍 15 經濟部智慧財產局員工消費合作社印製 1 · 一種半導體組裝，包含··1有i個==之撓性連接器，由電氣絕緣㈣所製成，並 具有弟一與第二表面； 人业 複數條導電線，與該連接器整合成一體，於誃 面上形成第一陣列之電入口埠以及第二 ^ 等陣列係聚集於該連接器之分離區中； μ 該等入口埠之中心至中心之間隔係小於該等出 中心至中心之間隔； 該連接器係被折疊成能使該等入口埠面向_ 而該等出口埠面向相反方向； 個半導體元件，具有複數個第—電氣連接構 6亥等苐一連接構件係裝設至該等入口埠；以及 複數個第二電氣連接構件，裝設至該等出口埠，該等 連接構件係適合連結至其他零件。 2.如申請專利範圍帛i項所述之組裝、其中該半導體 元件係為積體電路晶片’其具有活化表面與鈍化表面該 等第一連接構件係裝設至該活化表面。 3·如申請專利範圍第1項所述之組裝，其中該半導體 元件係為與外部接觸焊墊密封成封裝之積體電路晶片，該 等第一連接構件係裝設至該等接觸焊墊。 4·如申請專利範圍第丨項所述之組裝，更包含密封該 連接器上之該等導電線的至少一被動電氣元件。 5·如申請專利範圍第丨項所述之組裝，其中該等入口 埠之中心至中心之間隔少於100 " m，而該等出口埠之中 件 第 本紙張尺度適用㈣國家標準（CNS)A4規格⑽χ 297公^1 (請先閱讀背面之注音？事項再填寫本頁) 0 r % 如0> · I I ϋ I H I I I ·1 n n n ϋ I ϋ ϋ ϋ ϋ ϋ ϋ I ϋ I I n ϋ ϋ ϋ ϋ I 531815 A8 B8 C8 D8 六、申請專利範圍 15 經濟部智慧財產局員工消費合作社印製 20 心至中心之間隔；^於100"m。 6·如申請專利範圍第1項所述之組裝，其中該連接器 係為撓性聚醯亞胺膜。 7·如申請專利範圍第1項所述之組裝，其中該等導電 線係從選自由鋼、銅合金、或鍍錫之銅、錫合金、銀、或 金所組成之群組的材料所構成。 8·如申請專利範圍第1項所述之組裝，其中該第一與 第一連接構件係為選自由純錫、包含錫/銅、錫/氧化錮錫、 錫/銀、錫/鉍、錫/鉛之錫合金，以及導電黏著化合物所組 成之群組的焊球。 9·如申請專利範圍第1項所述之組裝，其中該等第一 連接構件係選自由金凸塊、銅凸塊、鋼/鎳/鈀凸塊、以及 Z軸導電環氧樹脂所組成之群組。 1 〇 ·如申請專利範圍第1項所述之組裝，更具有黏著 之非導電聚合物，其乃底部填充任何在該、等第一連接構件 之間的空間，該等第一連接構件係裝設至該半導體元件之 下的該等入口璋。 11·一種半導體組裝，包含： 一個條狀之撓性連接器，由電氣絕緣材料所製成，並 具有第一與第二表面； 該連接器具有位於該第一表面上之複數條導電線，用 以連接複數個形成於該第一表面上且彼此鄰接之半導體元 件； 該連接器又具有複數條經由該連接器而從該第一表面 22 < υ 1 乙 V ! (請先閱讀背面之注意事項再填寫本頁) - I I I I ϋ 1 I*^OJI I I ^ I I I I — I I — — I I I I I I I I I I I I I _ 531815 B8 , C8 -------— 六、申請專利範圍 延伸至該第二表母之導電路徑，於該第二表面上形成至少 一陣列之電氣埠； 該連接器係被折疊成能使該鄰近的半導體元件堆疊於 彼此之頂端上；以及 5 ^複數個電氣連接構件，裝設至該等埠，該等連接構件 係適合連結至其他零件。 12·如申請專利範圍第丨項所述之組裝，更包含裝設 至該等埠之至少一分離式被動電氣元件。 13·如申請專利範圍第丨項所述之組裝，更包含裝設 10至該等埠之至少一半導體元件。 I4·如申請專利範圍第1項所述之組裝，更包含併入 °亥連接裔上之該等導電線之至少一被動電氣元件。 15· —種半導體組裝，包含： 一個條狀之撓性連接器，由電氣絕緣材料所製成，並 15具有第一與第二表面； ^ 該連接器具有位於該第一表面上之複數條導電線，用 以連接複數個形成於該第一表面上且彼此鄰接之半導體元 件； 該連接器更具有複數條經由該連接器而從該第一表面 20延伸至該第二表面之導電路徑，於該第二表面形成複數個 電氣埠； 該等埠包含複數個第一與第二埠，該複數個第一埠之 中心至中心之間隔係小於該複數個第二埠之中心至 間隔； -----23 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） —--- (請先閱讀背面之注意事項再填寫本頁) 訂---------_ 經濟部智慧財產局員工消費合作社印製 531815 A8B8C8D8
    此之器被拆疊成能使該鄰近的半導體元件堆疊於彼 電乳連接構件，裝設至該 該等連接構件係、適合連結至其他零件。 第阜 =一種積體電路裝置之組裝方法，包含以下步驟： 1 狀之撓性連接器上，形成複數條導電線，★亥連接 電氣絕緣材料所製成，並具有第-與第二表面. 於該第-表面上，形成第一陣列之電入口與第二陣 之出口埠，該等陣列係聚集於該連接器之分離了 :::::心至中心之間隔係小於該等出口一至十 15 線 連結第-電氣連接構件之至少-半導體元件 將複數個第二電氣連接構件連結至該等出口蟑·以及 經濟部智慧財產局員工消費合作社印製 折疊該連接器，俾能使該等入口璋面向一個方向，而 该等出口埠面向相反的方向。 17. 如申請專利範圍第16項所述之方法，更包含下述 20 步驟： 線。將至少-被動電氣元件整合至該連接器上之該等導電 18. 如申請專利範圍第16項所述之方法，更 步驟：
    本紙張尺度剌帽目家標準（CWSM4規格（21〇 X 297公髮)_ 531815
    15 經濟部智慧財產局員工消費合作社印製 將黏著之非導電聚合物進行底部填充進入任 第-連接構件之間的空間，該等第 至 1 半導體it件之下的㈣人口埠。 錄叹至该 19· -種積體電路裴置之組裝方法，包含以下步驟： 於條狀之連接器上，形成複數條導電線，該連接 裔係由電氣絕緣材料所製成，並具有 形成複數條經由該連接器而從該第弟一第 二表面之導電路徑’於該第二表面上形成至少之 氣埠； 於該第-表面上，形成複數個彼此鄰接並連接至該等 V笔線之半導體元件； 將複數個電氣連接構件連結至該等埠；以及 折疊該連接器，俾能使該鄰近的半導體元件堆疊於彼 此之頂端上。 20.如申請專利範圍第19項所述之方*法，更包含下述 步驟： 將至少一分離式被動電氣元件連結至該等埠。 21.如申請專利範圍第19項所述之方法，更包含下述 步驟： 將至少一半導體元件連結至該等埠。 22·如申請專利範圍第19項所述之方法，更包含下述 步驟： 將至少一被動電氣元件整合至該連接器上之該等導電 線0 本紙張尺度適用中關家標準（CNS)A4規格⑽χ撕公^ ) ---.-----^--------- (請先閲讀背面之注意事項再填寫本頁) ·# 531815 六、申請專利範圍 15 23. —種積體電路裝置之組裝方法，包含以下步驟： 於條狀之撓性連接器上，形成複數條導電線，該連接 器係由電氣絕緣材料所製A，並具有第一與第二表面； 形成複數條經由該連接器而從該第一表面延伸至該第 表面之V電路於該第二表面上形成複數個電氣璋， 以使該等埠包含第—與第二複數料，該複數㈣一璋之 中&'至中心之間隔係小於該複數個第二埠之中心 間隔； 於該第-表面上，形成複數個彼此鄰接並 導電線之半導體元件； 丧主及导 _將具有複數個第一電氣連接構件之至少一 元件連結至該複數個第一琿； 以及將複數個第二電氣連接構件連結至該複數個第二璋； 之頂ΙΓ連接11，俾能使㈣的半導體元件堆疊於彼此 _ —— 2 6 本紙張尺度適用中國國家標準(2W χ >
    ---.-----^------ (請先閱讀背面之注意事項再填寫本頁) ϋ n I 線φ· ^31815
    發明說明 專利申請案第90132275號 ROC Patent Appln. No. 90132275 修正部分無劃線之中文說明書修正頁(第11，12,18,19頁)附件 Amended Pages of Specification in Chinese- Enel. II (92年2月v丨日送呈） (92年2月日送呈） (Submitted on February ? 2003) 經濟部智慧財產局員工消費合作社印製 連接器之概要剖面圖。 : 係為依據本發明之♦統與絲Η之 接器之概要底視圖。 接5^^係為依據本發明之祕餘程Π之局部組裝連 接裔在折輯程之概要剖面圖。 古士f jI3A #'為包含兩個封I與被動元件之完全組裝的 直立堆豐裝置之概要剖面圖。圖II3B係、為包含受到單獨製造與測試之第三封裝之 元王《的直立堆疊裝置之概要剖面圖。 圖田II3C係為包含三個封裝與被動元件之完全組裝的 直立堆疊之概要剖面圖。 ffl II3D係、為包含崎在連接器之背面上的三個封裝 之完全組裝的直立堆疊之概要剖面圖。圖II3E係為顯不由本發明所提供之組裝選擇之額外一 例之完全組裝的直立堆疊之概要剖面圖。 【發明之詳細說明】 本發明係相關於：（丨）美國專利6,〇84,778號公告，於 2000年7月4日發證給Malhi，名稱為，，使用撓性接線板 之二維組裝（Three Dimensional Assembly using Flexible Wiring Board)”）；（2)美國專利申請案號6〇/i72，186，申請 日為1999年12月17日，發明人為Rolda等人，名稱為，， 夕倒衣日日片之半導體級裝（Multi-Flip-Chip Semiconductor assembly)’’）；以及(3)申請案號 6〇/249,385，申請曰為 2〇〇〇 年11月16曰，發明人為c〇yle等人，名稱為”球柵陣列 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公董） 90576-發明說明-接 I 計 線 531815 A7 牛> 驂止/^^子補充 B7 *
    經濟部智慧財產局員工消費合作社印製
    封裝之薄膜組裝上之倒裝晶片⑽p_Chip⑽Film for Ball Grid Array Packages)")，這些係於此併入作參考。 '依據本發明之結構與方_說明於兩_子中：系統 與流程I係顯示於圖I1A至I4B中；系統與流程η係顯示 於圖IIIΑ至ΙΙ3Ε中。 關於系統錢程I，圖I1A顯示馳長條形之連接器 如之概要俯·。此連接器1G1係由具撓性之電氣絕緣 材料所構成。較佳的選擇乃是厚度範圍從大約⑼至卿m 之聚酿亞胺膜；而在某些實例中，亦可能較厚。為了提供 足夠之撓性，其他適當的材料包含pCB樹脂' fr_4(其係 為一種％氧樹脂）、或氰酸酯樹脂。這些材料在商業上可 從下述數個來源購得：（1)美國：包含3_M與Shddahi公 司，（2)日本· shinko、Shindo、Sumitomo、與 Mitsui 公 司；以及(3)香港，Compass公司。這種連接器具有兩個表 面·圖lie以底視圖說明第一表面1〇2，而圖I1A以俯視 圖s兒明弟二表面1 〇3。 與連接益ιοί成一體的是複數條導電線1〇4(於圖I1A 之俯視圖中描繪出這些導電線1〇4以作為例子）。這些導 電線104通常是藉由對一張薄的金屬箔（最好厚度是在大 約15與40μηι之間）刻以圖案而形成。適當的材料包含 銅、銅合金、金、銀、鈀、白金、以及鎳/金與鎳/鈀之堆 疊。這些導電線在第一表面1〇2上形成第一陣列之電入口 埠105與第二陣列之出口埠1〇6。如圖Ilc所示，這些陣列
    本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐）
    A7 B7 發明說明（I6) 由裝設至連接器201之第一表面202之分離式被動元件 210而描緣於圖II1B與IHC中。因此，相較於圖I1C之 圖案之下’在圖II1C之入口埠之圖案係大幅簡化。圖 II1C並不是最吸引人之部分；其在客製化連結中暗示被動 元件210。 同樣地，如ffl 112所示之在入口埠與出口淳之鄰近區 域間的積體導電線之區域220之撓性之連接器條2〇1之折 疊，係類似於圖12所示之連接器之折疊。由於此種 折疊之故，封裝體208彼此碰觸，而導致具有近似晶片級 封裝之輪廓之直立堆疊組裝。如果希望的話，可將封裝體 黏著在一起，以便使得封裝體可永久緊密堆疊在一起。 其結果係顯示於圖113A。其係為晶片級封裝208與分 離式被動電氣元件210之直立堆疊組裝（一般標示為 240)，並具有適合連結至其他部分之複數個連接構件 2〇7(通常是焊球）。類似於圖I4A與I4B之組裝之圖Π3Α 之這種組裝，係表示本發明第一實施例之例子： 圖ΜΑ、I4B與Π3Α ··本發明之第一實施例結合了兩 個單晶片或雙晶片封裝（至多達總數四個晶片）與被動元 件’或與多重微間距之晶片級封裝，或與多重隆起晶片與 倒裝晶片。 圖II3B :本發明之第二實施例結合了三個單晶片的或 雙晶片封裝（至多達總數6個晶片）與已各別製造和測試之 第三封裝。 -18-»x297公釐） 531815 修正
    五、發明說明（17) 圖II3C :本發明之第三實施例結合三個單晶片或雙晶 片封裝（至多達總數6個晶片）與被動元件，或與多重微間 距之晶片級封裝，或與多重隆起晶片和倒裝晶片。 圖II3D:本發明之第四實施例結合了三個單晶片或雙 曰曰片封裝（至多達總數6個晶片）。本發明更提供了各種其 他的不同組合。 圖ΙΙ3Ε:本發明更提供各種其他之不同組合。本產品 係為近似晶片級印跡(chip_scale f00tprim)之直立堆疊，其 乃由複數個主動與被動電氣組件與元件所構成。 雖然本發明已於參考文獻中說明例示的實施例，但是 此種說明並未意圖解釋成為限制之目的。熟習本項技藝者 在參考到此說明書時，將可清楚理解關示的實施例之各 種修改型式與組合，以及本發明之其他實施例。舉例而 言’半導體晶片之材料可包含碎、魏、鎵坤化物、或任 何八他用於製k之半導體材料。因此，以下的申請專利 圍意圖包含任何這些修改或實施例。 範 經濟部智慧財產局員工消費合作社印製 本紙張尺度顏 t®aii^cNS)A4 ^Τ^Ιίο X 297 ^
TW090132275A 2000-12-28 2001-12-26 Chip-scale packages stacked on folded interconnector for vertical assembly on substrates TW531815B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25852500P 2000-12-28 2000-12-28

Publications (1)

Publication Number Publication Date
TW531815B true TW531815B (en) 2003-05-11

Family

ID=22980939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090132275A TW531815B (en) 2000-12-28 2001-12-26 Chip-scale packages stacked on folded interconnector for vertical assembly on substrates

Country Status (5)

Country Link
US (1) US20020114143A1 (zh)
EP (1) EP1306900A3 (zh)
JP (1) JP2002237568A (zh)
KR (1) KR20020055573A (zh)
TW (1) TW531815B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484609B (zh) * 2010-11-29 2015-05-11 Himax Imaging Inc 陣列封裝及其排列結構

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
US7017638B2 (en) * 2002-07-08 2006-03-28 Intel Corporation Forming folded-stack packaged device using vertical progression folding tool
KR100587055B1 (ko) * 2002-09-03 2006-06-07 주식회사 하이닉스반도체 Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법
KR100480437B1 (ko) 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
KR20040059742A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
KR20040059741A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
US6992376B2 (en) * 2003-07-17 2006-01-31 Intel Corporation Electronic package having a folded package substrate
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
JP4196901B2 (ja) * 2004-08-11 2008-12-17 ソニー株式会社 電子回路装置
WO2006028643A2 (en) * 2004-09-03 2006-03-16 Staktek Group L.P. Circuit module system and method
CN100347856C (zh) * 2004-09-27 2007-11-07 赵建铭 封装有多个晶片的封装件及其封装方法
US7459772B2 (en) * 2004-09-29 2008-12-02 Actel Corporation Face-to-face bonded I/O circuit die and functional logic circuit die system
US20100020515A1 (en) * 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
TW200639507A (en) * 2005-05-11 2006-11-16 Au Optronics Corp Backlight structure and lighting module therefor
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
KR100660900B1 (ko) 2005-12-21 2006-12-26 삼성전자주식회사 폴드형 칩 스택 패키지 및 그 패키지의 형성방법
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法
TWI378747B (en) * 2006-08-18 2012-12-01 Ind Tech Res Inst Flexible electronic assembly
US20110090413A1 (en) * 2006-08-18 2011-04-21 Industrial Technology Research Institute 3-dimensional image display
US7514773B2 (en) * 2006-08-31 2009-04-07 Intel Corporation Systems and arrangements for interconnecting integrated circuit dies
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
DE102006053461A1 (de) * 2006-11-09 2008-05-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektronische Baugruppe und Verfahren zum Herstellen einer mikroelektronischen Baugruppe
US7816778B2 (en) * 2007-02-20 2010-10-19 Micron Technology, Inc. Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same
US8350382B2 (en) 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US7790502B2 (en) * 2007-12-10 2010-09-07 Honeywell International Inc. Method of manufacturing flexible semiconductor assemblies
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2010016339A (ja) * 2008-06-03 2010-01-21 Nippon Mektron Ltd 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
KR101429722B1 (ko) * 2008-07-28 2014-09-25 삼성전자주식회사 적층된 칩들을 갖는 전자 장치 형성 방법
US7869206B2 (en) 2008-09-05 2011-01-11 Apple Inc. Handheld computing device
US7697281B2 (en) 2008-09-05 2010-04-13 Apple Inc. Handheld computing device
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9165841B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8634204B2 (en) 2010-08-19 2014-01-21 Apple Inc. Compact folded configuration for integrated circuit packaging
US8477492B2 (en) 2010-08-19 2013-07-02 Apple Inc. Formed PCB
US8391010B2 (en) 2010-08-19 2013-03-05 Apple Inc. Internal frame optimized for stiffness and heat transfer
US8515113B2 (en) 2010-08-19 2013-08-20 Apple Inc. Composite microphone boot to optimize sealing and mechanical properties
US8427379B2 (en) 2010-08-19 2013-04-23 Apple Inc. Modular material antenna assembly
US9602914B2 (en) 2010-08-27 2017-03-21 Apple Inc. Porting audio using a connector in a small form factor electronic device
JP5549501B2 (ja) * 2010-09-24 2014-07-16 日本電気株式会社 半導体装置及びその製造方法
KR20120079742A (ko) 2011-01-05 2012-07-13 삼성전자주식회사 폴디드 적층 패키지 및 그 제조방법
US9287627B2 (en) 2011-08-31 2016-03-15 Apple Inc. Customizable antenna feed structure
US9406999B2 (en) 2011-09-23 2016-08-02 Apple Inc. Methods for manufacturing customized antenna structures
KR102497583B1 (ko) 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
CN105957846B (zh) 2016-06-28 2019-06-14 青岛海信宽带多媒体技术有限公司 光模块
CN109863595B (zh) * 2016-10-06 2023-07-18 柏狮电子(德国)有限公司 用于电子部件、尤其是用于半导体芯片的壳体
CN108346640B (zh) * 2017-01-25 2020-02-07 华邦电子股份有限公司 半导体结构及其制作方法
US10651541B1 (en) 2019-02-27 2020-05-12 Nxp Usa, Inc. Package integrated waveguide
US11031681B2 (en) 2019-06-20 2021-06-08 Nxp Usa, Inc. Package integrated waveguide
US11335652B2 (en) 2019-07-29 2022-05-17 Nxp Usa, Inc. Method, system, and apparatus for forming three-dimensional semiconductor device package with waveguide
US20230145565A1 (en) * 2021-11-11 2023-05-11 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
CH689502A5 (fr) * 1997-05-30 1999-05-14 Valtronic S A Module électronique miniaturisé
US6363793B2 (en) * 1998-01-02 2002-04-02 Automotive Systems Laboratory, Inc. Compressive Villari effect seatbelt tension sensor
US6061245A (en) * 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US6486544B1 (en) * 1998-09-09 2002-11-26 Seiko Epson Corporation Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US6666075B2 (en) * 1999-02-05 2003-12-23 Xidex Corporation System and method of multi-dimensional force sensing for scanning probe microscopy
JP2000353767A (ja) * 1999-05-14 2000-12-19 Universal Instr Corp 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
US6111761A (en) * 1999-08-23 2000-08-29 Motorola, Inc. Electronic assembly
SG81333A1 (en) * 1999-11-19 2001-06-19 Inst Of High Performance Compu Shear force microsensor
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
US6321654B1 (en) * 2000-02-22 2001-11-27 The United States Of America As Represented By The Secretary Of The Army Microelectromechanical systems (MEMS) -type devices having latch release and output mechanisms
WO2002088631A2 (en) * 2001-05-02 2002-11-07 The Regents Of The University Of California Non-resonant four degrees-of-freedom micromachined gyroscope
US20040204257A1 (en) * 2001-08-01 2004-10-14 Bogie Boscha System for and a method of manufacturing personal golf putters
US6934660B2 (en) * 2003-02-20 2005-08-23 The Regents Of The University Of California Multi stage control architecture for error suppression in micromachined gyroscopes
ITTO20030142A1 (it) * 2003-02-28 2004-09-01 St Microelectronics Srl Dispositivo inerziale multidirezinale a soglia multipla

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484609B (zh) * 2010-11-29 2015-05-11 Himax Imaging Inc 陣列封裝及其排列結構

Also Published As

Publication number Publication date
EP1306900A3 (en) 2005-07-06
JP2002237568A (ja) 2002-08-23
US20020114143A1 (en) 2002-08-22
KR20020055573A (ko) 2002-07-09
EP1306900A2 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
TW531815B (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US8030137B2 (en) Flexible interposer for stacking semiconductor chips and connecting same to substrate
US9147623B2 (en) Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US7511371B2 (en) Multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
JP4051531B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
JPH1074888A (ja) 半導体パッケージ
TW579560B (en) Semiconductor device and its manufacturing method
TWI234859B (en) Three-dimensional stacking packaging structure
JP2001077294A (ja) 半導体装置
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
JP2003078104A (ja) 積層型半導体装置
CN112614830A (zh) 一种封装模组及电子设备
TWI324385B (en) Multiple die integrated circuit package
JP2000012733A (ja) パッケージ型半導体装置
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002110839A (ja) 半導体装置、半導体装置の製造方法及び半導体実装装置
TW201114011A (en) Semiconductor assembly to avoid break of solder joints of POP stack
JP2008028015A (ja) チップスタック型マルチチップパッケージ、その組立方法及び絶縁フィルム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees