TW530408B - Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof - Google Patents
Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof Download PDFInfo
- Publication number
- TW530408B TW530408B TW090126948A TW90126948A TW530408B TW 530408 B TW530408 B TW 530408B TW 090126948 A TW090126948 A TW 090126948A TW 90126948 A TW90126948 A TW 90126948A TW 530408 B TW530408 B TW 530408B
- Authority
- TW
- Taiwan
- Prior art keywords
- base
- region
- layer
- patent application
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims 2
- 244000025254 Cannabis sativa Species 0.000 claims 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 claims 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 claims 1
- 235000009120 camo Nutrition 0.000 claims 1
- 235000005607 chanvre indien Nutrition 0.000 claims 1
- 239000006185 dispersion Substances 0.000 claims 1
- 239000011487 hemp Substances 0.000 claims 1
- 238000005191 phase separation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 54
- 238000009413 insulation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000004913 activation Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- WHUUTDBJXJRKMK-VKHMYHEASA-N L-glutamic acid Chemical compound OC(=O)[C@@H](N)CCC(O)=O WHUUTDBJXJRKMK-VKHMYHEASA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum copper silicon Chemical compound 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229930195712 glutamate Natural products 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
530408
本發明涉及一藉主道胁社诚办 ,, 種平導體積體電3^，4^4^、》- 在半導體基片上實現古 。 尤，、涉及一種適用 1 號 901jg948 五、發明說明（1) 發明領域 結構。 貫現同在、度早片積體的橫向電晶體基片的 背景技術 晶片=路而在同-個半導體積體 公知的。"樣電π這樣-個結構是 =_型電晶體構成的，並且控制電；？：；電晶體是由 Β曰體構成的，橫向Ρηρ型電晶體以I疋由杈向ρηρ型電 較低的功率工作。圖1人和1Β給出了’、早期二η型電晶體相比 體電路（功率積體電路）中所使用在這些半導體積 構的例子。也就是說，早、只° ρηΡ型電晶體結 體基片1，在半導冑Α 拼' I ρηρ型電晶體包含半導 卞等篮基片1上所形成的η刑馇 , β 在半導體基片的整個表面 1第一埋入層22， 第-埋入層22，在第一基極3 :離層4的底部觸及到 P型的第一射極6和一個p型的第一集表面上所形成的一個 層内部和表面上所形成的一個n型’以及在第一隔離 這樣構造的橫向Ρηρ型電晶體在上基極接觸層9。按照 個場絕緣薄膜86。並且，通過場絕面上還進一步包括一 第一射極引線11，連接引線12，以，4骐86上的接觸孔將 -射極6,第-集極7以一2基基極引線14與第 现钱觸層9連接起來。連
2002.11.27.004 530408 _ 案號 90126948 五、發明說明（2) 年
B 修正 接引線1 2作為第一集極引線並且和具有很高的最大工作電 壓的縱向npn型電晶體的基極相連，在圖1A和圖1B中省略 了對縱向npn型電晶體的說明。 發明概要 在上述的早期半導體積體電路中，在製程中利用具有 相同磊晶層來構造橫向pnp型電晶體的第一基極33和高電 壓的縱向npn型電晶體的漂移區（集極）是很方便的，相 同的磊晶層是指具有相同的厚度和相同的雜質濃度。因為 由圖1A中的弟二射極^第二基極和弟二集極所組成的縱向 η ρ η型電晶體位於圖1 A橫截面平面的背面，省略了對縱向 npn型電晶體的說明。在這種情況下，橫向pnp型電晶體的 第一基極33的雜質濃度和縱向npn型電晶體的漂移區的雜 質濃度必須設置相對較低的值，因為縱向η ρ η型電晶體工 作需要更高的最大工作電壓。因此為了消除在射極和集極 之間發生”空乏層擊穿現象"，使橫向pnp型.電晶體的基極 寬度ffb相對較寬是很必要的，這樣可以維持橫向pnp型電 晶體的射極和集極之間較高的崩潰電壓（breakdown voltage) °
然而，當橫向pnp型電晶體的基極寬度Wb增加時，電 流增益得到減小而使電性能降低。另外，增加了橫向pnp 型電晶體所占的面積並導致半導體元件單晶片積體度的不 希望的降低。
第5頁 2002.1L 27. 005 530408 案號 90126948 年月曰 修正 五、發明說明（3)
有鑑於這些情況，本發明的一個目的就是提出了一種 橫向電晶體，一種半導體積體電路以及其製造方法。這種 製造方法通過減少基極寬度Wb來獲得第一和第二主電極間 的所要求的高崩潰電壓。如果橫向電晶體是橫向雙極型電 晶體B JT，那麼”第一主電極區π是指雙極型電晶體（BJT ) 的射極和集極中的一個，’’第二主電極區”是指射極和集 極中，未被指定為π第一主電極區’’的另外一個。例如，如 果第一主電極區是射極，那麼第二主電極區是集極。在第 一和第二主電極區之間，由基極所控制的主電流流動以便 在第一和第二主電極區之間形成電流通路。 本發明的另外一個目的是提出了一個橫向電晶體，一 種半導體積體電路以及其製造方法，可以減少橫向電晶體 所佔用的面積來提高單晶片上元件的積體度（integration degree)。 本發明的另外一個目的是提出了一個橫向電晶體，一 種半導體積體電路以及其製造方法，能夠提高積體橫向電 晶體的電流增益。 本發明的另外一個不同目的是提出了 一個橫向電晶 體，一種半導體積體電路以及其製造方法，與早期的橫向 電晶體的製造方法或者半導體積體電路相比可以通過一個
第6頁 2002.11.27. 006 530408 案號90126948 年月日 修正 五、發明說明（4) 簡單的加工過程形成一個高度積體的橫向電晶體並且由此 實現相當大成本的降低。 述 上a) 現C 實： 了含 為包 體 晶 第 的 明 發 本 的 片 基 體 導 半 的 型 電 導一 第 個 電位 向 橫(b 於； 在 徵 特 個 一極 第基 於勻 位均 }於 (C位 ;d 層 C 入； 埋極 的基 型勻 電均 導的 二型 第電 的導 上二 片第 基的 體上 導層 半入 於埋 層層第 離入的 隔埋型 的到電 型及導 電觸一 導以第 二可的 第至上 的以面 内出表 伸| 面上} 3 口 f 表H C 上^及 的f卩 極極； 基 基—區 勻iil 勻句極 均y電 從位主 層 二 離e)第 隔C和 電區 主極 一 電 第主 了一 圍第 包從 極度 基濃 度質 特_ 的有 型具 電極 導基 二度 第梯 的·， 内面 極側 基和 勻部 均底 於區 位極 佈 分， 雜裏 摻這 的。 小極 減基 區為 極作 電合 主組 二的 第極 向基 裏 這 導一 第 度： ^¾ 口導 # 二 極 U第 基” 勻和 均JH- ^¾ 型 η 是 型 電 導一 第 當 〇 ，然 說亦 是之 就反 也且 。並 型， 電型 b i j導 彼二 是 ”第 型時 根據本發明的第一個特徵，同早斯的橫向電晶體相 比，相對的增加橫向電晶體的梯度基極上的雜質濃度是可 能的。因此，如果橫向電晶體是橫向雙極型電晶體BJT， 通過使梯度基極的Wb寬度比早期的橫向電晶體較薄而可以 得到射極與集極間（B V c e 〇)所希望的高崩潰電壓。當梯度 基極的寬度Wb減小時，橫向電晶體所佔用的面積減少，這 樣半導體積體電路的單晶片（on-chip)積體度可以被提
第7頁 2002.11.27.007 530408 案號 90126948 年 月 曰 修正 五、發明說明（5) 高。除了減少梯度基極的的寬度Wb之外，從第一主電極區 到第二主電極區雜質濃度的逐漸減小實現了 一個最佳的内 建漂移電場。因此，被注入到梯度基極的載子的傳送效率 被增加了，這樣可以獲得基極傳送時間的降低。因此橫向 電晶體的電流增益被提高了。 本 體積體 發明的 電路，. 的半導體基片 第一埋入層； 勻基極 d 層，第一隔離 第一埋入層； 導電型 内的第 部和側 主電極 組合作 的第一 二導電 面，梯 區減小 為橫向 第二個特徵在於一個包括橫向電晶體的半導 該橫向電晶體包括：（a ) —個第一導電型 ;(b)位於半導體基片上的第二導電型的 (c)位於第一埋入層上的第二導電型的均 位於均勻基極内的第二導電型的第一隔離 層從均勻基極的上表面伸出以至可以觸及到 (e)位於均勻基極内部和上表面上的第一 和第二主電極區，以及（f )位於均勻基極 型的梯度基極，它包圍了第一主電極區的底 度基極具有雜質濃度從第一主電;極區向第二 的摻雜分佈。這裏，均勻基極和梯度基極的 電晶體的第一基極。 ♦ 根據本發明的第二個特徵，同早期的橫向電晶體相比 基極的寬度變得更窄，同時保持集極和射極間的所要求的 較高的崩潰電壓是可以獲得的。另外，根據第二個特徵， 通過減少橫向電晶體所占的面積可以提高半導體積體電路 的單晶片積體度。另外，根據第二個特徵，積體的橫向電
第8頁 2002.11.27. 008 530408
案號 9012694R 五、發明說明（6) 晶體的電流增益被提高了。 本發明的第三個特徵在於製造半導體積體電路的 =括卞（a)選擇性的在第一導電型的半導體基片上形去 第=導電型的第一擴散區；（b)增長第一擴散區上的^ 二導電型的磊晶層以使第一擴散區形成第一埋入層；第 (C)選擇性的從磊晶層的上表面擴散 子:…⑷二導電型的第一隔離層，這樣二雜離質層展 底邛可以觸及到第一埋入層；（d)選擇性的從磊晶層的 上表面擴散第二導電型的雜質原子以至形成第二導電的 梯度基極，梯度基極的橫向位置與第一隔離層的橫向彳立的 相分離並且梯度基極的縱向位置與第一埋入層的縱向仅置 相分離，梯度基極具有一個摻雜分佈以至雜質濃度從梯复 基極的中間區域向週邊區域減小；（e )在梯度基極内部变 和上表面上形成第一導電型的第一主電極區；以及（fj 在蠢晶層的内部和上表面上形成第一導電型的第二主電極 區，以至在第一和第二主電極區之間夾入梯度基極。 根據本發明的第三個特徵，通過形成第一主電極區所需的 熱處理使得在第一主電極區的形成之前的梯度基極的擴 散，比第一主電極區的邊緣來得更深。因此，梯度基極鄰 接於並環繞第一主電極區。通過利用相同擴散窗的擴散自 動對準（diffusion self-alignment (DSA))方法而形 成梯度基極和第一主電極區是可能的。因此，從第一主電 極區的邊緣部分橫向延伸的梯度基極擴展寬度在兩個方向
530408 案號 90126948 年月曰 修正 五、發明說明（7) 上都相等並且使摻雜分佈的變化率在兩個方向上都相等。 當梯度基極在平面圖上形成環形圍繞第一主電極區時，環 狀的梯度基極的寬度是一定的。因此，同早期的製造半導 體積體電路的方法相比，通過一種簡單的加工處理可以得 到帶有橫向電晶體的高積體電路的結構，這樣實現了相當 大的成本降低。π擴散窗”可以是在氧化矽中提供的窗口， 用於預沈積（氣相擴散），或用於離子注入。 本發明的其他的和進一步的目的以及特徵在將結合附 圖而對實施例的說明的理解基礎上變得顯而易見或者在附 上的權利要求中說明，並且這裏沒有涉及的各種優點對於 本發明所屬領域的普通技術人員來說在實踐中是可以被發 現的。 具體實施方式 結合附圖對本發明的各種實施例作詳細描:述。值得注 意的是在所有的附圖中相同的或者相似的部分和單元使用 相同的或者相似的參考數字，並且相同的或者相似的部分 和單元的說明將省略或者簡化。通常並且因為對半導體積 體電路的描繪是慣例的，各種附圖中一個圖相對另外一個 或給定圖的内部都未按比例製圖，尤其是層的厚度是為便 於讀圖而隨意晝的。在下面的描述中會提出諸如具體的材 料，處理過程以及設備這樣的細節以便全面的理解本發 明。然而，很顯然對於本領域的技術人員來說在沒有這些
第10頁 2002.11.27.010 530408 案號 90126948 曰 修正 五、發明說明（8) 細節描述的情況下本發明也是可以實施的。在其他的情況 下，為了使本發明避免產生不必要的混淆，眾所周知的材 料，處理過程以及設備都沒有詳細提出。 根據基片的平面表面來定義諸如π ο η π，π ο ν e r "， n under"以及M above”這樣的前置詞，而不管基片實際所保 持的方向。即使是層與層之間存在插入層，仍說一層在另 外一層之上。明白附圖中的指示符π +π表示相對強的雜 質，指示符"-"表示相對弱的雜質。在上述結構中，正如 所理解的，術語"射極”和”集極”在不修改結構本身的情況 下是可以互換的。 (半導體積體電路） 如圖2 Α和2Β所示，根據本發明實施例中的半導體積體 電路是一個功率積體電路，其中由縱向npn型電晶體Q2構 成的功率電晶體和由橫向pnp型電晶體Q1構成的控制功率 電晶體的控制電晶體熔合在半導體基片上。如圖2A所示， 橫向pnp型電晶體（雙極型電晶體）Q1·的集極與縱向npn型 電晶體（雙極型電晶體）Q2的基極相連。另外，橫向pnp 型電晶體Q1的集極通過第一負載Ru與電源線Vcc相連。並 且縱向npn型電晶體Q2的集極通過第二負載Rl2與電源線Vcc 相連。 圖2B給出了與圖2A的等效電路相對應的平面圖。功率
第11頁 2002.11.27.011 530408 案號 90126948 年 月 曰 修正 五、發明說明（9) 電晶體Q 2具有很高的最大工作電壓操作性能和很高的最大 工作電流操作性能的大功率操作性能。控制電晶體Q1工作 時具有相對低的功率。功率電晶體Q2和控制電晶體Q 1片整 合在同一個半導體基片上。 如圖2B和2C所示，橫向pnp型電晶體Q1包括p型（第一 導電型）半導體基片1，位於半導體基片1上的大量摻雜η 型（第二導電型）的第一埋入層22，位於第一埋入層22和 半導體基片1上面的輕微摻雜η型的均勻基極3 1，位於均勻 基極3 1内部的大量摻雜Ρ型的第一隔離層4，位於均勻基極 31内部和上表面上的大量摻雜ρ型的第一射極（第一主電 極區）6和大量摻雜ρ型的第一集極（第二主電極區）7， 位於均勻基極3 1内的η型梯度基極5，以及位於第一隔離層 4的内部和上表面上的大量摻雜η型的第一基極接觸層9。 第一隔離層4從均勻基極3 1的上表面伸出以至可以觸及到 第一埋入層2 2。梯度基極5包圍了第一主電極區6的底部和 側面。均勻基極3 1和梯度基極5的組合作為橫向電晶體Q1 的第一基極。 4 矽（S i )基片可以被使用作為半導體基片1。被構造 為將橫向pnp型電晶體Q1與其他的半導體单元相隔離的隔 離區單元49，環繞著橫向pnp型電晶體Q1。隔離區單元49 是由覆蓋在所形成的溝渠隔離單元表面的溝渠表面絕緣薄 膜9 2構成，以便觸及到半導體基片1和在溝渠隔離單元上
第12頁 2002.11.27.012 530408 案號90126948 年月日 修正 五、發明說明（10) 所形成的埋入絕緣薄膜9 1。 在橫向pnp型電晶體Q1的上表面上形成了場絕緣薄膜 8 6。通過形成在場絕緣薄膜8 6上的接觸孔，第一射極引線 1 1，連接引線1 2以及第一基極引線1 4分別與第一射極6， 第一集極7以及第一接觸層9相連。連接引線1 2作為第一集 極引線並和縱向η ρ η型電晶體Q 2的第二基極接觸層相連。 第一射極引線1 1，連接引線1 2和第一基極引線1 4是由鋁合 金薄膜構成的。作為鋁合金薄膜，可以使用如鋁矽，鋁銅 矽薄膜等。 圖 如 P 於 位 3 片 2 基層 體入 導埋 半二 型第 ,ρ的 括1型 包 η 2 隹 Q _ 體摻 晶量 電大 型的 n h p J η 1 向片 縱基 ’體 示導 所半 2D型 的 區 極 電 主 三 第 為 作 丨的 雜型 惨 η J〆’ 旦里u >摻 V一里 L6大 上 1J的 3 片2 基層 體入 導理 位區 ，移 }漂 分的 部型 第 於 2 第 的成 上形 面所 表上 上面 和表 部上 内和 3 4 層 隔 二極 第基 移 層及 d 2漂 入觸泠 二可心 半二 和第 3 ty, 2ί« 2 3 區 部電 内主 的四 35第 極C 基極 二射 第一一 在第 ，的 5 封 3 5 η 雜 摻 量 大 第第 在的 及型 以η —J ii 雜 59摻 量 大 的 成 形 所 面 的 Λ Ρ上 隹 口 掺部 量内 大的 Π3 _ 4 6 7 3層 β 离 區隔 極二 層 觸 接 極 基 體 晶 電 型 絕 面 表 渠 溝 Γ 向是 縱49 〇元 44單 層區 觸離 接隔 極， 集繞 二環 Λ 9 J 04其 元L 卓及 區2 離膜 高 U薄 i緣 向區 橫移 於漂 似和 類31 ，極 的基 成勻 構均 91於 膜位 薄49 緣元 絕單 入區 埋離 的隔 成。 形Q1 體 晶 電 型 之 縱 在
第13頁 2002.11.27.013 530408
向npn型電晶體Q2的上表面，形成了類似於橫向 體Q 1的場絕緣薄膜8 6。第二射極引線4 2，連接引叩型電晶 ，集極引線41分別與第二射極3 6，第二基極接 $ 1 2和第 第二集極接觸層44相連。連接引線12從橫向pn 9 39以及 Q1的第一集極7引出。射極引線42，連接引線 電晶體 集極引線4 1都是由鋁合金薄臈構成的。、、M及第二 ,在按照本發明的實施例的半導體積體電路中，/ 梯度基極5包圍了鄰接的橫向pnp型電晶體…的 形成的 極6。如圖4所示，介於第一主電極區（第一射極弟〜射 二主電極區（第一集極）7之間的梯度基極5的摻和第 /質濃度（載子濃度）從第一主電極區6向第二"主刀佈是 =減小。在圖4H弟度基極5的載子濃度（ 〜區7 ^者橫向方向從5x 1〇16 cnr3減小到i χ 1〇15 cnr3。度） 雜質濃度1 X 1〇15 cnr3對應均勻基極31的雜質濃度。 的 由於為包圍鄰接的第一射極6而形成的梯度基極5，橫 pp型電晶體Q1中梯度基極5的最大雜質濃度相對于均 的雜質濃度被增加了。其結果是，‘與早期的橫向pnp" 隹電晶體相比基極寬度Wb減小了 ，這樣便獲得了所希望的 木$和射極之間的高崩潰電壓（BVceo )。另外，在依照 ^發明實施例的半導體積體電路中，可以減小基極寬度 、b胃以便減小橫向pnp型電晶體所占的面積。其結果是， 半導體積體電路的單晶片的（〇n_chip)積體度被提高了。 另外’除了小型化基極寬度Wb的幾何優點之外，梯度基極
530408
5的雜質濃度是從第一射極6向 的分佈提供了一個能加速基極 場。因此，可以實現注入到第 的增加以及基極傳送時間的減 第一集極7逐漸減小，這樣 内載子傳送的最佳内建漂移 一基極3的载子的傳送效率 小，最終實現電流增益的提 (製造方法） 明實施例的半導 下面，參考附圖3至附圖7對根據本發 體積體電路的製造方法進行說明。 & (a)首先，士口圖3A所示，準備一個由p型矽製作的半 導體基片1，並通過熱氧化在半導體基片的主表面上形成 厚度為30 0至6 0 0nm的氧化矽薄膜81，如圖3β所示。其後， 氧化矽薄膜8 1通過微影術被刻繪，然後擴散窗被打開以形 成第一和第二η型埋入層，如圖3C所示。對於離子注入技 術用氧化矽薄膜8 1作為遮罩，^型雜質離子(例如，s] p+ ) 被注入。之後，通過活化退火熱處理（activati〇n annealing)形成第一埋入層的n+擴散區2i，如圖3D所示。 同時，通過活化退火熱處理，形成第二埋入層的n+擴散 區。這裏，在圖3D中沒有給出第二埋入層，因為它位於紙 的平面的背面。 (b)下一步’去除氧化石夕薄膜Μ，在以擴散層21上 生長相對南電阻率的厚度為^从^到50 //m的η型磊晶層
第15頁 2002.11.27.015 530408 案號 90126948 五、發明說明（13) 34 修正 Ω 如圖3 E所示。例如，^型磊晶層3 4的電阻率可為〇 · 1 k • cm到ik Ω · cm。在相對高電阻率的磊晶層34和半導體 二片1之間的介面上形成第一埋入層22。第一埋入層22在 延生長的過程中通過自動摻雜和在n +擴散層21中向上擴 型雜質來向上伸長。第一埋入層22之上的相對高電阻 ^的蠢晶層34作為橫向pnp型電晶體Q1的均勻基極31。另 _ =面，在紙的背面，在相對高電阻率的磊晶層34和半導 體基片丨之間的介面上也形成第二埋入層。形成在第二牛埋¥ 入層23上的相對高電阻率的磊晶層34 體Q2的漂移區32。 電日日 34(31 8 2。氧 刻蝕法 所刻繪 3F所示 膜82具 遮罩82 開直到 環繞著 蠢晶層 在去除 化熱處 C)緊接者，通過熱氧化在相對高電阻率的磊$戶 ，32^上形成厚度從5〇〇nm到…的氧化矽薄：曰 化矽薄膜8 2通過諸如活性離子蝕刻（R * 被選擇…刻，活性離子靡 的 的…作為㈣遮罩。在去除抗飯模夂= ’形成氧化矽薄膜82所構成的蝕刻遮； 有用作隔離單元的溝渠結構的窗口 $ = ，通過rie方法或者另外的方法將隔離層d t導體基片1的一部分暴露出來。隔離層單元“ “的上表面向半導體基片的方向被挖且工的 氧化矽溥膜8 2之後，通過對隔離層單元 理lOOnm至5 0 0nm形成溝渠表面的絕緣薄臈μ :另
第16頁 2002.11.27.016 530408 ----案號90126948_年月 日 倐，下_ 五、發明說明〇4) 外’諸如半絕緣多晶石夕薄膜這樣的絕緣薄膜g 1通過C V ρ方 法而沈積在溝渠表面隔離薄膜92上，以至隔離層單元？！填 滿了埋入的絕緣薄膜9 1，如圖3 G所示。 (d )接下來’溝渠表面絕緣薄膜9 2和被埋入的絕緣 薄膜9 1通過平面化被完全的埋入到隔離層單元7丨内直到相 對南電阻率的蠢晶層34暴露出來，這樣完成了隔離區單
元，如圖3H所示。平面化的過程可以通過化學機械拋光 (CMP )的方法來執行。此後，在相對高電阻率的磊晶層 34 (均勻基極31 )的上表面上重新形成厚度大約為3〇〇_ 到6 0 0 nm的作為場氧化薄膜的氧化矽薄膜8 6，如圖3 I所 示。並且氧化矽薄膜86通過微影術技術和RIE方法被刻繪 以限疋與第-和第二隔離層相對應的擴 ηΛ 雜質 Λ子,注入並且此後活化退火熱處理和擴散退火 4”、处理H ^在惰性氣體環境下完成以完成第一隔離區 4，如圖3J所不。因兔筮一
指例如氮氣（N2) ?ΓΓΑ表不，出：這裏’惰性… 氣體中可包含微量氧氣^ r f乱礼（He )。這些惰性 中就包括含有微量氧體)。。在本發明t 惰性氣體” (e)緊接著，在 後，利用微影術技來氣化膜86的表面旋塗了抗蝕膜5 1之 窗，射極將被安排J妖抗蝕膜5 1的一個區域上開一個擴散 ;抗蝕膜51的下面，如圖3K所示。另
530408 修正 曰 案號 90126948 五、發明說明（15) ^ ’ 1 ^蝕膜51作為蝕刻遮罩通過RIE方法或其他方法使 Π夕溥膜86被刻繪，這樣相對高電阻率 被暴露出來。利用抗姓膜51和氧化。 性的Ϊ ί ί 如31Ρ+這樣的η型雜質離子將被選擇 = 所示。在去除抗㈣51之後，新… 联被方疋塗亚且利用微影街的姑私结 且在-個區域上開=上部被覆蓋並 個區梂Μ ^ ^ ^ *二擴月文固弟一基極將被安排位於這 。。s 、下面。作為第二基極所處位置 面，以至不能在圖中給出。利用抗蚀膜作為=罩氏的； 二夕薄膜8 6被姓刻以暴露漂移區3 2的表面:、：遮：膜氧 氧化矽薄膜86作為注入膜，諸如11β j用抗蝕膜和 將被選擇性的注入。在去除抗=Vp型雜質離子 ，完成所注入的…和11β+的活化退以：性：體周圍 型梯度基極5形成了，如圖3L所示。同時’、、 ：疋η ηρη電晶體Q2的區域，ρ型第二基通’在形成的縱向 形成了。（第二基極35沒有在圖3L^活：退火熱處理 平面的背面）。 °出’因為它位於紙 (f)另外，新的抗姓膜52旋塗在轰^ 一 且通過微影術技術分別在第一射極，—/薄膜8 6上並 極接觸層所處的區域打開窗口 ，如:極以及第二基 極接觸層所處的區域沒有在圖中給出，I。對於第二基 的背面。另外，利用抗姓膜52作為# J它位於紙平面 法或者盆#古、、:t鈣儿a 避罩’通過R I Ε方 乂言具他方法乳化矽溥膜86選擇性 〜彳皮蝕刻，以至相對
I 1^· 2002.11.27.018 第18頁 530408
尚電阻率的磊晶層34的表面的一部分被暴露出來。利用具 有® 口的抗蝕膜52作為注入遮罩，p型雜質離子（例如， 1 1 B +)被選擇性的注入。 (g)緊接著’去除抗蝕膜52，一個新的抗蝕膜旋塗 在整個表面上。用這個新的抗蝕膜，第一射極6的上部，
第一集極7以及第一基極接觸層39都被覆蓋了。在安排有 第一基極接觸層，第二射極以及第二集極接觸層的區域上 打開擴散窗。安排的第二射極和第二集極的區域在圖中沒 有給出，因為它們位於紙的背面。第一基極接觸層的窗口 位於第一隔離層4所處位置的背面。η型雜質離子（例如， 7 5 A s+)被選擇性的注入。此後，去除抗蝕膜，在惰性氣 體環境下進行活化退火熱處理。其結果是，第一射極6，
第一集極7和第一基極接觸層9形成了 ，如圖3N所示。同 時，活化退火熱處理也形成了第二基極接觸層，第二射極 3 6以及第二集極接觸層44。這時，梯度基極5先前的深度 比第一射極6的邊緣部分的深度更加深了。其結果是，環 繞著第一射極6的梯度基極5形成了。也就是說，使用同一 個擴散遮罩通過DSA方法自動對準，形成了梯度基極5和第 /射極6。從圖3 N中的第一射極的邊緣伸展的梯度基極5的 擴展寬度在左右方向上都相等。在各個方向上的雜質分佈 的變化率都是相等的。在垂直於紙面平面的相對兩個方 向，梯度基極5的擴展寬度也是相等的。另外，根據本發 明的實施例，擴散深度被控制使通過橫向擴散梯度基極的
C V D (化學氣相沉殿法）的方法將被動遮罩（p a s s i v e f丨1 m) 沈積在第一射極引線11 ’第一基極引線1 4，連接引線1 2， 第二射極引線4 2以及第二集極引線4 1上，圖中未給出，被 動遮罩的厚度大約為600nm至目的是防化學損害
第20頁 2002.11.27. 020 530408 _______案號 90126948_± 五、發明說明（18) 曰 修正
以及防止水分的侵入，並且雜質在第一射極引線1 1，第— 基極引線14，連接引線12，第二射極引線42及由CVD方法 形成的第二射極引線1 2，被壓成薄片，雖並未在圖上顯 示。氧化矽薄膜，磷矽酸鹽玻璃薄膜（PSG )，硼碟；ς夕酸 鹽破璃薄膜（BPSG)，氮化矽薄膜（Sid4薄膜），或者""其 他的複合膜，以及甚至聚亞胺（poly i mi de)薄膜都可以用" 作被動遮罩。
根據本發明實施例的製造半導體積體電路的方法，# ㈤开> 成的梯度基極5比第一射極6擴散的更加深了，以至舍 圍了鄰接的第一射極6。梯度基極5和第一射極6利用同一巳 1固擴散遮罩通過DSA方法而形成自動對準。其結果是， •射極6的邊緣擴展的梯度基極的延伸寬度^左右方 m並且雜質分佈的變化率也在左右方向上都相等。^ 了相=的本高的^ 其他的實施例 在不超出本發明的 員做出各種修改是
在接受了本發明所公開的内容後， 範圍的情況下，對於這個領域的技術人 可能的。 第二
530408 案號 90126948 Λ_η 曰 修正 五、發明說明 型可以是 膜9 2和埋 構，它也 積體電路 注入邏輯 省略。另 二埋入層 導體基片 分別形成 述實施例 化鎵，磷 (19) ρ型。雖然描述了包括槽型（trench)表面絕緣薄 入絕緣薄膜9 1的隔離區單元4 9是電介質隔離結 可以是結絕緣結構（J I )。本發明不但用於功率 還可以用於小信號的邏輯積體電路。與諸如積體 (I I L)電路這樣的電路佈局相應的隔離單元可以 外，與電路的積體結構相關，第一埋入層2 2和第 2 3既可按通常狀況一起又可分別形成在同一個半 上。第一隔離層4及第二隔離層43以共同或各自 的方式，長在同一塊半導體基片1上。另外，上 描述的是使用矽基片的情況，同時，碳化矽，砷 化銦或者其他的半導體材料當然都可以使用。 這樣，本發明當然包括各種實施例、修改和在上面沒 有提到的類似修改。因此，本發明的範圍將在下列權利要 求中限定。
第22頁 2002.11.27.022 530408 案號 90126948 年 月 曰 修正 圖式簡單說明 圖1 A是早期具有橫向pnp型電晶體的半導體積體電路 的橫斷面視圖； 圖1B是與早期具有橫向pnp型電晶體的半導體積體電 路相對應的平面圖； 圖2 A是根據本發明的實施例的部分半導體積體電路的 等效電路； 圖2B是與圖2A所示的半導體積體電路相對應的半導體 積體電路的平.面圖， 圖2C是圖2B中沿A-A線所做出的橫斷面視圖； 圖2D是圖2B中沿B-B線所做出的橫斷面視圖； 圖3A-3P根據本發明的實施例說明用來表示半導體積 體電路的製造方法的流程的橫斷面視圖； 圖4說明在橫向pnp型電晶體中沿著橫向方向的載子濃 度 C 圖 號編號說明 1 半導 體 基 片 3 第一 基 極 4 第一 隔 離 層 5 梯度 基 極 6 第一 射 極 7 第一 集 極 9 基極 接 觸 層 11 第一 射 極 引線
第23頁 2002.11.27.023 530408 案號 90126948 曰 修正 圖式簡單說明 12 連 接 引 線 21 n + 擴 散 區 22 第 一 埋 入 層 23 第 二 埋 入 層 31 均 勻 基 極 3 2 、、西 /示 移 33 第 一 基 極 34 η型.磊晶層 36 第 二 射 極 39 第 二 基 極 接 觸 41 第 二 集 極 引 線 42 第 二 射 極 引 線 43 第 --- 隔 離 層 49 隔 離 區 單 元 51 抗 膜 52 抗 膜
第24頁 2002.11.27.024
Claims (1)
- 530408 案號 90126948 A_L· 曰 修正 六、申請專利範圍 5. 如申請專利範圍第4項所述的橫向電晶體，進一步還包 括：一個與上述基極接觸層相接觸的基極引線。 6. —種包含橫向電晶體的半導體積體電路，橫向電晶體包 括·· 第 導電型半導體基片； 上述半導體基片上的 上述第一埋入層上的 位於上述均 一隔離層從上述 位於 位於 勻基極上的第 均勻基極的上 第二導電型的第一埋入層； 第二導電型的均勻基極； 二導電型的第一隔離層，第 表面伸展以便可以觸及到上 區；以及 勻基極内的第 底部和側面， 二主電極區減 基極和上述梯 極 ° 了第一主 一主電極 勻基極内部和上表面上的第一導電型的第 述埋入層； 位於上述均 一和第二主電極 位於上述均 電極區 區向第 其中，上述均勻 電晶體的第一基 二導電型的梯度基極，包圍 梯度基極具有雜質濃度從第 小的摻雜分佈， 度基極的組合作為上述橫向 7.如申請專利範圍第6項所述的半導體積體電路，進一步 包括一個縱向電晶體，縱向電晶體包括： 位於上述半導體基片上的第二導電型的第二埋入層： 第二埋入層作為上述縱向電晶體的第三主電極區的一部第26頁 2002.11.27.026 530408 案號 90126948 年月曰 修正 六、申請專利範圍 分； 位於上述第二埋入層上的第二導電型的漂移區； 位於上述漂移區内的第一導電型的第二基極； 位於上述第二基極内的第二導電型的第四主電極區。 8. 如申請專利範圍第7項所述的半導體積體電路，進一步 包括：一個將上述第二主電極區和第二基極連接起來的連 接引線。 9. 如申請專利範圍第7項所述的半導體積體電路，進一步 包括一個位於上述均勻基極和上述漂移區之間的隔離區單 元。 10. 如申請專利範圍第7項所述的半導體積體電路，其中， 上述第二主電極區形成環形形狀，這樣的結構使上述第二 主電極區環繞著上述梯度基極。 11. 如申請專利範圍第1 0項所述的半導♦體積體電路，其 中，上述第二主電極區形成矩形環狀。 12. 如申請專利範圍第7項所述的半導體積體電路，進一步 還包括位於上述第一隔離層的上表面的第一基極接觸層。 13. 如申請專利範圍第12項所述的半導體積體電路，進一第27頁 2002.1L 27. 027 530408 _案號90126948_年月曰 修正_ 六、申請專利範圍 步還包括一個與上述第一基極接觸層相接觸的第一基極引 線0 括 包 法 方 的 路 電 體 積 體 導 半 造 製 種 片 基 體 導 半 的 型 電 導 1 第 在 導二 第 成 形 的 性 擇 選 使 至 以 層 晶 磊 的 型 導 二 第 的 上 區 散 ;擴 區一 散第 擴述 一上 第長 的生 型 ^¾ 子 原 質 雜 型 電 導二 第 散 •，擴 層面 入表 埋上 一的 第層 為晶 成磊 區從 散的 擴性 一擇 第選 述 上 0— 層 隔 1 第 的 述 上 榡 這； ， 層 層入 離埋 隔一 一第 第述 的上 型到 電及 導觸 二以 第可 成部 形底 以的 散 擴， 面極 表基 上度 的梯 層的 晶型 石麻電 述導 上二 從第 的成 性形 擇至 選以 子 原 質 雜 型 電 導二 第 向 橫 的 極 基 度 梯 的極向 極基域 基度區 度梯間 梯，中 且離的 並分極 離相基 分置度 相位梯 置向從 位縱度 向的濃 橫層質 的入雜 層埋至 離一以 隔第佈 一述分 第上雜 述與摻 上置個 與位一 置向有 位縱具 第 的 型 電 導 - 第 成 形 上 面 表 上 和 部 内 極 基 •，度 d 特 減述 域上 區在 邊 週 型 電 導 1 第 述 上 成 形 上 面 表 上 和 部 内 的 及層 以晶 •，磊 區述 極上 電在 主 夾 間 之 區 極 電 主二 第 和 一 第 述 上 在 至 以 區 極。 電極 主基 二度 第梯 的入 方 的 路 電 體 積 導 半 造 製 述 所 項 4 IX 第 圍 範 利 專 請 申 如第28頁 2002.11.27. 028 530408 _案號90126948_年月日 修正_ 六、申請專利範圍 法，進一步包括··在上述蠢晶層生長之前在上述半導體基 片上選擇性的形成第二導電型的第二擴散區，第二擴散區 的橫向位置與上述第一擴散區的橫向位置相分離，其中上 述磊晶層的生長使第二擴散區成為第二埋入層，第二埋入 層作為第三主電極區的一部分。 16. 如申請專利範圍第15項所述製造半導體積體電路的方 法，進一步包括在磊晶層中的第二埋入層之上形成第一導 電型的第二基極。 17. 如申請專利範圍第16項所述製造半導體積體電路的方 法，進一步包括在第二基極内部和上表面形成第二導電型 的第四主電極區。 18. 如申請專利範圍第14項所述的製造半導體積體電路的 方法，進一步包括在上述蠢晶層的上表面上形成氧化石夕薄 膜，其中雜質原子通過在上述氧化矽薄膜上所形成的同一 個擴散窗被注入，以形成上述的梯度基極和上述第一主電 極區。 19. 如申請專利範圍第14項所述製造半導體積體電路的方 法，在選擇性的擴散雜質原子以形成上述的梯度基極和在 梯度基極領域的内部和上表面上形成上述第一主電極區的 過程包括：第29頁 2002.11.27. 029 530408 _案號90126948_年月日 修正_ 六、申請專利範圍 在磊晶層的上表面上形成上述的氧化矽薄膜； 在氧化矽薄膜上形成擴散窗； 通過擴散窗注入第二導電型的雜質原子的雜質離子； 退火熱處理半導體基片以便形成梯度基極直到達到梯 度基極的擴散深度的中間值； 通過擴散窗注入第一導電型的雜質原子的雜質離子； 退火熱處理半導體基片以便形成第一主電極區並且驅 使梯度基極擴散至比擴散深度的中間值更深。第30頁 2002.11.27.030
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128187A JP2002324846A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW530408B true TW530408B (en) | 2003-05-01 |
Family
ID=18976929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090126948A TW530408B (en) | 2001-04-25 | 2001-10-30 | Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6737722B2 (zh) |
| EP (1) | EP1253645A3 (zh) |
| JP (1) | JP2002324846A (zh) |
| KR (1) | KR20020083107A (zh) |
| CN (1) | CN1172377C (zh) |
| TW (1) | TW530408B (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1220312A1 (en) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well |
| US6943426B2 (en) * | 2002-08-14 | 2005-09-13 | Advanced Analogic Technologies, Inc. | Complementary analog bipolar transistors with trench-constrained isolation diffusion |
| US7825488B2 (en) | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
| JP2004247545A (ja) * | 2003-02-14 | 2004-09-02 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| TWI282127B (en) * | 2003-08-20 | 2007-06-01 | Sanken Electric Co Ltd | Semiconductor element |
| US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| JP2005243943A (ja) * | 2004-02-26 | 2005-09-08 | Denso Corp | バイポーラトランジスタ |
| US20060049464A1 (en) | 2004-09-03 | 2006-03-09 | Rao G R Mohan | Semiconductor devices with graded dopant regions |
| KR100615711B1 (ko) * | 2005-01-25 | 2006-08-25 | 삼성전자주식회사 | 필름 벌크 어쿠스틱 공진기를 이용한 대역 필터 및 그제조방법. |
| JP5109235B2 (ja) * | 2005-04-27 | 2012-12-26 | 株式会社日立製作所 | 半導体装置 |
| US7221036B1 (en) * | 2005-05-16 | 2007-05-22 | National Semiconductor Corporation | BJT with ESD self protection |
| JP2007180243A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007180242A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| TWI475594B (zh) * | 2008-05-19 | 2015-03-01 | Entegris Inc | 靜電夾頭 |
| JP5255942B2 (ja) * | 2008-07-31 | 2013-08-07 | 新電元工業株式会社 | 半導体装置の製造方法 |
| KR101010439B1 (ko) * | 2008-11-05 | 2011-01-21 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US8861170B2 (en) | 2009-05-15 | 2014-10-14 | Entegris, Inc. | Electrostatic chuck with photo-patternable soft protrusion contact surface |
| JP5507118B2 (ja) * | 2009-05-20 | 2014-05-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| WO2011149918A2 (en) * | 2010-05-28 | 2011-12-01 | Entegris, Inc. | High surface resistivity electrostatic chuck |
| TWI567982B (zh) * | 2013-09-30 | 2017-01-21 | 天鈺科技股份有限公司 | 三極體 |
| TWI559528B (zh) * | 2013-09-30 | 2016-11-21 | 天鈺科技股份有限公司 | 三極體 |
| CN104518012B (zh) * | 2013-09-30 | 2017-12-12 | 天钰科技股份有限公司 | 三极管 |
| CN104518011B (zh) * | 2013-09-30 | 2018-01-16 | 天钰科技股份有限公司 | 三极管 |
| US9825157B1 (en) * | 2016-06-29 | 2017-11-21 | Globalfoundries Inc. | Heterojunction bipolar transistor with stress component |
| GB2561391B (en) * | 2017-04-13 | 2020-03-11 | Raytheon Systems Ltd | Silicon carbide transistor with UV Sensitivity |
| GB2561388B (en) | 2017-04-13 | 2019-11-06 | Raytheon Systems Ltd | Silicon carbide integrated circuit |
| GB2561390B (en) | 2017-04-13 | 2020-03-11 | Raytheon Systems Ltd | Silicon carbide transistor |
| US10811497B2 (en) | 2018-04-17 | 2020-10-20 | Silanna Asia Pte Ltd | Tiled lateral BJT |
| US10700187B2 (en) | 2018-05-30 | 2020-06-30 | Silanna Asia Pte Ltd | Tiled lateral thyristor |
| US11217718B2 (en) | 2019-02-11 | 2022-01-04 | Allegro Microsystems, Llc | Photodetector with a buried layer |
| US11296247B2 (en) * | 2019-02-11 | 2022-04-05 | Allegro Microsystems, Llc | Photodetector with a buried layer |
| CN111969052A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 一种具有多沟槽的双极结型晶体管 |
| CN112687736B (zh) * | 2020-12-05 | 2024-01-19 | 西安翔腾微电子科技有限公司 | 一种用于esd保护的基区变掺杂晶体管 |
| CN112993015B (zh) * | 2021-02-26 | 2023-02-07 | 西安微电子技术研究所 | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4110125A (en) * | 1977-03-03 | 1978-08-29 | International Business Machines Corporation | Method for fabricating semiconductor devices |
| US4149906A (en) * | 1977-04-29 | 1979-04-17 | International Business Machines Corporation | Process for fabrication of merged transistor logic (MTL) cells |
| US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| CA1116309A (en) * | 1977-11-30 | 1982-01-12 | David L. Bergeron | Structure and process for optimizing the characteristics of i.sup.2l devices |
| US4196440A (en) * | 1978-05-25 | 1980-04-01 | International Business Machines Corporation | Lateral PNP or NPN with a high gain |
| JPS5522875A (en) | 1978-08-08 | 1980-02-18 | Mitsubishi Electric Corp | Manufacturing method of semiconductor integrated circuit device with lateral transistor |
| JPS5660049A (en) | 1980-10-20 | 1981-05-23 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| EP0435541A3 (en) * | 1989-12-26 | 1991-07-31 | Motorola Inc. | Semiconductor device having internal current limit overvoltage protection |
| JPH0574790A (ja) | 1991-09-12 | 1993-03-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| IT1252623B (it) * | 1991-12-05 | 1995-06-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore comprendente almeno un transistor di potenza e almeno un circuito di comando, con circuito di isolamento dinamico,integrati in maniera monolitica nella stessa piastrina |
| JPH05166820A (ja) * | 1991-12-13 | 1993-07-02 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5326710A (en) * | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
| EP0646965B1 (en) * | 1993-09-17 | 1999-01-07 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | An integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration |
| JPH07235546A (ja) * | 1994-02-23 | 1995-09-05 | Oki Electric Ind Co Ltd | ラテラルトランジスタ |
| EP0709890B1 (en) * | 1994-10-27 | 1999-09-08 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Driving circuit for electronic semiconductor devices including at least a power transistor |
| JPH09275154A (ja) | 1996-04-03 | 1997-10-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0932203B1 (en) * | 1997-12-31 | 2009-02-18 | STMicroelectronics S.r.l. | Method and circuit for improving the performances of an ESD protection on semiconductor circuit structures |
| KR100479883B1 (ko) * | 1998-01-24 | 2005-06-08 | 페어차일드코리아반도체 주식회사 | 상보형 바이폴라 트랜지스터의 제조 방법 |
| JP2000031160A (ja) | 1998-07-15 | 2000-01-28 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000183306A (ja) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | 半導体記憶装置 |
| US6225181B1 (en) * | 1999-04-19 | 2001-05-01 | National Semiconductor Corp. | Trench isolated bipolar transistor structure integrated with CMOS technology |
-
2001
- 2001-04-25 JP JP2001128187A patent/JP2002324846A/ja active Pending
- 2001-10-26 EP EP01125651A patent/EP1253645A3/en not_active Withdrawn
- 2001-10-26 US US10/014,949 patent/US6737722B2/en not_active Expired - Lifetime
- 2001-10-30 TW TW090126948A patent/TW530408B/zh not_active IP Right Cessation
- 2001-11-09 CN CNB011347562A patent/CN1172377C/zh not_active Expired - Fee Related
- 2001-11-15 KR KR1020010070984A patent/KR20020083107A/ko not_active Application Discontinuation
-
2004
- 2004-03-22 US US10/805,822 patent/US7135364B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1381900A (zh) | 2002-11-27 |
| EP1253645A2 (en) | 2002-10-30 |
| CN1172377C (zh) | 2004-10-20 |
| JP2002324846A (ja) | 2002-11-08 |
| US7135364B2 (en) | 2006-11-14 |
| US20020158270A1 (en) | 2002-10-31 |
| EP1253645A3 (en) | 2004-10-06 |
| US6737722B2 (en) | 2004-05-18 |
| KR20020083107A (ko) | 2002-11-01 |
| US20040173875A1 (en) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW530408B (en) | Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof | |
| US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
| JP6524666B2 (ja) | 半導体装置 | |
| JP2689047B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| TW200845381A (en) | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices | |
| US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
| KR100683099B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP2002170955A (ja) | 半導体装置およびその製造方法 | |
| JPS62277745A (ja) | 半導体集積回路 | |
| US4573256A (en) | Method for making a high performance transistor integrated circuit | |
| WO2003028076A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur ayant une couche tampon composite | |
| TW201108397A (en) | Electronic device including a well region | |
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| JP2001044399A (ja) | 半導体装置の製造方法 | |
| US7109567B2 (en) | Semiconductor device and method of manufacturing such device | |
| TWI250640B (en) | Bipolar junction transistors and methods of manufacturing the same | |
| JP7363336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| CN112563324A (zh) | 一种高频双极晶体管制备方法 | |
| JPS63293938A (ja) | 半導体集積回路装置 | |
| JP2004103715A (ja) | 半導体装置 | |
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JPH03203333A (ja) | 半導体装置及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |