TWI559528B - 三極體 - Google Patents

三極體 Download PDF

Info

Publication number
TWI559528B
TWI559528B TW102135238A TW102135238A TWI559528B TW I559528 B TWI559528 B TW I559528B TW 102135238 A TW102135238 A TW 102135238A TW 102135238 A TW102135238 A TW 102135238A TW I559528 B TWI559528 B TW I559528B
Authority
TW
Taiwan
Prior art keywords
type
region
triode
metal lead
doped region
Prior art date
Application number
TW102135238A
Other languages
English (en)
Other versions
TW201513338A (zh
Inventor
鄭志男
Original Assignee
天鈺科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 天鈺科技股份有限公司 filed Critical 天鈺科技股份有限公司
Priority to TW102135238A priority Critical patent/TWI559528B/zh
Priority to US14/497,778 priority patent/US9276060B2/en
Publication of TW201513338A publication Critical patent/TW201513338A/zh
Application granted granted Critical
Publication of TWI559528B publication Critical patent/TWI559528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

三極體
本發明涉及一種三極體。
隨著科技之發展，電子產品種類越來越多。而三極體由於其具有電流放大作用，常常作為電子產品中的電流放大器件而被廣泛使用。然而，目前三極體在製做的時候容易產生寄生的三極體，比如，在製做一PNP三極體的時候則會生成一寄生PNP三極體及一寄生NPN三極體。寄生NPN三極體之射極和集極之間容易產生漏電流，從而造成對該PNP三極體的損壞。
以下將以實施例說明本發明之半導體器件。
一種三極體，包括：第一類型基底；一第二類型阱區；一第一類型輕摻雜區域；一第二類型高摻雜區域；一第一類型高摻雜區域；該第一類型高摻雜區域、該第二類型高摻雜區域、該第一類型輕 摻雜區域、該第二類型阱區及該第一類型基底依次層疊設置，該第一類型輕摻區域為該三極體之集極區域，該第二類型高摻雜區域為該三極體之基極區域，該第一類型高摻雜區域為該三極體之射極區域，該第二類型阱區與該第二類型高摻雜區域之間形成一導電通道。
與先前技術相較，本發明三極體中第二類型阱區與該第二類型高摻雜區域加載電壓值相同的電壓以使第二類型阱區與該第二類型高摻雜區域不會因為摻雜濃度的比例控制不當而造成第二類型阱區與該第二類型高摻雜區域之間擊穿之現象，從而避免了該三極體的損壞。
30、40、50‧‧‧三極體
31、41、51‧‧‧P型基底
32、42、52‧‧‧深N型阱區
33、43、53‧‧‧P型輕摻雜區域
34、44、54‧‧‧N型高摻雜區域
35、45、55‧‧‧P+型高摻雜區域
37、47、57‧‧‧保護層
371、471、571‧‧‧第一開孔
372、472、572‧‧‧第二開孔
373、473、573‧‧‧第三開孔
374、474、574‧‧‧第四開孔
375、475‧‧‧第五開孔
381、481、581‧‧‧第一金屬引線
382、482、582‧‧‧第二金屬引線
383、483、583‧‧‧第三金屬引線
384、484、584‧‧‧第四金屬引線
385、485‧‧‧第五金屬引線
311、411‧‧‧基底歐姆接觸區
321、421、5211‧‧‧阱區歐姆接觸區
331、431、5311‧‧‧基極歐姆接觸區
341、4411、5411‧‧‧基極歐姆接觸區
351、451、551‧‧‧射極歐姆接觸區
Q1‧‧‧寄生NPN型三極體
Q2‧‧‧寄生PNP型三極體
441、541‧‧‧主體部
442、542‧‧‧聯通部
531‧‧‧第一部分
532‧‧‧第二部分
521‧‧‧第一區域
522‧‧‧第二區域
3842、4842、5842‧‧‧金屬布線
圖1為本發明三極體第一實施例之平面結構示意圖。
圖2為本發明圖1中所示三極體沿II-II線第一實施例的剖面結構示意圖。
圖3為本發明圖1中所示三極體沿II-II線第二實施例的剖面結構示意圖。
圖4為本發明三極體第一實施例之等效電路結構示意圖。
圖5為本發明三極體第二實施例之平面結構示意圖。
圖6為本發明圖5中所示三極體沿VI-VI線第一實施例的剖面結構示意圖。
圖7為本發明圖5中所示三極體沿VI-VI線第二實施例的剖面結構示意圖。
圖8為本發明三極體第三實施例之平面結構示意圖。
圖9為本發明圖8中所示三極體沿IX-IX線第一實施例的剖面結構示意圖。
圖10為本發明圖8中所示三極體沿IX-IX線第二實施例的剖面結構示意圖。
圖11為本發明三極體第三實施例之等效電路結構示意圖。
請一並參閱圖1及圖2，圖1為本發明三極體第一實施例之平面結構示意圖。圖2為本發明圖1中所示三極體沿II-II線第一實施例的剖面結構示意圖。該三極體30包括一P型基底31，一深N型阱區(DeeP N Well,DNW)32，一P型輕摻雜區域33，一N型高摻雜區域34及一P+型高摻雜區域35。本實施方式中，該深N型阱區32係對該P型基底31進行部分N型輕摻雜以形成的N-型的輕摻雜區域深N型阱區32。該P型輕摻雜區域33係對該深N型阱區32進行部分P型輕摻雜從而形成P型輕摻雜區域33。該N型高摻雜區域34係對該P型輕摻雜區域33進行部分N型重摻雜以形成N型高摻雜區域34。該P+型高摻雜區域35係對該N型高摻雜區域34進行部分P型重摻雜以形成該P+型高摻雜區域35。
從圖2所示的剖視圖上來看，該P型基底31、該深N型阱區32、該P型輕摻雜區域33及該N型高摻雜區域34分別呈“凹”字形，且四者依次層疊設置。該P+型高摻雜區域35設置於該N型高摻雜區域34的凹陷處。該P+型高摻雜區域35作為該三極體30之射極區域，該N型高摻雜區域34作為該三極體30之基極區域，該P型輕摻雜區 域33作為該三極體30之集極區域。從圖1所示的平面圖上來看，該P+型高摻雜區域35、該N型高摻雜區域34、該P型輕摻雜區域33、該深N型阱區32及該P型基底31按照上述順序從內到外圍成多個環狀。即，該P+型高摻雜區域35位於該環狀結構的中心，該P型基底31位於該環狀結構的最外面。替代實施方式中，該三極體30之平面結構也可以設計成方環或非環狀等其他形狀。
該三極體30進一步包括一保護層37，該保護層37覆蓋在該P型基底31的表面，以起到對該三極體30的保護作用。在本實施方式中，該保護層37為二氧化矽。在該保護層37上對應該P+型高摻雜區域35開設有第一開孔371，並自該第一開孔371引出第一金屬引線381。該第一金屬引線381用於為該P+型高摻雜區域35提供一射極電壓，該第一金屬引線381作為該三極體30之射極(emitter)。
同樣地，該保護層37對應該N型高摻雜區域34開始有第二開孔372，並自該第二開孔372引出第二金屬引線382。該第二金屬引線382用於為該N型高摻雜區域34提供一基極電壓，該第二金屬引線382作為該三極體30之基極(base)。
該保護層37對應該P型輕摻雜區域33開始有第三開孔373，並自該第三開孔373引出第三金屬引線383。該第三金屬引線383用於為該P型輕摻雜區域33提供一集極電壓，該第三金屬引線383作為該三極體30之集極(collector)。
該保護層37對應該深N型阱區32開設有第四開孔374，並自該第四開孔374引出第四金屬引線384。該第四金屬引線384用於為該深N型阱區32提供一電壓。在本實施方式中，該第四金屬引線384與該第二金屬引線382相連，該深N型阱區32與該N型高摻雜區域34 加載相同的電壓。具體地，可通過在該保護層37的外表面形成金屬布線3842以連接該第二金屬引線382與該第四金屬引線384。該保護層37對應該P型基底31開設有第五開孔375，並自該第五開孔375引出第五金屬引線385。該第五金屬引線385用於為該P型基底31提供一基底電壓。本實施方式中，該第五金屬引線385接地，以使該P型基底31加載0V的基底電壓。
可以理解地，在其他實施方式中，該第二金屬引線382與該第四金屬引線384也可不連接在一起，只需要使該第二金屬引線382與該第四金屬引線384加載相同的電壓即可。
請參閱圖3，其為本發明圖1中所示三極體沿II-II線第二實施例的剖面結構示意圖。與圖2中不同的是，在本實施方式中，該三極體30還包括對該P+型高摻雜區域35進行P型摻雜形成的射極歐姆接觸區351，該射極歐姆接觸區351的摻雜濃度高於該P+型高摻雜區域35的摻雜濃度，以減小該第一金屬引線381與該P+型高摻雜區域35的接觸電阻。同樣地，該三極體30還包括對該N型高摻雜區域34進行N型摻雜形成的基極歐姆接觸區341，該基極歐姆接觸區341的摻雜濃度大於該N型高摻雜區域34的摻雜濃度，以減小該第二金屬引線382與該N型高摻雜區域34的接觸電阻。該三極體30還包括對該P型輕摻雜區域33進行P型摻雜形成的基極歐姆接觸區331，該基極歐姆接觸區331的摻雜濃度大於該P型輕摻雜區域33的摻雜濃度，以減小該第三金屬引線383與該P型輕摻雜區域33的接觸電阻。該三極體30還包括對應該深N型阱區32進行N型摻雜形成的阱區歐姆接觸區321，該阱區歐姆接觸區321的摻雜濃度大於該深N型阱區32的摻雜濃度，以減小該第四金屬引線384與該深 N型阱區32的接觸電阻。該三極體30還包括對該P型基底31進行P型摻雜以形成的基底歐姆接觸區311，該基底歐姆接觸區311的摻雜濃度大於該P型基底31的摻雜濃度，以減小該第五金屬引線385與該P型基底31的接觸電阻。
請參閱圖4，其為本發明圖2或圖3所示的三極體的等效電路結構示意圖。依據圖2或圖3所示的三極體30之結構，可以看出，在垂直方向上，該P+型高摻雜區域35、該N型高摻雜區域34及該P型輕摻雜區域33形成該三極體30。本實施方式中，該三極體30為NPN型三極體。同時，在垂直方向上同時形成一寄生NPN型三極體Q1及一寄生PNP型三極體Q2。
具體地，該N型高摻雜區域34、該P型輕摻雜區域33及該深N型阱區32三者之間形成該寄生NPN型三極體Q1。其中，該N型高摻雜區域34定義該寄生NPN型三極體Q1之射極區域，該P型輕摻雜區域33定義該寄生NPN型三極體Q1之基極區域，該深N型阱區32定義該寄生NPN型三極體Q1之集極區域。相應地，第二金屬引線382為該寄生NPN型三極體Q1之射極，該第三金屬引線383為該寄生NPN型三極體Q1之基極，該第四金屬引線384為該寄生NPN型三極體Q1之集極。
該P型輕摻雜區域33、該深N型阱區32及該P型基底31三者之間形成該寄生PNP型三極體Q2。其中，該P型輕摻雜區域33對應該寄生PNP型三極體Q2之射極區域，該深N型阱區32對應該寄生PNP型三極體Q2之基極區域，該P型基底31對應該寄生PNP型三極體Q2之集電區域。相應地，該第三金屬引線383為該寄生PNP型三極體Q2之射極，該第四金屬引線384為該寄生PNP型三極體Q2之基極，該第 五金屬引線385為該寄生PNP型三極體Q2之集極。在本發明中，該寄生PNP型三極體Q2的基極進一步與該寄生NPN型三極體Q1的射極電連接。
本發明藉由將該第二金屬引線382與該第四金屬引線384加載相同的電壓，使該深N型阱區32與該N型高摻雜區域34加載的電壓值相等，從而避免了該寄生NPN型三極體Q1之射極和該寄生PNP型三極體Q2之基極之間導通，即避免了因摻雜濃度差異較大而造成的該深N型阱區32與該N型高摻雜區域34及設置在該深N型阱區32與該N型高摻雜區域34之間的該P型輕摻雜區域33的擊穿。
請參閱圖5至圖6，圖5為本發明三極體第二實施例之平面結構示意圖。圖6為本發明圖5中所示三極體沿VI-VI線第一實施例的剖面結構示意圖。該三極體40包括一P型基底41，一深N型阱區42，一P型輕摻雜區域43，一N型高摻雜區域44及一P+型高摻雜區域45。其中，該N型高摻雜區域44包括一主體部441和一聯通部442。該聯通部442位於該P型輕摻雜區域43內，將該P型輕摻雜區域43分割，且該聯通部442聯通該深N型阱區42及該主體部441。從圖6所示的剖面圖上來看，該P型輕摻雜區域43及該聯通部442形成一個“凹”字形，該P型基底41，該深N型阱區42及該N型高摻雜區域44分別形成一個“凹”字，且該P型基底41，該深N型阱區42、該P型輕摻雜區域43及該聯通部442形成一個“凹”字，及該N型高摻雜區域44形成的四個“凹”字四者依次層疊設置。
在本實施方式中，該深N型阱區42係對該P型基底41進行部分N型輕摻雜以形成的N-型的輕摻雜區域之深N型阱區42。該P型輕摻雜區域43係對該深N型阱區42進行部分P型輕摻雜從而形成P型輕摻 雜區域43。該N型高摻雜區域44係對該P型輕摻雜區域43進行部分N型重摻雜以形成N型高摻雜區域44。該P+型高摻雜區域45係對該N型高摻雜區域44進行部分P型重摻雜以形成該P+型高摻雜區域45。
該三極體40進一步包括一保護層47，該保護層47覆蓋在該P型基底41的表面，以起到對該三極體40的保護作用。在本實施方式中，該保護層47為二氧化矽。在該保護層47上對應該P+型高摻雜區域45開設第一開孔471，並自該第一開孔471引出第一金屬引線481，該第一金屬引線481用於為該P+型高摻雜區域45提供一射極電壓，該第一金屬引線481作為該三極體40之射極。
同樣地，該保護層47對應該N型高摻雜區域44開設有第二開孔472，並自該第二開孔472引出第二金屬引線482。該第二金屬引線482用於為該N型高摻雜區域44提供一基極電壓，該第二金屬引線482作為該三極體40之基極。
該保護層47對應該P型輕摻雜區域43開設有第三開孔473，並自該第三開孔473引出第三金屬引線483。該第三金屬引線483用於為該P型輕摻雜區域43提供一集極電壓，該第三金屬引線483作為該三極體40之集極。
該保護層47對應該深N型阱區42開設有第四開孔474，並自該第四開孔474引出第四金屬引線484。該第四金屬引線484用於為該深N型阱區42提供一電壓。
在本實施方式中，該第四金屬引線484與該第二金屬引線482相連，此時，該深N型阱區42與該N型高摻雜區域44加載相同的電壓。 具體地，可通過在該保護層47的外表面形成金屬布線4842以連接該第二金屬引線482與該第四金屬引線484。在一變更實施方式中，該第二金屬引線482與該第四金屬引線484不連接在一起，只需要使該第二金屬引線482與該第四金屬引線484加載相同的電壓即可。在另一變更實施方式中，該保護層47上不包括該第四開孔474，該三極體40不包括該第四金屬引線484，即，該三極體40僅藉由該聯通部442使得該主體部441和該深N型阱區42之間形成一個導電通道即可。
該保護層47對應該P型基底41開設有第五開孔475，並自該第五開孔475引出第五金屬引線485。該第五金屬引線485用於為該P型基底41提供一基底電壓。該第五金屬引線485接地，以使該P型基底41加載0V的基底電壓。
可以理解地，該聯通部442可以在該深N型阱區42上形成整層的P型輕摻雜區域43後再於整層的P型輕摻雜區域43上摻雜一定的濃度的N型粒子以形成該聯通部442，以使該主體部441、該聯通部442及該深N型阱區42之間形成一個導電通道。優選地，該聯通部442的摻雜濃度大於該深N型阱區42的摻雜濃度小於該主體部441的摻雜濃度。
圖7為本發明圖5中所示三極體沿VI-VI線第二實施例的剖面結構示意圖。在本實施方式中，該三極體40還包括對該P+型高摻雜區域45進行P型摻雜形成的射極歐姆接觸區451，該射極歐姆接觸區451的摻雜濃度高於該P+型高摻雜區域45的摻雜濃度，以減小該第一金屬引線481與該P+型高摻雜區域45的接觸電阻。
同樣地，該三極體40還包括對該N型高摻雜區域44的該主體部441 進行N型摻雜形成的基極歐姆接觸區4411，該基極歐姆接觸區4411的摻雜濃度大於該N型高摻雜區域44之主體部441的摻雜濃度，以減小該第二金屬引線482與該N型高摻雜區域之主體部441的接觸電阻。
該三極體40還包括對該P型輕摻雜區域43進行P型摻雜形成的基極歐姆接觸區431，該基極歐姆接觸區431的摻雜濃度大於該P型輕摻雜區域43的摻雜濃度，以減小該第三金屬引線483與該P型輕摻雜區域43的接觸電阻。
該三極體40還包括對應該深N型阱區42進行N型摻雜形成的阱區歐姆接觸區421，該阱區歐姆接觸區421的摻雜濃度大於該深N型阱區42的摻雜濃度，以減小該第四金屬引線484與該深N型阱區42的接觸電阻。
該三極體40還包括對該P型基底41進行P型摻雜以形成的基底歐姆接觸區411，該基底歐姆接觸區411的摻雜濃度大於該P型基底41的摻雜濃度，以減小該第五金屬引線485與該P型基底41的接觸電阻。
本發明三極體40的等效電路結構示意圖和圖4中三極體30第一實施例的等效電路結構示意圖一樣，在此不再贅述。
請參閱圖8、圖9和圖11，圖8為本發明三極體第三實施例之平面結構示意圖。圖9為本發明圖8中所示三極體沿IX-IX線第一實施例的剖面結構示意圖。圖11為本發明三極體第三實施例之等效電路結構示意圖。該三極體50包括一P型基底51，一深N型阱區52，一P型輕摻雜區域53，一N型高摻雜區域54及一P+型高摻雜區域55 。
在本實施方式中，該N型高摻雜區域54包括主體部541和聯通部542。該聯通部542位於該P型輕摻雜區域53內將該P型輕摻雜區域53分割開，且該聯通部542聯通該深N型阱區52和該主體部541。該P型輕摻雜區域53及該聯通部542形成一個“凹”字形。從剖視圖上來看，該P型基底51，該深N型阱區52，該P型輕摻雜區域53及該聯通部542形成一個“凹”字，該及該主體部541形成四個“凹”字形，且四者依次層疊設置。
該P型輕摻雜區域53包括第一部分531和第二部分532。該P型輕摻雜區域53的第二部分532位於該聯通部542和該第一部分531之間，該第一部分531的摻雜濃度大於該第二部分532的摻雜濃度。以減小該三極體50之集極區域與該基極區域的接觸電阻。
該深N型阱區52包括第一區域521及第二區域522。該深N型阱區52的第一區域521、該P型輕摻雜區域53及該聯通部542設置於該深N型阱區52的第二區域522上。該深N型阱區52的第一區域521鄰近該第一部分531的外側設置。該深N型阱區52的第一區域521的摻雜濃度小於該深N型阱區52的第二區域522的摻雜濃度。
在本實施方式中，該深N型阱區52係對該P型基底51進行部分N型輕摻雜以形成的N-型的輕摻雜區域深N型阱區52。該P型輕摻雜區域53係對該深N型阱區42進行部分P型輕摻雜從而形成P型輕摻雜區域53。該N型高摻雜區域54係對該P型輕摻雜區域53進行部分N型重摻雜以形成N型高摻雜區域54。該P+型高摻雜區域55係對該N型高摻雜區域54進行部分P型重摻雜以形成該P+型高摻雜區域55。
該三極體50進一步包括一保護層57，該保護層57覆蓋在該P型基底51的表面，以起到對該三極體50的保護作用。在本實施方式中，該保護層57為二氧化矽。
在該保護層57上對應該P+型高摻雜區域55開設第一開孔571，並自該第一開孔571引出第一金屬引線581，該第一金屬引線581用於為該P+型高摻雜區域55提供一射極電壓，該第一金屬引線581作為該三極體50之射極。
同樣地，該保護層57對應該N型高摻雜區域54之主體部541上開設有第二開孔572，並自該第二開孔572引出第二金屬引線582。該第二金屬引線582用於為該N型高摻雜區域54之主體部541提供一基極電壓，該第二金屬引線582作為該三極體50之基極。
該保護層57對應該P型輕摻雜區域53之第一部分531開設有第三開孔573，並自該第三開孔573引出第三金屬引線583。該第三金屬引線583用於為該P型輕摻雜區域53之第一部分531提供一集極電壓，該第三金屬引線583作為該三極體50之集極。
該保護層57對應該深N型阱區52開設有第四開孔574，並自該第四開孔574引出第四金屬引線584。該第四金屬引線584用於為該深N型阱區52提供一電壓。
在本實施方式中，該第四金屬引線584與該第二金屬引線582相連，且該聯通部542使得該主體部541和該深N型阱區52之間形成一個導電通道。此時，該深N型阱區52與該N型高摻雜區域54加載相同的電壓。在一變更實施方式中，該第二金屬引線582與該第四金屬引線584不連接在一起，只需要使該第二金屬引線582與該第 四金屬引線584加載相同的電壓即可。在另一實施方式中，該保護層57上不包括該第四開孔574，該三極體50也不包括該第四金屬引線584，即，該三極體50僅藉由該聯通部542使得該主體部541和該深N型阱區52之間形成一個導電通道。
該聯通部542可以在該深N型阱區52形成整層的P型輕摻雜區域53後再於整層的P型輕摻雜區域53上摻雜一定的濃度的N型粒子以形成該聯通部542，以使該主體部541、該聯通部542及該深N型阱區52之間形成一個導電通道即可。優選地，該聯通部542的摻雜濃度大於該深N型阱區52的摻雜濃度小於該主體部541的摻雜濃度。
請參閱圖10，其為本發明圖8中所示三極體沿IX-IX線第二實施例的剖面結構示意圖。與圖9不同的是，在本實施方式中，該三極體50還包括對該P+型高摻雜區域55進行P型摻雜形成的射極歐姆接觸區551，該射極歐姆接觸區551的摻雜濃度高於該P+型高摻雜區域55的摻雜濃度，以減小該第一金屬引線581與該P+型高摻雜區域55的接觸電阻。同樣地，該三極體50還包括對該N型高摻雜區域54的該主體部541進行N型摻雜形成的基極歐姆接觸區5411，該基極歐姆接觸區5411的摻雜濃度大於該N型高摻雜區域54之主體部541的摻雜濃度，以減小該第二金屬引線582與該N型高摻雜區域之主體部541的接觸電阻。該三極體50還包括對該P型輕摻雜區域53之第一部分531進行P型摻雜形成的基極歐姆接觸區5311，該基極歐姆接觸區5311的摻雜濃度大於該P型輕摻雜區域53之第一部分531的摻雜濃度，以減小該第三金屬引線583與該P型輕摻雜區域53之第一部分531的接觸電阻。該三極體50還包括對應該深N型阱區52之第一區域521進行N型摻雜以形成的阱區歐姆接觸 區5211，該阱區歐姆接觸區5211的摻雜濃度大於該深N型阱區52之第一區域521的摻雜濃度，以減小該第四金屬引線584與該深N型阱區52之第一區域521的接觸電阻。
在本實施方式中，該三極體50的等效電路結構示意圖和該三極體40的等效電路結構示意圖基本相同，其區別在於本實施方式中該三極體50中之寄生PNP型三極體Q2之集極沒有接地，而是懸空的。
當然，本發明所介紹之三極體30、40、50可也採用N型基底，其他之半導體結構則將其類型反轉一下即可，也就是說，P型半導體結構變為N型半導體結構，N型半導體結構變為P型半導體結構。相應地，摻雜類型也反轉一下，即，N型摻雜變為P型摻雜，P型摻雜變為N型摻雜。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
30‧‧‧三極體
31‧‧‧P型基底
32‧‧‧深N型阱區
33‧‧‧P型輕摻雜區域
34‧‧‧N型高摻雜區域
35‧‧‧P+型高摻雜區域
37‧‧‧保護層
371‧‧‧第一開孔
372‧‧‧第二開孔
373‧‧‧第三開孔
374‧‧‧第四開孔
375‧‧‧第五開孔
381‧‧‧第一金屬引線
382‧‧‧第二金屬引線
383‧‧‧第三金屬引線
384‧‧‧第四金屬引線
385‧‧‧第五金屬引線

Claims (12)

  1. 一種三極體，包括：第一類型基底；一第二類型阱區；一第一類型輕摻雜區域；一第二類型高摻雜區域；一第一類型高摻雜區域；該第一類型高摻雜區域、該第二類型高摻雜區域、該第一類型輕摻雜區域、該第二類型阱區及該第一類型基底依次層疊設置，該第一類型輕摻區域為該三極體之集極區域，該第二類型高摻雜區域為該三極體之基極區域，該第一類型高摻雜區域為該三極體之射極區域，該第二類型阱區與該第二類型高摻雜區域之間形成一導電通道，該第二類型高摻雜區域包括主體部及聯通部，且該聯通部作為該導電通道聯通並電連接該第二類型阱區及該主體部。
  2. 如請求項1所述的三極體，其中，該第一類型輕摻雜區域包括第一部分及第二部分，該第二部分位於該聯通部及該第一部分之間，該第一部分的摻雜濃度大於該第二部分的摻雜濃度。
  3. 如請求項1所述的三極體，其中，該第二類型阱區包括第一區域及第二區域，該第一區域、該第一類型輕摻雜區域及該聯通部設置於該第二區域上，該第一區域鄰近該第一部分的外側設置，該第一區域的摻雜濃度小於該第二區域的摻雜濃度。
  4. 如請求項1所述的三極體，其中，該第二類型阱區與該第二類型高摻雜區域被施加相同的電壓。
  5. 如請求項4所述的三極體，其中，三極體還包括自該第一類型高摻雜區域引出第一金屬引線，自第二類型高摻雜區域引出第二金屬引線，自該第一類型輕摻雜區域引出第三金屬引線，及自該第二類型阱區引出第四金屬引線；其中，該第一金屬引線為該三極體之射極，該第一類型高摻雜區域透過該第一金屬引線加載射極電壓；該第二金屬引線為該三極體之基極，該第二類型高摻雜區域透過該第二金屬引線加載基極電壓；該第三金屬引線為該三極體之集極，該第一類型輕摻雜區域透過該第三金屬引線加載集極電壓，該第二類型阱區透過該第四金屬引線加載與該第二類型高摻雜區域上加載的電壓相同的電壓。
  6. 如請求項5所述的三極體，其中，該第二金屬引線與該第四金屬引線通過金屬布線電連接。
  7. 如請求項5所述的三極體，其中，該三極體的表面覆蓋有絕緣層，其中該絕緣層分別對應該第一類型高摻雜區域開設第一開孔、對應該第二類型高摻雜區域開設第二開孔、對應該第一類型輕摻雜區域開設第三開孔及對該第二類型阱區開設第四開孔，該三極體分別自該第一開孔引出該第一金屬引線，自該第二開孔引出該第二金屬引線，自該第三開孔引出該第三金屬引線，自該第四開孔引出該第四金屬引線。
  8. 如請求項7所述的三極體，其中，該保護層還包括對應該第一類型基底開始的第五開孔，該三極體自該第五開孔引出第五金屬引線，該第五金屬引線接地。
  9. 如請求項7所述的三極體，其中，該保護層為二氧化矽。
  10. 如請求項7所述的三極體，其中，該三極體還包括對該第一類型高摻雜區域進行第一類型摻雜形成的射極歐姆接觸區，對該第二類型高摻雜區域進行第二類型摻雜形成的基極歐姆接觸區，對該第一類型輕摻雜區域進行第二類型摻雜形成的基極歐姆接觸區，對該第二類型阱區進行第二類 型摻雜形成的阱區歐姆接觸區，該三極體透過該射極歐姆接觸區引出該第一金屬引線，透過該基極歐姆接觸區引出該第二金屬引線，透過該基極歐姆接觸區引出該第三金屬引線，透過該阱區歐姆接觸區引出該第四金屬引線。
  11. 如請求項1所述的三極體，其中，該第一類型為N型，該第二類型為P型。
  12. 如請求項1所述的三極體，其中，該第一類型為P型，該第二類型為N型。
TW102135238A 2013-09-30 2013-09-30 三極體 TWI559528B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102135238A TWI559528B (zh) 2013-09-30 2013-09-30 三極體
US14/497,778 US9276060B2 (en) 2013-09-30 2014-09-26 Triode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102135238A TWI559528B (zh) 2013-09-30 2013-09-30 三極體

Publications (2)

Publication Number Publication Date
TW201513338A TW201513338A (zh) 2015-04-01
TWI559528B true TWI559528B (zh) 2016-11-21

Family

ID=52739237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135238A TWI559528B (zh) 2013-09-30 2013-09-30 三極體

Country Status (2)

Country Link
US (1) US9276060B2 (zh)
TW (1) TWI559528B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717241A (en) * 1993-12-09 1998-02-10 Northern Telecom Limited Gate controlled lateral bipolar junction transistor
US20020158270A1 (en) * 2001-04-25 2002-10-31 Makoto Yamamoto Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073992A (ja) * 2011-09-27 2013-04-22 Semiconductor Components Industries Llc 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717241A (en) * 1993-12-09 1998-02-10 Northern Telecom Limited Gate controlled lateral bipolar junction transistor
US20020158270A1 (en) * 2001-04-25 2002-10-31 Makoto Yamamoto Lateral transistor having graded base region, semiconductor integrated circuit and fabrication method thereof

Also Published As

Publication number Publication date
US20150091050A1 (en) 2015-04-02
US9276060B2 (en) 2016-03-01
TW201513338A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US9997510B2 (en) Semiconductor device layout structure
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
US9018705B2 (en) ESD transistor
TWI696257B (zh) 靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
CN103427407A (zh) 静电放电保护装置及电路
TW201640646A (zh) 積體電路的連接墊靜電防護元件
TWI559528B (zh) 三極體
TWI677073B (zh) 雙載子接面電晶體佈局結構
JP5359072B2 (ja) 半導体装置
TWI545719B (zh) 半導體裝置
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
TW201526196A (zh) 用於靜電防護之半導體結構
TWI567982B (zh) 三極體
US9263429B2 (en) Semiconductor device and manufacturing method of the same
US20130328170A1 (en) Semiconductor element, manufacturing method thereof and operating method thereof
CN106486474B (zh) 瞬时电压抑制元件及其制造方法
WO2018121673A1 (zh) 半导体器件
US9190470B2 (en) Semiconductor device which suppresses fluctuations in breakdown voltage
CN104518012A (zh) 三极管
CN107644872B (zh) 半导体结构及其制备方法、带隙基准电路结构、版图结构
CN106206564B (zh) 硅控整流器
CN105810727B (zh) 一种双极型晶体管
KR20120095769A (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
CN104518011A (zh) 三极管
TW201906131A (zh) 具有高靜電防護能力之二極體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees