CN104518012A - 三极管 - Google Patents

三极管 Download PDF

Info

Publication number
CN104518012A
CN104518012A CN201310456663.XA CN201310456663A CN104518012A CN 104518012 A CN104518012 A CN 104518012A CN 201310456663 A CN201310456663 A CN 201310456663A CN 104518012 A CN104518012 A CN 104518012A
Authority
CN
China
Prior art keywords
type
triode
lead wire
metal lead
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310456663.XA
Other languages
English (en)
Other versions
CN104518012B (zh
Inventor
郑志男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUREKA MICROELECTRONICS Inc
Fitipower Integrated Technology Inc
Original Assignee
EUREKA MICROELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUREKA MICROELECTRONICS Inc filed Critical EUREKA MICROELECTRONICS Inc
Priority to CN201310456663.XA priority Critical patent/CN104518012B/zh
Publication of CN104518012A publication Critical patent/CN104518012A/zh
Application granted granted Critical
Publication of CN104518012B publication Critical patent/CN104518012B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种三极管，包括：第一类型衬底；一第二类型阱区；一第一类型轻掺杂区域；一第二类型高掺杂区域；一第一类型高掺杂区域；该第一类型高掺杂区域、该第二类型高掺杂区域、该第一类型轻掺杂区域、该第二类型阱区及该第一类型衬底依次层叠设置，该第一类型轻掺区域为该三极管之集电极区域，该第二类型高掺杂区域为该三极管之基极区域，该第一类型高掺杂区域为该三极管之发射极区域，该第二类型阱区与该第二类型高掺杂区域被施加相同的电压。

Description

三极管
技术领域
本发明涉及一种三极管。
背景技术
随着科技之发展，电子产品种类越来越多。而三极管由于其具有电流放大作用，常常作为电子产品中的电流放大器件而被广泛使用。然而，目前三极管在制做的时候容易产生寄生的三极管，比如，在制做一PNP三极管的时候则会生成一寄生PNP三极管及一寄生NPN三极管。该寄生NPN三极管之发射极和集电极之间容易产生漏电流，从而造成对该PNP三极管的损坏。
发明内容
因此，有必要提供一种不容易损坏的三极管。
一种三极管，包括：
第一类型衬底；
一第二类型阱区；
一第一类型轻掺杂区域；
一第二类型高掺杂区域；
一第一类型高掺杂区域；
该第一类型高掺杂区域、该第二类型高掺杂区域、该第一类型轻掺杂区域、该第二类型阱区及该第一类型衬底依次层叠设置，该第一类型轻掺区域为该三极管之集电极区域，该第二类型高掺杂区域为该三极管之基极区域，该第一类型高掺杂区域为该三极管之发射极区域，该第二类型阱区与该第二类型高掺杂区域被施加相同的电压。
与现有技术相较，本发明三极管中第二类型阱区与该第二类型高掺杂区域被加载相同的电压以使第二类型阱区与该第二类型高掺杂区域不会因为掺杂浓度的比例控制不当而造成第二类型阱区与该第二类型高掺杂区域之间击穿之现象，从而避免了该三极管的损坏。
附图说明
下面结合附图及较佳实施方式对本发明作进一步详细描述。
图1为本发明三极管第一实施例之平面结构示意图。
图2为本发明图1中所示三极管沿II-II线第一实施例的剖面结构示意图。
图3为本发明图1中所示三极管沿II-II线第二实施例的剖面结构示意图。
图4为本发明三极管第一实施例之等效电路结构示意图。
图5为本发明三极管第二实施例之平面结构示意图。
图6为本发明图5中所示三极管沿VI-VI线第一实施例的剖面结构示意图。
图7为本发明图5中所示三极管沿VI-VI线第二实施例的剖面结构示意图。
图8为本发明三极管第三实施例之平面结构示意图。
图9为本发明图8中所示三极管沿IX-IX线第一实施例的剖面结构示意图。
图10为本发明图8中所示三极管沿IX-IX线第二实施例的剖面结构示意图。
图11为本发明三极管第三实施例之等效电路结构示意图。
主要元件符号说明
三极管 30、40、50
P型衬底 31、41、51
深N型阱区 32、42、52
P型轻掺杂区域 33、43、53
N型高掺杂区域 34、44、54
P+型高掺杂区域 35、45、55
保护层 37、47、57
第一开孔 371、471、571
第二开孔 372、472、572
第三开孔 373、473、573
第四开孔 374、474、574
第五开孔 375、475
第一金属引线 381、481、581
第二金属引线 382、482、582
第三金属引线 383、483、583
第四金属引线 384、484、584
第五金属引线 385、485
衬底欧姆接触区 311、411
阱区欧姆接触区 321、421、5211
基极欧姆接触区 331、431、5311
基极欧姆接触区 341、4411、5411
发射极欧姆接触区 351、451、551
寄生NPN型三极管 Q1
寄生PNP型三极管 Q2
主体部 441、541
联通部 442、542
第一部分 531
第二部分 532
第一区域 521
第二区域 522
金属布线 3842、4842、5842
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请一并参阅图1及图2，图1为本发明三极管第一实施例之平面结构示意图。图2为本发明图1中所示三极管沿II-II线第一实施例的剖面结构示意图。该三极管30包括一P型衬底31，一深N型阱区（Deep N Well, DNW）32，一P型轻掺杂区域33，一N型高掺杂区域34及一P+型高掺杂区域35。本实施方式中，该深N型阱区32系对该P型衬底31进行部分N型轻掺杂以形成的N-型的轻掺杂区域深N型阱区32。该P型轻掺杂区域33系对该深N型阱区32进行部分P型轻掺杂从而形成P型轻掺杂区域33。该N型高掺杂区域34系对该P型轻掺杂区域33进行部分N型重掺杂以形成N型高掺杂区域34。该P+型高掺杂区域35系对该N型高掺杂区域34进行部分P型重掺杂以形成该P+型高掺杂区域35。
从图2所示的剖视图上来看，该P型衬底31、该深N型阱区32、该P型轻掺杂区域33及该N型高掺杂区域34分别呈“凹”字形，且四者依次层叠设置。该P+型高掺杂区域35设置于该N型高掺杂区域34的凹陷处。该P+型高掺杂区域35作为该三极管30之发射极区域，该N型高掺杂区域34作为该三极管30之基极区域，该P型轻掺杂区域33作为该三极管30之集电极区域。从图1所示的平面图上来看，该P+型高掺杂区域35、该N型高掺杂区域34、该P型轻掺杂区域33、该深N型阱区32及该P型衬底31按照上述顺序从内到外围成多个环状。即，该P+型高掺杂区域35位于该环状结构的中心，该P型衬底31位于该环状结构的最外面。替代实施方式中，该三极管30之平面结构也可以设计成方环或非环状等其它形状。
该三极管30进一步包括一保护层37，该保护层37覆盖在该P型衬底31的表面，以起到对该三极管30的保护作用。在本实施方式中，该保护层37为二氧化硅。在该保护层37上对应该P+型高掺杂区域35开设有第一开孔371，并自该第一开孔371引出第一金属引线381。该第一金属引线381用于为该P+型高掺杂区域35提供一发射极电压，该第一金属引线381作为该三极管30之发射极（emitter）。
同样地，该保护层37对应该N型高掺杂区域34开始有第二开孔372，并自该第二开孔372引出第二金属引线382。该第二金属引线382用于为该N型高掺杂区域34提供一基极电压，该第二金属引线382作为该三极管30之基极（base）。
该保护层37对应该P型轻掺杂区域33开始有第三开孔373，并自该第三开孔373引出第三金属引线383。该第三金属引线383用于为该P型轻掺杂区域33提供一集电极电压，该第三金属引线383作为该三极管30之集电极（collector）。
该保护层37对应该深N型阱区32开设有第四开孔374，并自该第四开孔374引出第四金属引线384。该第四金属引线384用于为该深N型阱区32提供一电压。在本实施方式中，该第四金属引线384与该第二金属引线382相连，该深N型阱区32与该N型高掺杂区域34加载相同的电压。具体地，可通过在该保护层37的外表面形成金属布线3842以连接该第二金属引线382与该第四金属引线384。该保护层37对应该P型衬底31开设有第五开孔375，并自该第五开孔375引出第五金属引线385。该第五金属引线385用于为该P型衬底31提供一衬底电压。本实施方式中，该第五金属引线385接地，以使该P型衬底31加载0V的衬底电压。
可以理解地，在其它实施方式中，该第二金属引线382与该第四金属引线384也可不连接在一起，只需要使该第二金属引线382与该第四金属引线384加载相同的电压即可。
请参阅图3，其为本发明图1中所示三极管沿II-II线第二实施例的剖面结构示意图。与图2中不同的是，在本实施方式中，该三极管30还包括对该P+型高掺杂区域35进行P型掺杂形成的发射极欧姆接触区351，该发射极欧姆接触区351的掺杂浓度高于该P+型高掺杂区域35的掺杂浓度，以减小该第一金属引线381与该P+型高掺杂区域35的接触电阻。同样地，该三极管30还包括对该N型高掺杂区域34进行N型掺杂形成的基极欧姆接触区341，该基极欧姆接触区341的掺杂浓度大于该N型高掺杂区域34的掺杂浓度，以减小该第二金属引线382与该N型高掺杂区域34的接触电阻。该三极管30还包括对该P型轻掺杂区域33进行P型掺杂形成的基极欧姆接触区331，该基极欧姆接触区331的掺杂浓度大于该P型轻掺杂区域33的掺杂浓度，以减小该第三金属引线383与该P型轻掺杂区域33的接触电阻。该三极管30还包括对应该深N型阱区32进行N型掺杂形成的阱区欧姆接触区321，该阱区欧姆接触区321的掺杂浓度大于该深N型阱区32的掺杂浓度，以减小该第四金属引线384与该深N型阱区32的接触电阻。该三极管30还包括对该P型衬底31进行P型掺杂以形成的衬底欧姆接触区311，该衬底欧姆接触区311的掺杂浓度大于该P型衬底31的掺杂浓度，以减小该第五金属引线385与该P型衬底31的接触电阻。
请参阅图4，其为本发明图2或图3所示的三极管的等效电路结构示意图。依据图2或图3所示的三极管30之结构，可以看出，在垂直方向上，该P+型高掺杂区域35、该N型高掺杂区域34及该P型轻掺杂区域33形成该三极管30。本实施方式中，该三极管30为NPN型三极管。同时，在垂直方向上同时形成一寄生NPN型三极管Q1及一寄生PNP型三极管Q2。
具体地，该N型高掺杂区域34、该P型轻掺杂区域33及该深N型阱区32三者之间形成该寄生NPN型三极管Q1。其中，该N型高掺杂区域34定义该寄生NPN型三极管Q1之发射极区域，该P型轻掺杂区域33定义该寄生NPN型三极管Q1之基极区域，该深N型阱区32定义该寄生NPN型三极管Q1之集电极区域。相应地，第二金属引线382为该寄生NPN型三极管Q1之发射极，该第三金属引线383为该寄生NPN型三极管Q1之基极，该第四金属引线384为该寄生NPN型三极管Q1之集电极。
该P型轻掺杂区域33、该深N型阱区32及该P型衬底31三者之间形成该寄生PNP型三极管Q2。其中，该P型轻掺杂区域33对应该寄生PNP型三极管Q2之发射极区域，该深N型阱区32对应该寄生PNP型三极管Q2之基极区域，该P型衬底31对应该寄生PNP型三极管Q2之集电区域。相应地，该第三金属引线383为该寄生PNP型三极管Q2之发射极，该第四金属引线384为该寄生PNP型三极管Q2之基极，该第五金属引线385为该寄生PNP型三极管Q2之集电极。在本发明中，该寄生PNP型三极管Q2的基极进一步与该寄生NPN型三极管Q1的发射极电连接。
本发明藉由将该第二金属引线382与该第四金属引线384加载相同的电压，使该深N型阱区32与该N型高掺杂区域34加载的电压值相等，从而避免了该寄生NPN型三极管Q1之发射极和该寄生PNP型三极管Q2之基极之间导通，即避免了因掺杂浓度差异较大而造成的该深N型阱区32与该N型高掺杂区域34及设置在该深N型阱区32与该N型高掺杂区域34之间的该P型轻掺杂区域33的击穿。
请参阅图5至图6，图5为本发明三极管第二实施例之平面结构示意图。图6为本发明图5中所示三极管沿VI-VI线第一实施例的剖面结构示意图。该三极管40包括一P型衬底41，一深N型阱区42，一P型轻掺杂区域43，一N型高掺杂区域44及一P+型高掺杂区域45。其中，该N型高掺杂区域44包括一主体部441和一联通部442。该联通部442位于该P型轻掺杂区域43内，将该P型轻掺杂区域43分割，且该联通部442联通该深N型阱区42及该主体部441。从图6所示的剖面图上来看，该P型轻掺杂区域43及该联通部442形成一个“凹”字形，该P型衬底41，该深N型阱区42及该N型高掺杂区域44分别形成一个“凹”字，且该P型衬底41，该深N型阱区42、该P型轻掺杂区域43及该联通部442形成一个“凹”字，及该N型高掺杂区域44形成的四个“凹”字四者依次层叠设置。
在本实施方式中，该深N型阱区42系对该P型衬底41进行部分N型轻掺杂以形成的N-型的轻掺杂区域之深N型阱区42。该P型轻掺杂区域43系对该深N型阱区42进行部分P型轻掺杂从而形成P型轻掺杂区域43。该N型高掺杂区域44系对该P型轻掺杂区域43进行部分N型重掺杂以形成N型高掺杂区域44。该P+型高掺杂区域45系对该N型高掺杂区域44进行部分P型重掺杂以形成该P+型高掺杂区域45。
该三极管40进一步包括一保护层47，该保护层47覆盖在该P型衬底41的表面，以起到对该三极管40的保护作用。在本实施方式中，该保护层47为二氧化硅。在该保护层47上对应该P+型高掺杂区域45开设第一开孔471，并自该第一开孔471引出第一金属引线481，该第一金属引线481用于为该P+型高掺杂区域45提供一发射极电压，该第一金属引线481作为该三极管40之发射极。
同样地，该保护层47对应该N型高掺杂区域44开设有第二开孔472，并自该第二开孔472引出第二金属引线482。该第二金属引线482用于为该N型高掺杂区域44提供一基极电压，该第二金属引线482作为该三极管40之基极。
该保护层47对应该P型轻掺杂区域43开设有第三开孔473，并自该第三开孔473引出第三金属引线483。该第三金属引线483用于为该P型轻掺杂区域43提供一集电极电压，该第三金属引线483作为该三极管40之集电极。
该保护层47对应该深N型阱区42开设有第四开孔474，并自该第四开孔474引出第四金属引线484。该第四金属引线484用于为该深N型阱区42提供一电压。
在本实施方式中，该第四金属引线484与该第二金属引线482相连，此时，该深N型阱区42与该N型高掺杂区域44加载相同的电压。具体地，可通过在该保护层47的外表面形成金属布线4842以连接该第二金属引线482与该第四金属引线484。在一变更实施方式中，该第二金属引线482与该第四金属引线484不连接在一起，只需要使该第二金属引线482与该第四金属引线484加载相同的电压即可。在另一变更实施方式中，该保护层47上不包括该第四开孔474，该三极管40不包括该第四金属引线484，即，该三极管40仅藉由该联通部442使得该主体部441和该深N型阱区42之间形成一个导电通道即可。
该保护层47对应该P型衬底41开设有第五开孔475，并自该第五开孔475引出第五金属引线485。该第五金属引线485用于为该P型衬底41提供一衬底电压。该第五金属引线485接地，以使该P型衬底41加载0V的衬底电压。
可以理解地，该联通部442可以在该深N型阱区42上形成整层的P型轻掺杂区域43后再于整层的P型轻掺杂区域43上掺杂一定的浓度的N型粒子以形成该联通部442，以使该主体部441、该联通部442及该深N型阱区42之间形成一个导电通道。优选地，该联通部442的掺杂浓度大于该深N型阱区42的掺杂浓度小于该主体部441的掺杂浓度。
图7为本发明图5中所示三极管沿VI-VI线第二实施例的剖面结构示意图。在本实施方式中，该三极管40还包括对该P+型高掺杂区域45进行P型掺杂形成的发射极欧姆接触区451，该发射极欧姆接触区451的掺杂浓度高于该P+型高掺杂区域45的掺杂浓度，以减小该第一金属引线481与该P+型高掺杂区域45的接触电阻。
同样地，该三极管40还包括对该N型高掺杂区域44的该主体部441进行N型掺杂形成的基极欧姆接触区4411，该基极欧姆接触区4411的掺杂浓度大于该N型高掺杂区域44之主体部441的掺杂浓度，以减小该第二金属引线482与该N型高掺杂区域之主体部441的接触电阻。
该三极管40还包括对该P型轻掺杂区域43进行P型掺杂形成的基极欧姆接触区431，该基极欧姆接触区431的掺杂浓度大于该P型轻掺杂区域43的掺杂浓度，以减小该第三金属引线483与该P型轻掺杂区域43的接触电阻。
该三极管40还包括对应该深N型阱区42进行N型掺杂形成的阱区欧姆接触区421，该阱区欧姆接触区421的掺杂浓度大于该深N型阱区42的掺杂浓度，以减小该第四金属引线484与该深N型阱区42的接触电阻。
该三极管40还包括对该P型衬底41进行P型掺杂以形成的衬底欧姆接触区411，该衬底欧姆接触区411的掺杂浓度大于该P型衬底41的掺杂浓度，以减小该第五金属引线485与该P型衬底41的接触电阻。
本发明三极管40的等效电路结构示意图和图4中三极管30第一实施例的等效电路结构示意图一样，在此不再赘述。
请参阅图8、图9和图11，图8为本发明三极管第三实施例之平面结构示意图。图9为本发明图8中所示三极管沿IX-IX线第一实施例的剖面结构示意图。图11为本发明三极管第三实施例之等效电路结构示意图。该三极管50包括一P型衬底51，一深N型阱区52，一P型轻掺杂区域53，一N型高掺杂区域54及一P+型高掺杂区域55。
在本实施方式中，该N型高掺杂区域54包括主体部541和联通部542。该联通部542位于该P型轻掺杂区域53内将该P型轻掺杂区域53分割开，且该联通部542联通该深N型阱区52和该主体部541。该P型轻掺杂区域53及该联通部542形成一个“凹”字形。从剖视图上来看，该P型衬底51，该深N型阱区52，该P型轻掺杂区域53及该联通部542形成一个“凹”字，该及该主体部541形成四个“凹”字形，且四者依次层叠设置。
该P型轻掺杂区域53包括第一部分531和第二部分532。该P型轻掺杂区域53的第二部分532位于该联通部542和该第一部分531之间，该第一部分531的掺杂浓度大于该第二部分532的掺杂浓度。以减小该三极管50之集电极区域与该基极区域的接触电阻。
该深N型阱区52包括第一区域521及第二区域522。该深N型阱区52的第一区域521、该P型轻掺杂区域53及该联通部542设置于该深N型阱区52的第二区域522上。该深N型阱区52的第一区域521邻近该第一部分531的外侧设置。该深N型阱区52的第一区域521的掺杂浓度小于该深N型阱区52的第二区域522的掺杂浓度。
在本实施方式中，该深N型阱区52系对该P型衬底51进行部分N型轻掺杂以形成的N-型的轻掺杂区域深N型阱区52。该P型轻掺杂区域53系对该深N型阱区42进行部分P型轻掺杂从而形成P型轻掺杂区域53。该N型高掺杂区域54系对该P型轻掺杂区域53进行部分N型重掺杂以形成N型高掺杂区域54。该P+型高掺杂区域55系对该N型高掺杂区域54进行部分P型重掺杂以形成该P+型高掺杂区域55。
该三极管50进一步包括一保护层57，该保护层57覆盖在该P型衬底51的表面，以起到对该三极管50的保护作用。在本实施方式中，该保护层57为二氧化硅。
在该保护层57上对应该P+型高掺杂区域55开设第一开孔571，并自该第一开孔571引出第一金属引线581，该第一金属引线581用于为该P+型高掺杂区域55提供一发射极电压，该第一金属引线581作为该三极管50之发射极。
同样地，该保护层57对应该N型高掺杂区域54之主体部541上开设有第二开孔572，并自该第二开孔572引出第二金属引线582。该第二金属引线582用于为该N型高掺杂区域54之主体部541提供一基极电压，该第二金属引线582作为该三极管50之基极。
该保护层57对应该P型轻掺杂区域53之第一部分531开设有第三开孔573，并自该第三开孔573引出第三金属引线583。该第三金属引线583用于为该P型轻掺杂区域53之第一部分531提供一集电极电压，该第三金属引线583作为该三极管50之集电极。
该保护层57对应该深N型阱区52开设有第四开孔574，并自该第四开孔574引出第四金属引线584。该第四金属引线584用于为该深N型阱区52提供一电压。
在本实施方式中，该第四金属引线584与该第二金属引线582相连，且该联通部542使得该主体部541和该深N型阱区52之间形成一个导电沟道。此时，该深N型阱区52与该N型高掺杂区域54加载相同的电压。在一变更实施方式中，该第二金属引线582与该第四金属引线584不连接在一起，只需要使该第二金属引线582与该第四金属引线584加载相同的电压即可。在另一实施方式中，该保护层57上不包括该第四开孔574，该三极管50也不包括该第四金属引线584，即，该三极管50仅藉由该联通部542使得该主体部541和该深N型阱区52之间形成一个导电沟道。
该联通部542可以在该深N型阱区52上形成整层的P型轻掺杂区域53后再于整层的P型轻掺杂区域53上掺杂一定的浓度的N型粒子以形成该联通部542，以使该主体部541、该联通部542及该深N型阱区52之间形成一个导电通道即可。优选地，该联通部542的掺杂浓度大于该深N型阱区52的掺杂浓度小于该主体部541的掺杂浓度。
请参阅图10，其为本发明图8中所示三极管沿IX-IX线第二实施例的剖面结构示意图。与图9不同的是，在本实施方式中，该三极管50还包括对该P+型高掺杂区域55进行P型掺杂形成的发射极欧姆接触区551，该发射极欧姆接触区551的掺杂浓度高于该P+型高掺杂区域55的掺杂浓度，以减小该第一金属引线581与该P+型高掺杂区域55的接触电阻。同样地，该三极管50还包括对该N型高掺杂区域54的该主体部541进行N型掺杂形成的基极欧姆接触区5411，该基极欧姆接触区5411的掺杂浓度大于该N型高掺杂区域54之主体部541的掺杂浓度，以减小该第二金属引线582与该N型高掺杂区域之主体部541的接触电阻。该三极管50还包括对该P型轻掺杂区域53之第一部分531进行P型掺杂形成的基极欧姆接触区5311，该基极欧姆接触区5311的掺杂浓度大于该P型轻掺杂区域53之第一部分531的掺杂浓度，以减小该第三金属引线583与该P型轻掺杂区域53之第一部分531的接触电阻。该三极管50还包括对应该深N型阱区52之第一区域521进行N型掺杂以形成的阱区欧姆接触区5211，该阱区欧姆接触区5211的掺杂浓度大于该深N型阱区52之第一区域521的掺杂浓度，以减小该第四金属引线584与该深N型阱区52之第一区域521的接触电阻。
在本实施方式中，该三极管50的等效电路结构示意图和该三极管40的等效电路结构示意图基本相同，其区别在于本实施方式中该三极管50中之寄生PNP型三极管Q2之集电极没有接地，而是悬空的。
当然，本发明所介绍之三极管30、40、50可也采用N型衬底，其它之半导体结构则将其类型反转一下即可，也就是说，P型半导体结构变为N型半导体结构，N型半导体结构变为P型半导体结构。相应地，掺杂类型也反转一下，即，N型掺杂变为P型掺杂，P型掺杂变为N型掺杂。
虽然本发明以优选实施方式揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做各种的变化，这些依据本发明精神所做的变化，都应包含在本发明所要求的保护范围之内。

Claims (13)

1.一种三极管，包括：
第一类型衬底；
一第二类型阱区；
一第一类型轻掺杂区域；
一第二类型高掺杂区域；
一第一类型高掺杂区域；
该第一类型高掺杂区域、该第二类型高掺杂区域、该第一类型轻掺杂区域、该第二类型阱区及该第一类型衬底依次层叠设置，该第一类型轻掺区域为该三极管之集电极区域，该第二类型高掺杂区域为该三极管之基极区域，该第一类型高掺杂区域为该三极管之发射极区域，该第二类型阱区与该第二类型高掺杂区域被施加相同的电压。
2.如权利要求1所述的三极管，其特征在于，该三极管还包括自该第一类型高掺杂区域引出第一金属引线，自该第二类型高掺杂区域引出第二金属引线，自该第一类型轻掺杂区域引出第三金属引线，及自该第二类型阱区引出的第四金属引线；其中，该第一金属引线为该三极管之发射极，该第一类型高掺杂区域透过该第一金属引线加载发射极电压；该第二金属引线为该三极管之基极，该第二类型高掺杂区域透过该第二金属引线加载基极电压；该第三金属引线为该三极管之集电极，该第一类型轻掺杂区域透过该第三金属引线加载集电极电压，该第二类型阱区透过该第四金属引线加载与该第二类型高掺杂区域上加载的电压相同的电压。
3.如权利要求2所述的三极管，其特征在于，该第二金属引线与该第四金属引线透过金属布线电连接。
4.如权利要求2所述的三极管，其特征在于，该三极管的表面覆盖有绝缘层，其该绝缘层分别对应该第一类型高掺杂区域开设第一开孔、对应该第二类型高掺杂区域开设第二开孔、对应该第一类型轻掺杂区域开设第三开孔及对该第二类型阱区开设第四开孔，该三极管分别自该第一开孔引出该第一金属引线，自该第二开孔引出该第二金属引线，自该第三开孔引出该第三金属引线，自该第四开孔引出该第四金属引线。
5.如权利要求4所述的三极管，其特征在于，该保护层还包括对应该第一类型衬底开始的第五开孔，该三极管自该第五开孔引出第五金属引线，该第五金属引线接地。
6.如权利要求4所述的三极管，其特征在于，该保护层为二氧化硅。
7.如权利要求2所述的三极管，其特征在于，该三极管还包括对该第一类型高掺杂区域进行第一类型掺杂形成的发射极欧姆接触区，对该第二类型高掺杂区域进行第二类型掺杂形成的基极欧姆接触区，对该第一类型轻掺杂区域进行第二类型掺杂形成的基极欧姆接触区，对该第二类型阱区进行第二类型掺杂形成的阱区欧姆接触区，该三极管透过该发射极欧姆接触区引出该第一金属引线，透过该基极欧姆接触区引出该第二金属引线，透过该基极欧姆接触区引出该第三金属引线，透过该阱区欧姆接触区引出该第四金属引线。
8.如权利要求1所述的三极管，其特征在于，该第一类型衬底、该第二类型阱区、该第一类型轻掺杂区域、该第二类型高掺杂区域为“凹”字型。
9.如权利要求1所述的三极管，其特征在于，该第一类型为N型，该第二类型为P型。
10.如权利要求1所述的三极管，其特征在于，该第一类型为P型，该第二类型为N型。
11.如权利要求1所述的三极管，其特征在于，第二类型高掺杂区域还包括主体部及联通部，且该联通部联通并电连接该第二类型阱区及该主体部。
12.如权利要求11所述的三极管，其特征在于，该第一类型轻掺杂区域包括第一部分及第二部分，该第二部分位于该联通部及该第一部分之间，该第一部分的掺杂浓度大于该第二部分的掺杂浓度。
13.如权利要求11所述的三极管，其特征在于，该第二类型阱区包括第一区域及第二区域，该第一区域、该第一类型轻掺杂区域及该联通部设置于该第二区域上，该第一区域邻近该第一部分的外侧设置，该第一区域的掺杂浓度小于该第二区域的掺杂浓度。
CN201310456663.XA 2013-09-30 2013-09-30 三极管 Expired - Fee Related CN104518012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310456663.XA CN104518012B (zh) 2013-09-30 2013-09-30 三极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310456663.XA CN104518012B (zh) 2013-09-30 2013-09-30 三极管

Publications (2)

Publication Number Publication Date
CN104518012A true CN104518012A (zh) 2015-04-15
CN104518012B CN104518012B (zh) 2017-12-12

Family

ID=52793040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310456663.XA Expired - Fee Related CN104518012B (zh) 2013-09-30 2013-09-30 三极管

Country Status (1)

Country Link
CN (1) CN104518012B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037314A (zh) * 2018-08-15 2018-12-18 深圳市金誉半导体有限公司 一种晶体管及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868624A (en) * 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US5420051A (en) * 1993-12-28 1995-05-30 Intel Corporation Pre-poly emitter implant
US5828124A (en) * 1993-09-27 1998-10-27 Sgs-Thomson Microelectronics S.R.L. Low-noise bipolar transistor
TW393769B (en) * 1998-01-16 2000-06-11 Vanguard Int Semiconduct Corp A DRAM cell structure and method serving the function of charging bipolar amplification
CN1275798A (zh) * 1999-05-31 2000-12-06 青岛大学 长波限电调节红外光摄像靶
CN1381900A (zh) * 2001-04-25 2002-11-27 三垦电气株式会社 具有分级基区的横向晶体管,半导体集成电路及制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868624A (en) * 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US5828124A (en) * 1993-09-27 1998-10-27 Sgs-Thomson Microelectronics S.R.L. Low-noise bipolar transistor
US5420051A (en) * 1993-12-28 1995-05-30 Intel Corporation Pre-poly emitter implant
TW393769B (en) * 1998-01-16 2000-06-11 Vanguard Int Semiconduct Corp A DRAM cell structure and method serving the function of charging bipolar amplification
CN1275798A (zh) * 1999-05-31 2000-12-06 青岛大学 长波限电调节红外光摄像靶
CN1381900A (zh) * 2001-04-25 2002-11-27 三垦电气株式会社 具有分级基区的横向晶体管,半导体集成电路及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037314A (zh) * 2018-08-15 2018-12-18 深圳市金誉半导体有限公司 一种晶体管及其制作方法
CN109037314B (zh) * 2018-08-15 2023-07-04 深圳市金誉半导体有限公司 一种晶体管及其制作方法

Also Published As

Publication number Publication date
CN104518012B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
US8368167B1 (en) Schottky diode with extended forward current capability
CN105161500A (zh) 绝缘体上硅射频开关器件结构
CN107316900A (zh) 双载流子接面晶体管布局结构
JP5764254B2 (ja) 半導体装置
CN101165915B (zh) 具有浮动电极的半导体装置
CN104518012A (zh) 三极管
US20150179629A1 (en) Semiconductor structure for electrostatic discharge protection
CN103489904B (zh) 半导体元件、其制造方法及其操作方法
TWI559528B (zh) 三極體
CN104518011A (zh) 三极管
CN102738141B (zh) 半导体结构及其制造方法与操作方法
TWI567982B (zh) 三極體
CN105870204A (zh) 半导体装置以及电子设备
US8319315B2 (en) Bipolar junction transistor devices
CN219696455U (zh) 一种集成有电阻的高压功率器件
CN107644872B (zh) 半导体结构及其制备方法、带隙基准电路结构、版图结构
KR101288084B1 (ko) 정합 특성이 보다 개선된 쌍극성 접합 트랜지스터
CN106206564B (zh) 硅控整流器
CN101930983A (zh) 集成电路结构
CN103681807A (zh) 一种双极结型晶体管及其制作方法
CN102593125A (zh) 沟槽式mos静电释放结构以及集成电路
JP2012119710A (ja) 半導体装置
CN203415583U (zh) 一种高压npn器件
KR20120095769A (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
CN104425583A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171212

Termination date: 20200930

CF01 Termination of patent right due to non-payment of annual fee