TW526495B

TW526495B - High-density nor-type flash memory device and a program method thereof

Info

Publication number: TW526495B
Application number: TW089114179A
Authority: TW
Inventors: Doo-Sup Lee
Original assignee: Samsung Electronics Co Ltd
Priority date: 1999-07-22
Filing date: 2000-07-15
Publication date: 2003-04-01
Also published as: JP2001052486A; KR20010010734A; FR2798218A1; FR2798218B1; CN1542858A; US6212101B1; KR100322470B1; DE10034743A1; JP3854042B2; DE10034743B4; CN1282077A; CN1168095C; CN1542858B

Description

526495 案號 89114179 9/^ r ^ 修正五、發明說明（1) 本申請案專利申請案參考。本發明相電源供應電式此記憶體快訊儲程式胞。可從同。有路。的rij 常會系統另的電要的的包間可較新閃記憶存。傳到快閃然而，電腦系些快閃例如，電壓給增加採設計複一方面路，其電壓位含電荷驅動輸的電腦及拭除電壓及一分開這種需求通糸統之電源的優先順序取決於1 9 9 9年7月2 2日申請的韓國編號1 9 9 9 2 9 7 8 6，其内容在一併做為完整性的發明領域關於快閃記憶體裝置，並特定於操作在非常低壓的高密度NOR型的快閃記憶體裝置，以及程裝置的方法。發明背景體普遍的採用在電腦系統中來提供非揮發性資統的快閃記憶體大體上包含程式電路來將資訊記憶體細胞中以及拭除電路來拭除記憶體細這種程式及拭除電路所需要的電壓位準與典型統電源供應電壓取得之電源供應電壓位準不記憶體需要多個電壓電源供給程式任意的快閃記憶體需要電源供應電程式電路。不幸的，雙電壓供應的用了這種雙電源快閃記憶體的電腦雜度並增加這種系統的整體成本。，單電源供應的快閃記憶體一般會包含特殊化產生適當程式及拭除個別快閃記憶體細胞所需準及電流位準。例如，這樣的快閃記憶體典型泵電路，其將單一電氣電源電壓轉換為程式期入到快閃記憶體細胞所需要的適當電壓位準。系統，例如可攜式電腦，採用積體電路與其他

O:\65\65304-910712.ptc 第5頁 526495 ^ _案號89114179 ί Ί年；月,/>曰修正__ 五、發明說明（2) —一：裝置，其可在相較於較早期系統為低的電源供應電壓位準、工作。例如，傳統的筆記型電腦系統，其採用5 V的電源供應電壓，現在都改為3 V或更低的電源供應電壓（例如，2 V 或1· 5V)。不幸的，這樣低位準的電氣電源供應電壓加入對電氣程式電流量的實際限制，其可以由電荷泵電路產生在快閃記憶體上。對於有效程式電流的這種限制可能藉由限制可同時程式的快閃細胞數目而降低這種快閃記憶體的整體速度。理論上，電荷泵電路的較大及較複雜實做可以提供同事程式快閃記憶體細胞整個位元組或字所需要的必要電流。4 如果電源供應電壓的電壓位準進一步降低，例如，低於 2 V，此電荷泵電路將變得更複雜且大得多。這使得大許多及更複雜的電荷果電路消耗大面積的積體電路晶粒。專給電荷泵的這樣大量積體電路晶粒空間通常會降低快閃記憶體細胞以及相關存取電路的可用空間，藉之限制這種快閃記憶體的整體儲存容量。另^一方面’這樣的大ΐ晶粒空間需要明顯的增加積體電路晶粒的整體大小，其會增加生產的成本。發明彳既要因此本發明之一目的在提供高密度的Ν 0 R型快閃記憶體裝置，其可以藉由最小化在程式期間所消耗的最大工作電1Β 流來降低電流泵的大小，並提供其程式的方法。本發明的另一目的在提供高密度的NOR型快閃記憶體裝置，其可以縮短程式的時間，並提供其程式的方法。

O:\65\65304-910712.ptc 第6頁 526495 修正案號 89114179 五、發明說明（3) ^ j! 為了要達到上述的目ι^ττ根據本善明之一觀點，提供

Ν 0 R型快閃記憶體裝置，其包含一個陣列配置為列及行的複數個記憶體細胞，用來選擇其中一列的列選擇電路以及用來選擇這些行中一個群組的行選擇電路。在此記憶體裝置中，提供泵電路，其在程式動作期間產生洩極電壓供應在選定的行。再者，此記憶體裝置提供一程式週期控制電路，一選擇電路及寫入驅動器電路。此程式週期控制電路產生第一與第二程式週期信號，其指示由選擇的列及行指定的記憶體細胞程式週期。此選擇電路產生選擇信號指定個別回應於第一與第二程式週期信號的選定行以及要程式到指定記憶體細胞的資料位元。以及寫入驅動器電路回應於選擇信號地以來自泵電路的洩極電壓驅動此選定行。在這個具體實例中，此程式週期控制電路產生每一個對應到指定記憶體細胞的第一程式週期信號，如此指定的記憶體細胞依序的程式上升至預定的臨限電壓，其小於標的臨限電壓，而其中此程式週期控制電路產生第二程式週期信號，如此指定的記憶體細胞同時的被程式從預定的臨限電壓上升至標的臨限電壓。

在這個具體實例中，此第一洩極電壓與第二洩極電壓有不同的位準，在指定記憶體細胞被程式上升至預定臨限電壓時的第一時間内的第一洩極電壓送到選定的行，而在指定記憶體細胞被程式從預定臨限電壓上升至標的臨限時的第二時間内的第二洩極電壓送到選定的行。在這個具體實例中，第二洩極電壓高於第一洩極電壓，而每個選定記憶體細胞的單元程式時間與第一時間與第二

O:\65\65304-910712.ptc 第7頁 526495 案號 89114179 月，激修正 -士 70 五、發明說明（4) | 時間的總和相同。圖示簡述本發明將藉由舉例說明之具體實例，而非限制性的方式加以說明，在隨附圖示中說明的其中類似的參考標示類似的元件，以及其中：圖1為顯示傳統快閃記憶體細胞的橫切面圖；圖2為顯示當兩個資料位元被同時程式時細胞電流與程式時間之間的關係圖；圖3為顯示程式期間快閃記憶體細胞的臨限電壓與程式時間之間的關係圖；圖4為顯示臨限電壓與細胞電流根據程式時間變化的圖；圖5為顯示根據本發明第一具體實例的快閃記憶體裝置的方塊圖；圖6為顯示根據第一具體實例的程式方法細胞電流與程式時間之間的關係圖；圖7為顯示根據本發明第二具體實例之快閃記憶體裝置的方塊圖；圖8為顯示圖7中電荷泵的方塊圖； % 圖9為顯示根據供應到位元限的洩極電壓變動之快閃記憶體細胞的臨限電壓與程式時間變動的圖；圖1 0 Α為顯示電荷泵的電流供應能力的圖；圖1 0 B為顯示根據電源及電荷泵級數的電流變化圖；圖1 0 C為顯不根據電何栗級數的電流變化圖，以及圖1 1為顯示根據第二具體實例之程式方法，細胞電流與

O:\65\65304-910712.ptc 第8頁 526495 1^89114179 修正五、發明說明（5) 程式時間之間的關係圖較佳具體之後，根據本發明的較佳具體實例將參靠隨附圖示做更完整的說明。參考圖1 ，其顯示快閃記憶體細胞的橫切面圖’快閃記憶體細Ί包有在P-形態基質2中形成的N + _塑的源極3與茂極 4，以介於其間之低於1 0 0 a的薄絕緣層5形成在通道上>的浮接閘極δ，以及以介於期間另一個絕緣層7形成在此浮接閘極6上的控制閘極8。圖1中的快閃記憶體細胞藉由將基質2與源極區域3接在一起加以程式，送出大約+ 1 〇 V的V g到控制閑極8以及大約 + 5V〜+ 6V的正電壓Vd到洩極4。如果在這種偏壓情形下過了預定時間，有足夠數量的負電荷注入到浮接間極f從相鄰洩極4的通道。在此時，浮接閘極6有（—）電位。這用來增加讀取動作期間快閃記憶體細胞的臨限電壓。快閃記憶體細胞的這種狀態稱為"截止細胞"^當大約+ 5V〜 + 6V的正電壓Vd送到載止細胞的洩極4，沒有電流從洩極4流到接地的源極3。在拭除狀態時，也就是’快閃έ己憶體細胞的非程式狀態稱為’'導通細胞"。當大約+ 5 V〜+ 6V的正電壓Vd送到此導通細胞的洩極4時，大約2 0 〇 # A的細胞電流從洩極4經由通道流到源極3。如同熟習本技藝的人所知道的，快閃記憶體裝置，例如 N 0 R型的快閃記憶體細胞的選定記憶體細胞係以位元組為單元（以8個資料位元組成）或字單元（以1 6資料位元組成）來程式的。當此位元組/字單元的所有資料位元同時被程

O:\65\65304-910712.ptc 第9頁 526495 修正案號 89114179 i/ η ^ JLj 五、發明說明（6) 式，在以位元組為單元程式時需要1.6mA (200//A*8)的最大電流，以及在字為單元程式時需要3.2mA (200 #A*16) 的最大電流。需要一個非常大的電荷泵以便產生大約+5 V〜 + 6 V的電壓送到快閃記憶體細胞的洩極4以同時供應大量的電流（也就是，1. 6mA或3. 2mA)。如前述的，這使得這樣的電荷泵消耗大面積的積體電路晶粒。這樣大量的積體電路晶粒空間專屬於電荷泵通常會降低快閃記憶體細胞級相關存取電路的可用性，藉之限制這種快閃記憶體的整體儲存容量（這表示此積體電路晶粒的大小增加）。再者，當瞬間消耗大量的電流時，會發生電源雜訊，藉之造成快閃記憶體裝置的誤動作。當在NOR型快閃記憶體裝置中使用的電源供應電壓位準越來越降低時，這樣的問題變得更嚴重。根據用來降低專屬電荷泵面積的傳統程式方法，首先，要程式的複數個資料位元分成複數個群組。接著，複數個群組的每一個的資料位元在一單元程式時間T c y c 1 e (其對應到足以程式到快閃記憶體細胞標的臨限電壓所需要的時間）中同時程式。例如，這個情形下的每個群組有兩個資料位元組成，在單元程式時間T cy c 1 e中消耗的最大電流降低了 1/8也就是，大約400/zA，相較於前述的程式方法（字單元的所有資料位元在同時程式的這種方法）。電荷泵的大小可以最大電流因而降低的比例減少。在此，假設快閃記憶體細胞的峰值電流以符號I peak表示，如圖2說明的，個別單元時間Tcy c 1 e的最大電流對應到兩倍的峰值電流 (2Ipeak)。另一方面，可以發現到總共的程式時間Tpgm變得比前述的程式方法長了八倍（當Tcycle二1/zs，Tpgm = l

O:\65\65304-910712.ptc 第10頁 526495 案號 89114179 f/ 年β 月日修正五、發明說明（7) ' , // s * 8 二 8 // s )。在NOR型快閃記憶體裝置工作在非常低的電源供應電壓的情形下（例如，低於2 · 0 V )，時間可能比產生在程式期間送到快閃記憶體細胞洩極電流位準及電壓位準所需要的長。另一方面，為了降低總共的程式時間，電荷泵的大小可能增加。這種情形下，當快閃記憶體裝置整合密度很高時電何栗消耗大面積的積體電路晶粒。這表不這樣大ΐ的積體電路晶粒空間專屬電荷泵通常會降低快閃記憶體細胞及相關的存取電路的可用性，藉之限制這種快閃記憶體的整體儲存容量。〈第一個具體實例〉參考圖3，對顯示出程式時間與細胞的臨限電壓間的關係圖加以說明。圖3，垂直軸表示快閃記憶體細胞的臨限電壓，而水平轴表示其之程式時間，其以對數計量說明。假設所要程式之細胞的標的臨限電壓Vth_pgm為8V，而程式此細胞所需要的該單位程式時間T c y c 1 e為1 // s。在此情形下，從圖3可以發現細胞的臨限電壓V t h在0 . 5 # s中增加上升至大約7V(近似85%)，其為單元程式時間Tcycle的一半。如圖4中說明的，其顯示出臨限電壓及細胞電流的變動取決於程式時間，細胞的臨限電壓V t h在第一程式時間0〜 T 1内急劇的增加上升至Vth 1，而流經此程式細胞的細胞電流在第一程式時間内從（消耗）I p e a k急劇的減到I 11。而接著，在第二程式時間T1〜Tcycle中，細胞的臨限電壓 V t h緩慢的從V t h 1增加到V t h _ p g m，並消耗很少的細胞電

O:\65\65304-910712.ptc 第11頁 526495 案號 89114179 0 / .年夕 Ά I ^ 9；_修正丁 Ί / . ；五、發明說明（8) 流0 如從圖3及4發現到，當快閃記憶體細胞的臨限電壓V t h 在單元程式時間T c y c 1 e的開始階段急劇的增加時，從洩極經由通道流到源極的細胞電流，急劇的減少。在此，對於熟習本技藝的人很明顯的臨限電壓Vth增加的斜率取決於快閃記憶體細胞的特性，是可以改變的。這表示第一程式時間0〜T 1或是變短或是變長取決於細胞的特性。顯示根據第一具體實例之NOR型快閃記憶體裝置的方塊圖在圖5中說明。此NOR型快閃記憶體裝置1 0 0包含一記憶體細胞陣列11 0，其包含，雖然未顯示在圖示中，在列上延伸的複數個字線，在行上延伸的複數個位元線以及每一個配置在字線與位元線交錯處的複數個快閃記憶體細胞 (或EEPROM細胞）。字線其中之一由列解碼電路120選擇，取決於列位址，以及部份的位元由行解碼電路1 3 0及行通行閘道電路1 4 0予以選擇，取決於行位址。例如，在此情形下記憶體細胞由位元組單元程式，8個位元線由行解碼器電路1 3 0及行通行閘道電路1 4 0選擇。以及，在此情形下的記憶體細胞以字單元加以程式，1 6個位元線由行解碼器電路1 3 0以及行通行閘電路1 4 0加以選擇。也就是，8 / 1 6個快閃記憶體細胞被選擇，其配置在分別的選定字線及選定位元交錯處。在此快閃記憶體裝置1 0 0中，還提供程式週期控制電路 150，資料輸入緩衝器電路160，選擇電路170，泵電路180 及寫入驅動器電路190 。要程式的’0’或’1’資料位元暫時儲存在根據位元組/字單元的資料輸入緩衝器電路1 6 0中。

O:\65\65304-910712.ptc 第12頁 526495

—案號五、發明說明（9) Μ私if週期控制電路1 5 〇產生脈波形式的程式週期信號 I二j ^，在選定記憶體細胞的程式動作執行時。在這個二肢貫例中，此程式週期控制電路丨5 〇例如，包含一計數為〇

連續的.，選擇電路丨70接收此程式週期信號 M — BLi(i=：〇〜17)以及資料位元Μη」（i = 〇〜15)，並接著 f生資料線選擇信號DLSELi (i=〇〜15)，其分別對應到選 =f =疋線。例如，當第一程式週期信號pGM_BL〇啟動且弟二資料位元D i η一0為將要程式時（例如，邏輯，〇，），此第、資料線選擇信號D L S E L 0被啟動。另一方面，當此第一程式週期信號PGM-BL0啟動而第一資料位元Din一0為程式禁止的（例如’邏輯’ 1 ’）時，此第一資料線選擇信號DLSEL0為不啟動的。其他的資料線選擇信號DLSEL1到DLSEL15被啟動或不啟動的，根據上述說明的方式。栗電路180提供寫入驅動器電路19〇一洩極電壓Vd及電流轉移到選定的位元線。此寫入驅動器電路19〇提供選定的位元線此洩極電壓V d及來自泵電路1 8 〇的電流，回應資料線選擇信號DLSELi。泵電路的一範例揭示在美國專利編號 5,6 4 2,3 0 9 ’ 標題為"Αυτ〇一 pR〇GRM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"，其在此一併作為參考。假設上述NOR型快閃記憶體裝置丨〇〇的細胞以字為單元程⑩ 式’本發明的程式動作將在下面更完整的說明。然而，很明顯的本發明的程式方法可應用在快閃記憶體裝置，其根據位元組單元來程式。而此N 〇R型快閃記憶體裝置丨〇〇支援

案號 89114179 修正五、發明說明（10) Ψ 妒__ a y ’- 補无在寫入-時-讀取（RWW)模式的系一乔—Γ一其中程式動作及讀取動作同時執行。RWW模式動作的記憶體裝置揭示在美國專 526495

利編號5, 867,430 ，標題為"BANK ARCHITECTURE FOR A

NON-VOLATILE MEMORY ENABLING SIMULTANEOUS READING AND WRITING ”其在此一併作為參考。圖6為顯示根據本發明第一具體實例的程式方法之細胞電流與程式時間之間關係的圖。在說明本發明的程式方法之前’第一程式時間T 1定義為當快閃記憶體細胞的臨限電壓V t h到達低於標題臨限電壓V t h一p gm之臨限電壓（例如， 6V〜7V)Vthl的時候，而第二程式時間T2則定義為單元程式時間減掉第一程式時間（T c y c 1 e - T 1 ) ( T c y c 1 e為程式快閃記憶體細胞足以上升至標的臨限電壓Vth 一 pgm所需要的時間）。如果程式動作開始，記憶體細胞陣列1 1 0的字線之一有列解碼器電路1 2 0選擇，而1 6位元線（字單元的）由行解碼器電路1 3 0及行通行閘電路1 4 0選擇。上述動作的結果，配置分別由選定字線及選定位元線交錯處的1 6個快閃記憶體細胞被選擇。雖然在圖示中未顯示，大約1 Q V的高電壓，其例如由已知的字線電壓產生電路注入，可以提供到選定細胞的控制閘極一般所連結到的選定字線。及接著，當第一程式週期信號PGM —BL0從程式週期控制電路150由低電位轉變到高電位，選擇電路17〇接收此第一程式週期信號PGM一BL0以及第一資料位元Din一〇(例如，邏輯〇 ) ’並接著啟動第一資料線選擇信號DLSEL0作為回應。第一資料位元Din一〇為資料位元Din — Ο到Din-15二其中

526495 修正案號 89114179 五、發明說明（11) 4: 之一，其儲存在資料輸入緩衝器電‘路1 6 0中並將要加以程式。這強迫洩極電壓Vd及來自泵電路180的電流提供到第一位元線，對應到第一資料位元D i η— 0，透過寫入驅動器電路1 9 0及行通行閘電路1 4 0。結果，第一快閃記憶體細@胞開始程式。此時，如上述的，經由選定快閃記憶體細胞流動的細胞電流對應到大約2 0 0 # Α的最大電流I peak，而一快閃記憶體細胞在第一程式時間T1内被程式到低於標的臨限電壓Vth_pgm的最高Vthl 。、” 如圖6中說明的，在信號PGM一BL0啟動且第一程式時間n 過去後，第一程式週期信號PGM一BL0由高電位轉變到低\ 位（不啟動的）。與此同時的，程式週期控制電路丨5 〇啟動第二程式週期信號PGM一BL1，其表示資料位元Din — 0到 Din一1 5的第二資料位元Dinj要被程式。洩極電壓Vd及來自泵電路180的電流透過寫入驅動器電路19〇及行通行閘電路1 4 0供應到對應第二資料位元d丨n 一 1的第二位元線。結果，第一快閃記憶體細胞開始程式。此時，流經選定快閃記憶體細胞的細胞電流回應大約2 〇〇 # A的最大電流I peak ’而此第二快閃記憶體細胞在第一程式時間τ丨内被程式上升至臨限電壓Vthl。對應其他資料位元（例如，D i n_2到D i η— 1 5 )的選定快閃記憶體細胞依序的以上述的相同程式動作方式程式上升至臨限電壓Vthl °在其依序程式上升至臨限電壓以^後，選定的記憶體細胞可根據泵電路丨8 〇的容量同時的程式。或者’，在將記憶體細胞分隔成二或多個群組後，記憶體細胞的群組可根據泵電路18〇的容量分別的程式。在這個具體

第15頁 O:\65\653O4-910712.ptc 526495 修正案號 89114179 敵: 五、發明說明（12) j 實例中，假設泵電路1 8^1電[ 同時程式的資料位元數目N係由系電路1 8 0的電流容量以及細胞電流111決定’其為在第二程式時間τ 2的開始階段由快閃記憶體細胞所消耗的電流。如果N = 8，1 6個選定記憶體細胞被分割成兩個群組，而接著個別群組將如下的加以程式。如圖6中所示，當程式週期信號PGMJL16為啟動的高電位，資料線選擇信號DLSELO到DLSEL7的每一個對應到個別資料位元的一個群組藉由選擇電路170的方式同時啟動為高電位。這使洩極電壓V d及來自泵電路1 8 0的電流供應到對應到啟動信號的每個DLSELO到DLSEL7的位元線。結果，分別連結到此驅動位元線的記憶體細胞在第二程式時間 T2(Tcycle-T1)内同時的程式從臨限電壓Vthl上升至的標的臨限電壓Vth_pgm。對應到其他群組位元的資料位元的快閃記憶體細胞將以上述相同的方式加以程式。選定記憶體細胞的程式動作以上述說明的方式結束。根據地一具體實例的程式方法，總共的程式時間Tpgm如下： Tpgm= ΤΙ X N + (Tcycle-Tl)x r 在此，符號N表示將要程式的資料位元數目（在位元組單元的情形下N = 8，在字單元的情形下N = 16)，此符號指示出快閃記憶體細胞的群組數目，其係根據電流I ΐ 1與最大電流 Ipeak 決定的。例如，當Tcycle=l//S，Tl = 〇.5#s 及 r = 2 時，字單元的總共程式時間Tpgm為9//s(0.5#s*16 + 0 · 5 # s* 2 ) 〇可以從上述的程式演繹法則發現在第一具體實例中程式

O:\65\65304-910712.ptc 第16頁 526495 案號 89114179 1 f/. 9, 3 修正五、發明說明（13) 1 猶无動作期間消耗的最大電快閃記憶體細胞消耗的峰值電流I peak。根據第一具體實例的程式方法加以設計的果電路1 8 0大小為傳統方法以相同時間程式兩個資料位元的 —半。因此，根據本發明第一具體實例，雖然NOr型快閃記憶體裝置的整合程度日益增加而用在記憶體裝置的電源供應電壓位準降低（例如，低於2 · 〇 V )，可以提供程式所需的足夠電流量而不用因為泵電路1 8 〇增加積體電路晶粒的大小0 〈第二具體實例〉顯示根據本發明第二具體實例之N〇R型快閃記憶體裝置的方塊圖在圖7中說明。圖7中，與圖5中相同的組成^件標示以相同的參考編號，而其說明因而忽略。第二具體實例與第一具體實例的不同在洩極電壓上，其在將快^記& 體細胞.式上升至低於標的電壓Hh — pgm之臨限電壓hhi 所需的第一程式時間T 1内供應到位元線，與供應到在程式快閃記憶體細胞從電壓V t h 1到標的臨限電壓v t h p gm所雲要的^二程式時間T2内供應在位元線上的洩極電壓不同。圖7此根據本發明第二具體實例的泵電路1 8 0，供應寫入驅動器電路190此洩極電壓Vd轉移到位庫控制信號Svdl及Svd2。特定的，在控制信] Λ 口應汆自泵電路180 ，供應到寫入驅動器電路19〇的啤

Vd，低於在控制信號Svd2為啟動時來自=極電I 到寫入驅動器電路i 90㈣極電㈣電路二〇 ,一供應的說明。泵電路180，包含電莅；^，指^在下面更元整二檢測器183及184，以及振堡^ 185 /坚器1 82第一與第振羞态185，如圖8中說明的。

526495 案號 89114179 補見五、發明說明（14) 電荷泵181執行其注入動作以回應來自振盪器185的振盪 j吕號0 S C ’藉之產生電壓V 〇 u t提供到快閃記憶體細胞的茂極。振盪器1 8 5工作來回應於振盈致能信號〇 s c E。電荷泵 1 8 1包含串連連接的泵級’其揭示在美國專利編號 5,280,420 ，標題為"CHARGE PUMP WHICH OPERATES ON A LOW VOLTAGE POWER SUPPLY” ，其在此一併作為參考。穩壓器182用來安定由電荷泵181產生的不穩定電壓v〇ut，而來自穩壓器1 8 2的輸出電壓，也就是，洩極電壓v d，供應到寫入驅動器電路1 90。並接著，當控制信號svdl啟動時，第一檢測器1 83檢測來自穩壓器1 82的輸出電壓Vd是否高於預定電壓Vdl，例如，4.5V。如果Vd>Vdl ，振盪器185 由第一振盪器1 8 3使之不啟動，如此電荷泵1 8 1的注入動作停止。類似的，當控制信號S v d 2啟動時，第二檢測器1 8 4 檢測穩壓器1 8 2的輸出電壓Vd是否高於預定的電壓vd 2，例如5.5V。如果Vd>Vd2，振盪器185由第二檢測器184使之不啟動，如此電荷泵1 8 1的注入動作停止。參考圖9，其顯示根據供應到位元線電壓v d變動之臨限電壓與程式時間的變動，當Vd=Vd2時（for exampie， 5 · 5 V )程式一快閃記憶體細胞上升至臨限電壓v t h 1所需要的第一程式時間ΤΓ比Vd = Vdl (例如，4. 5V)的程式時間丁 1 (對應第一具體實例的第一程式時間）為短。可以從這個結杲發現到總共的程式時間T p g m可加以縮短藉由增加提供到快閃記憶體細胞洩極的電壓V d。如圖9所說明的，在 V d = V d 2時流經快閃吕己憶體細月包的細胞電流也對應倒峰·值電流 I p e a k 〇

O:\65\65304-910712.ptc 第18頁 526495 案號 89114179 %年夕月I尤:日絛正五、發明說明（15) ，； .-.‘义成〜•一一一一w...—, t w } 如圖1 Ο A中說明的，其顯示出電荷泵的電流供應容量，當從電荷泵181輸出的電壓Vout增加時，從泵181輸出的電流I 〇 u t減少。（例如，在電源供應電壓為2 V而電荷泵1 8 1由 8個泵級組成的情形下，當電荷泵1 81的輸出電壓v〇ut大約 4.5V時，輸出電流lout大約為200 //A(參考到點A)。另一方面，當輸出電壓Vout增加到最多5. 5V時，輸出電流i〇ut 減少到最多大約1 5 0 a A (參考到點B )。如上述的，因為當V d = V d 2時流經快閃記憶體細胞的細胞電流對應峰值電流I p e a k，根據第二具體實例的構成電荷泵1 8 1泵級的數目相較於根據第一具體實例的必須要增加。例如，為了要獲得大約5·5ν的電壓Vout以及大約200 // A的電流，如圖1 〇 B及1 〇 C所見到的，電荷泵1 8 1可以由十個串連連接的泵級組成。這種情形下，當V d = γ d 1時由十個泵級組成的電荷泵181可以供應大約24 0 # A的電流lout。這$示要在第二程式時間T2(T1 〜Tcycle)期間内同時程式的資料位元數目變得較多。另一方面，根據本發明第二具體貝例的電荷系1 8 1大小相較於本發明第一具體實例的有一個增大（泵1 8 1的增加大小對應到兩個增加的栗級）。圖1 1為顯示根據本發明第二具體實例細胞電流與程式時間的關係圖。根據第二具體實例的程式方法將更完整的在下面參考隨附圖示加以說明。如果程式動作開始，記憶體細胞陣列i i 〇的字線之一被列解碼器電路1 2 0選定，以及1 6個位元線（字單元）被行解碼器電路130以及行通行閘電路14〇選定。上述動作的結果，1 6個快閃記憶體細胞被選定，其分別配置在選定字線

O:\65\65304-910712.ptc

第19頁 526495 « ^〜一一案號 89U4179 年年修正

五、發明說明（16) I 及選定位元線交錯處。雖然圖示中，大約1〇v的高電壓其’例如係從已知的字線電壓產生電路注入，可以提供到選定細胞的控制閘極一般連結的選定字線上。而接著’當來自程式週期控制電路15〇的第一程式週期信號PGM 一 BLO由低電位轉變為高電位，選擇電路Η。接收此第一程式週期信號PGM一BLO及第一資料位元Din — 〇(例如，邏輯’ 〇’），並接著啟動第一資料線選擇信號DLSEL〇回應之。第一資料位元Din —0為資料位元j)in-〇到Din μ的其中之一，其儲存在資料輸入緩衝器電路160並將被— 程式。… 而’泵電路180’產生一洩極電壓Vd回應控制信號Svd2。這強迫洩極電壓Vd〇Vd2)及來自泵電路18〇，的電流1〇111：透過寫入囉動器電路1 9 0及行通行閘電路1 4 0提供到對應第一資料位元D i n—0的第一位元線。結果，第一快閃記憶體細胞開始被程式。在此時，流經選定快閃記憶體細胞的細胞電流對應於大約2 0 0 // A的最大電流I p e a k，而在第一程式時間Τ Γ内此第一快閃記憶體細胞程式到最多低於標的臨限電壓Vth一pgm的Vthl。如上述的，時間T1，比時間T1為短。繼續，如圖1 1中說明的，在信號PGM_BL0啟動且過了第一程式時間T1 ’之後，第一程式週期信號PGM_BL0從高電位轉變到低電位。在此同時，程式週期控制電路1 5 0啟動第二程式週期信號PGM — BL1其指示出資料位元Din — 0到Din_15 之第-一負料位凡Din—1的程式動作。這強迫極電壓 Vd〇Vd2)以及來自泵電路180的電流lout透過寫入驅動器電路1 9 0及行通行閘電路1 4 〇供應到對應第二資料位元

O:\65\653O4-910712.ptc 第20頁 526495 ___案號8911分79 一j每| 2 ,丨門日_ 五、發明說明（π) T — j|p 、---- D i η一 1的第二位兀線。結果，第二快閃記憶體細胞開始被程式。在此時，流經選定快閃記憶體細胞的細胞 ° 約2二=大電流Ipeak，而第二快閃記憶體細胞“ 在弟一私式時間T1内程式到低於標的臨限電壓vth Vthl。肩 π

這之後，對應其他資料位元Din一2到Din—15的快閃記憶體細胞依序以相同於前述的方式將程式上升至臨限電壓〜 Vthl 。在其依序的程式上升至臨限電壓vthl，選定的記憶體細胞可以根據栗電路丨8 〇，的容量同時的程式。或者，在將選定的記憶體細胞分割群組後，記憶體細胞的每個群組可根據泵電路1 8 0 ’的容量加以程式。假設泵電路丨8 〇，的電流容ϊ，為大約2 4 0 a a的峰值電流I p e a匕，要同時程式的資料位元數目N係由泵電路丨8 〇，的電流容量決定以及細胞電流I 11 ’其為快閃記憶體細胞在第二程式時間τ 2的開始階段消耗（I p e a k — I 11 * N )。如果N = 1 6，這1 6個選定的記憶體細胞被同時的程式。另一方面，如果N = 8，這1 6個選定記憶體細胞被分割為兩個群組，而接著分別的群組將如下的被程式。

如圖11中所示’當程式週期信號PGM_BL16啟動為高電位時’資料線選擇信號DLSELO到DLSEL7，其每一個對應到一個群組的個別資料位元，藉由選擇電路丨了〇的方式同時啟動為高電位。而泵電路1 8 0，產生洩極電壓V d來回應控制信號Svdl。這將洩極電壓Vd( =Vdl )(位準上低於第一程式時間丁 1’的電壓Vd2)及來自泵電路180，的電流lout(多於第一程式時間T 1 ’中所使用的）供應到每一個對應到啟動的信號

O:\65\65304-910712.ptc 第21頁 _案號89114179 j么"r年五、發明說明（18)

修正 D L S E L 0到D L S E L 7之位元線。結果，分別連結到被驅動位元線的記憶體細胞在第二程式時間T 2 ( T c y c 1 e減掉T 1 )内同時被程式到從臨限電壓Vthl上升至標的臨限電壓yth_pgm。對應到其他群組資料位元的快閃記憶體細胞將以上述相同的方式加以程式。選定記憶體細胞的程式動作以上述方式結束。根據地一具體實例的程式方法，總共的程式時間Tpgm如下。

Tpgm = Tl，x N + (丁cycle - ΤΙ) X r 在此，符號N表示出要程式的資料位元數目（在位元組單元的情形下N = 8，在字單元的情形下N=16)，符號r表示快閃記憶體細胞群組的數目，其係根據111及最大電流I peak · 來決定。例如，當Tcycle=l//s，T1 = 0.5#S，Tl，=0.3/zs 及r=2，字單元的總共程式時間Tpgm大約為5.8#s(〇.3 # s * 1 6 + 0 · 5 " s * 2 )。結果，第二具體實例的總共程式時間 Tpgm相較於第一具體實例縮短了 { (Τ1-Τ1，）j 6"+

Tcycle(r - r’）}其中符號r’表示根據第二具體實例要同時程式的快閃記憶體細胞群組數目。可以從上述的程式演繹法則發現到在第〜具體實例中的程式動作期間消耗的最大電流對應到快閃記^體細胞消耗的峰值電流I peak。根據第二具體實例方法所"設計的果電路1 8 0 ’的大小相較於在同一時間程式兩個資料位元的傳統方法有明顯的降低。結果’雖然N 0 R型快閃|己憶體裝置的整合成度增加而記憶體裝置使用的電源供應電歷降低，可以供應程式所需要足夠量的電流而不用因為录電路18〇，而增加積體電路晶粒的大小。再者，如上面提^的，根據第

O:\65\65304-910712.ptc 第22頁 526495 案號 89114179 y年/月/义日修正五、發明說明（19) 二具體實例的程式方法之總共程式時間相較於傳統方法可以明顯的縮短。如上述的，因為NOR型快閃記憶體裝置有RWW模式的動作，一記憶庫的程式動作完成，而另一個記憶庫的讀取動作完成。對熟習本技藝的人很明顯的，當泵電路產生高電壓V d及洩極電流會造成電源雜訊。在程式期間造成的電源雜訊會影響到另一個記憶庫所執行的讀取動作。因此’所希望的是造成電源雜訊的最大值洩極電流能較低。因此，藉由使用根據第一與第二具體實例的程式方法，造成電源雜訊的最大電流可以達到最小。

本發明已使用舉例式的較佳具體實例加以說明。然而，可以理解的式本發明的範疇並未限制在所說明的具體實例。相反的，所企圖的能涵蓋不同的變化及類似的配置。因此申請專利範圍的範疇，應依據最廣泛的詮釋已包含所有這樣的修改及類似的配置。

O:\65\65304-910712.ptc 第23頁 526495 案號 89114179 圖式簡單說明圖式元件符號說明广/ 年/ _修正 ri __ i ' 一ί—ί-™%· 年月曰 7 ..* :】、 %> ，^ ····<· ^ 一:广篇 ’! yu 2 P-型態基質 3 N+ -型源極 4 N+-型洩極 5 薄絕緣層 6 浮接閘極 7 絕緣層 8 控制閘極 1 00 NOR型快閃記憶體 1 1 0 記憶體細胞陣列〇 1 2 0 列解碼電路 1 3 0 行解碼電路 1 4 0 行通行閘道電路 1 5 0 程式週期控制電路 1 6 0 資料輸入緩衝器電路 1 70 選擇電路 1 80 泵電路 180’ 泵電路 1 8 1 電荷泵 1 8 2 穩壓器 Φ 1 8 3 第一檢測器 1 8 4 第二檢測器 1 85 振盪器 190 寫入驅動器電路

O:\65\65304-910712.ptc 第24頁

Claims

526495 案號 89114179 六、申請專利範圍 1 . 一種使用在包含修正年月日_ 1Τ1ΤΤΓΙ2ΓΙ^列與行之複數個記憶體細胞之快閃記憶體裝置程式方法，此程式方法包含：第一個步驟選擇至少兩個記憶體細胞；以及第二個步驟依序的在第一時間内程式選定的記憶體細胞到預定的臨限電壓，此預定的臨限電壓小於標的臨限電壓。 2 ·如申請專利範圍第1項的程式方法，其中的快閃記憶體裝置為NOR型快閃記憶體裝置。 3 ·如申請專利範圍第1項的程式方法，其還包含一第三步驟，該步驟在依序程式選定記憶體細胞上升至預定臨限電壓之後，在第二時間内同時程式該等選定記憶體細胞自預定臨限電壓上升至標的臨限電壓。 4. 如申請專利範圍第3項的程式方法，其中每一個對應到選定記憶體細胞的行在第二步驟及第三步驟上供應有不同位準的洩極電壓。 5. 如申請專利範圍第4項的程式方法，其中在第二步驟分別供應到對應選定記憶體細胞之行的洩極電壓高於在第三步驟的。 6 .如申請專利範圍第4項的程式方法，其中在第二步驟分別供應到對應選定記憶體細胞之行的洩極電壓與第三步驟的相同。 7.如申請專利範圍第1項的程式方法，其還包含：第三步驟，將分別有預定的臨限電壓的選定記憶體細胞分割為兩個群組；以及

O:\65\653O4-910712.ptc 第25頁 526495 修正案號 89114179 六、申請專利範圍第四步驟，在第二時間内依序程式選定記憶體細胞群組的步驟，其中每一群組的選定記憶體細胞同時被程式。 8 .如申請專利範圍第7項的程式方法，其中對應選定記憶體細胞之行在第二步驟與第四步驟供應不同位準的洩極電壓。 9.如申請專利範圍第8項的程式方法，其中在第二步驟分別供應到對應選定記憶體細胞之行的洩極電壓高於在第四步驟的。 1 0 .如申請專利範圍第9項的程式方法，其中在第二步驟分別供應到對應選定記憶體細胞之行的洩極電壓與在第四步驟的相同。 1 1 .如申請專利範圍第3或7項的程式方法，其中每個記憶體細胞的單元程式時間等於第一時間與第二時間的加總。 1 2 . —種NOR型快閃記憶體裝置，其包含：配置成列及行之一個陣列複數個的記憶體細胞；一用來選擇其中一列的列選擇電路；一用來選擇行間群組之一的行選擇電路；一用來在程式動作期間内產生供應到選定行之洩極電路的泵電路；一用來產生表示由選定列及行指定的記憶體細胞的程式週期之第一與第二程式週期信號的程式週期控制電路；一用來產生回應第一與第二程式週期信號與要程式到指定記憶體細胞的資料位元的分別指定選擇行的選擇信號

O:\65\653O4-910712.ptc 第26頁 526495 案號 89114179 修正六、申請專利範圍的選擇電路；以及一用來回應選擇信號定行的寫入驅動器電路，其中程式週期控制電細胞的第一程式週期信號程式上升至預定臨限電壓中程式週期控制電路產生記憶體細胞同時程式從預壓。 1 3 ·如申請專利範圍第1 中第一洩極電壓與第二洩記憶體細胞程式上升至預洩極電壓供應到選定行，定臨限電壓上升至標的臨電壓供應到選定行。 1 4 .如申請專利範圍第1 中第二洩極電壓高於第一 1 5 .如申請專利範圍第1 中每個選定記憶體細胞的二時間的加總。 1 6. —種NOR型快閃記憶配置成列與行的一個一用來選擇其中一列一用來選擇行間群組以來自泵電路的洩極電壓驅動選路產生每一，如此指定，其小於標第二程式週定臨限電壓 2項的NOR型極電壓有不定臨限電壓而當指定記限電壓時於 3項的NOR型洩極電壓。 3項的NOR型單元程式時個對應到指的記憶體細的臨限電壓期信號，如上升至標的定記憶體胞依序的 ;以及其此指定的臨限電快閃記憶體裝置，其同的位準，當指定的時於第一時間内第一憶體細胞程第二時間内式到從預第二洩極快閃記憶體裝置，其快閃記憶體裝置，其間等於第一時間與第體裝置，其陣列複數個的列選擇電之，包含：記憶體細胞路；的行選擇電路；

O:\65\65304-910712.ptc 第27頁 526495 案號 89114179 六、申請專利範圍一用來在程式動作期路的泵電路；一用來產生表示由選式週期之第一與第二程式一用來產生回應第一指定記憶體細胞的資料位的選擇電路；以及一用來回應選擇信號定行的寫入驅動器電路，其中程式週期控制電細胞的第一程式週期信號程式上升至預定臨限電壓中程式週期控制電路產生預定臨限電壓的指定記憶式，每個群組的指定記憶 1 7 .如申請專利範圍第1 中第一洩極電壓與第二洩記憶體細胞程式上升至預洩極電壓供應到選定行，預定臨限電壓上升至標的極電壓供應到選定行，而時間等於第一時間與第二 1 8 .如申請專利範圍第1 中第二洩極電壓高於第一

修正間内產生供應到選定行之洩極電定列及行指週期信號的與第二程式元的分別指定的記憶體細胞的程程式週期控制電路；週期信號與要程式到定選擇行的選擇信號以來自泵電路的洩極電壓驅動選路產生每一，如此指定，其小於標第二程式週體細胞的複體細胞被同 6項的NOR型極電壓有不定臨限電壓其中當指定臨限電壓時其中每個指時間的加總 7項的NOR型洩極電壓。個對的記的臨期信數個時程快閃同的時於記憶於第定記應到憶體限電號，群組式。記憶位準第一體細二時憶體指定記細胞依壓；以如此每被依序憶體序的及其個有的程體裝置，其，當指定的時間内第一胞程式到從間内第二洩細胞的程式快閃記憶體裝置，其

O:\65\65304-910712.ptc 第28頁