TW518735B - Enhanced fuses by the local degradation of the fuse link - Google Patents
Enhanced fuses by the local degradation of the fuse link Download PDFInfo
- Publication number
- TW518735B TW518735B TW090113042A TW90113042A TW518735B TW 518735 B TW518735 B TW 518735B TW 090113042 A TW090113042 A TW 090113042A TW 90113042 A TW90113042 A TW 90113042A TW 518735 B TW518735 B TW 518735B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patent application
- fuse
- scope
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
518735 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 發明背景 本發明通常和積體電路板上之溶絲,特別是和具有受控 且可預測降級區之熔絲有關。 發明範_ 積體電路記憶體之冗餘是目前晶片製造改良良率之部份 策略。利用晶片上複製或多餘之電路取代受損單元,可大 幅改良積體電路記憶體良率。目前是將導電連接(熔絲)切 掉或燒斷’使多餘之1己憶體單元取代不作用之單元。在積 體電路製造中亦常提供訂製之晶片及模組,使晶片適用於 特定之應用。利用選擇性燒掉具有多種可能用途之積體電 路中熔絲,可經濟地製造可有多種商業用途之單一積體電 路設計。通常將熔絲或可熔鏈結併入積體電路設計,而如 利用通過足使熔絲開路之電流,而選擇性將熔絲燒斷。替 代地可提供溶絲較將熔絲整個燒斷所需電流弱之電流,使 熔絲降級且增加經熔絲之電阻。此選擇性將熔絲燒斷或降 級常稱爲程式化。以電流燒斷熔絲鏈結之一替代方法是在 要破壞之各熔絲上開窗,使用雷射燒斷熔絲然後以鈍化層 填充窗。 圖la至lc顯示傳統熔絲,概略以10表示。圖1&及11}分 別顯示在程式傳統熔絲前之頂視及側面圖。圖j c顯示在熔 絲程式化後和圖1 b相同之側面。該熔絲包含二接觸丨6和在 多晶梦層1 8上之導電矽化物層1 4電接觸。該熔絲通常覆蓋 一絕緣純化層(未顯示)。矽化物層1 4及多晶矽層1 8以堆疊 方式配置在絕緣層1 2上。絕緣層丨2通常爲本身在基體2 〇 -4- 本紙張尺度適用中國國家標準(CNS ) M規格(2丨〇><297公釐) --------裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 518735 A7 B7 五、發明説明() 上沉澱或生長之氧化物層。基體2〇通常爲單晶矽。 現參照圖1 b,流經溶絲之電流常由一接觸16經碎化物層 1 4至另一接觸1 6。若電流增到超過熔絲臨界電流値,矽化 物層1 4將熔化,有效使電路開路。圖! e顯示熔絲燒斷之結 果。該熔掉之矽化物在中斷22兩侧形成結塊24。圖la至 1 c所示之熔絲可利用變更下面多晶矽層丨8特性而改良。若 多晶矽層1 8爲重摻雜,如可做爲在矽化物層1 4產生中斷 2 2後電流流經之較高電阻路徑。 但上述熔絲設計無法在♦化物層1 4可靠找出中斷2 2。因 熔掉矽化物層14之處理會產生高且可能具破壞性之熱,故 希望降低可能形成中斷2 2之區域以降低熔絲程式化所需之 能量或降低程式化熔絲將可能對相鄰元件造成之損壞。將 中斷22置於矽化物層14預定區之方法包含將矽化物窄化以 形成窄化區(形成”頸狀”)。傳統將損壞減到最小之替代方 法包含將積體電路中之熔絲物理隔絕或抑制。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 但傳統之溶絲設計並未消除熔絲燒斷造成不想有之損壞 或最終產品之額外成本或不希望之設計品質。所需之技術 疋所製造之熔絲能程式化,以較傳統技術少之能量使碎化 物層14之熔掉及可複製降級發生在接觸16間之預定位置。 發明概論 本發明之熔絲架構克服或減輕先前技術之上述及其它缺 點’本架構包含一多晶矽層,於多晶矽層上之導電層及於 導電層之覆蓋層,其中覆蓋層包含一第一材料及一填充材 料區包含置於第一材料中之填充材料,及其中填充材料和 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 518735 五、發明説明(3 ) 導電層接觸。 本發明亦包含製造上述熔絲之方法。該處理需形成一多 晶矽層、在多晶矽層上形成導電層、在導電層上形成覆蓋 層,其中之覆蓋層包含第一材料及以第一光阻光罩、樣式 化及蝕刻,以界定包含多晶矽層、導電層及覆蓋層之一雄 疊。然後一第二光阻將該堆疊光罩、樣式化及蝕刻,以界 定覆蓋層之一間隙。然後以填充材料填充該間隙以形成續 充材料£’其中%充材料區和導電層接觸。 由以下細述、圖式及所附申請專利範圍,精於本技術者 將清楚及了解本發明上述及其它特性及優點。 圖式簡述 現將以範例及附圖説明本發明之裝置及方法,而之些範 例只是舉例而非限制,其中各圖中相同元件編號相二 中: 八 圖1 a是傳統熔絲俯視圖; 圖1 b是圖1 a溶絲之A - A ’剖面; 圖lc是在熔絲程式化後,圖lb所示之剖面; 圖2是本發明之熔絲實施例剖面,顯示在覆蓋層中加入塡 充材料; 、 圖3 a是圖2熔絲之部份俯視圖; 圖3b之部份俯視圖顯示覆蓋層填充材料之替代實施例; 圖4是本發明熔絲一實施例之俯視圖; 圖5a之熔絲前狀剖面圖顯示堆疊之形成,· 圖讪之熔絲前狀剖面圖顯示光罩之形成及樣式化; --------裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -6
518735
、發明説明( 經濟部中央標準局員工消費合作社印製 圖5(:之溶絲前狀剖面圖顯示覆蓋層區之蝕刻; 圖5 熔絲前狀剖面圖顯示覆蓋層填充材料之形成; 圖5 e之溶絲前狀剖面圖顯示鈍化層之形狀; 圖5 溶絲前狀剖面圖顯示在蚀刻鈍化層及覆蓋層以提 供形成接觸之空間之前狀; ^ 圖5 g是本發明之熔絲另一實施例剖面圖; 圖6是本發明熔絲另一實施例剖面圖,其中填充材料在形 成純化層時形成。 發明細述 在此描述用於電路之熔絲。該熔絲包含導電層置於多晶 矽層上之一覆蓋層較佳地包含一第一極惰性材料具包含填 充材料於其中之填充材料區。可放置二接觸和熔絲之導電 層電接觸。當以足夠電流通過導電層將熔絲程式化,導電 層優先將覆蓋層填充材料區下之區域熔化及降級。因選擇 性去除覆蓋層而物理上加強導電層及因填充材料(在一較佳 實施例較覆蓋層之第一極惰性材料惰性低)下之導電層降級 增加,故可使降級之發生處集中。故在覆蓋層填充材料區 下之導電層降級。 圖2顯示本發明之一熔絲一實施例剖面,位於基體及絕緣 層上及由純化層包住,以1〇〇表示。圖2及接著圖式所示各 層相對厚度未按比例描繪,只做爲説明。該熔絲架構可在 任何傳統裝置基體上形成,而最好在於基體層114上形成 之氧化層112上形成。氧化層112可爲厚度足以將熔絲電隔 絕之二氧化矽或其它傳統技術之氧化物及絕緣體。氧化層 -7- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝 訂 (請先閲讀背面之注意事項再填寫本頁) 518735 A7 B7 五、發明説明() 112心厚度” tl”在一實施例約乃㈧至“㈧埃,及可由將下 面之基體層114熱氧化或其它知名技術形成。除了其它傳 、’、充基粗基層114可爲單晶碎。除了接觸1 〇ό,該溶絲架 構由絕緣鈍化層i 16包住,而除了其它傳統材料,該層i 16 可爲二氧化矽。鈍化層116厚度”t5 ”足以包園多晶矽層 102導電層104及覆蓋層no,並保護溶絲不會電或機械 損壞。 熔絲本身包含多晶矽層102於氧化層112上、導電層104 於多晶矽層102上及覆蓋層110於導電層1〇4上。一填充材 料111區於覆蓋層110中。二接觸106較佳地放置爲和熔絲 之導電層104電接觸,以視所需提供熔絲直接之外部電進 入。圖3 a顯示圖2熔絲之俯視圖,將鈍化層丨16、氧化層 112及基體114去除以求清楚。如圖2及3 a所示,多晶矽層 102、導電層1〇4及覆蓋層11〇形成堆疊,故在一實施例均 寬爲n w π,長爲” 1 ”。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在一實施例多晶矽層102、導電層1〇4及覆蓋層110彼此 寬n w ”長” 1 ”均相同,其中寬” w ”最好是處理技術可達之最 低極限。例如多晶矽層102、導電層104及覆蓋層i 1〇寬” w ” 可小於0.50微米,而最好寬”w”小於〇 2〇微米。多晶矽層 102、導電層1 〇4及覆蓋層11 〇之長”丨”在一實施例爲寬” w ” 之3到5 0倍’最好是寬” w ”的約5到1 〇倍,但視應用該長度 ” 1"可大幅增加長度。 如圖3a之頂視圖所示,多晶矽層1〇2、導電層104及覆蓋 層110可爲適於經接觸1〇6提供想要電連接且同時使覆蓋層 -8 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) 經濟部中央標準局員工消費合作社印製 518735 A7 ___ B7 五、發明説明(6 ) 110内之填充材料111區有足夠空間之任何形狀。例如包含 但不限於接觸106附近區域加大之形狀及自接觸1〇6附近區 域向接觸106間區漸小之形狀。精於本技術者將清楚在本 發明之精神及範圍内可有更多形狀。 多晶矽層102在氧化層112上形成及視應用可爲任何適合 支撑導電層104之厚度,最好厚度,’t2”約2000 A(埃)至 3000A,若厚約2300A至2700A更好。多晶矽層1〇2可爲p型 摻雜、η型摻雜或不摻雜,其表面電阻在熔絲程式化後足 以防止不要之電流流入。最好電阻每平方約大於1〇〇歐 姆,而每平方約大於500歐姆更佳。 導電層104在多晶矽層1〇2上形成。導電層104可爲任何 電阻夠低到可和熔絲環境相容之材料,及可在處理中於多 晶石夕層102上形成。導電層104可爲金屬矽化物,如碎化 鈷、矽化鈦、矽化鎢、矽化鋰及矽化鍺、包含具有上述之 一之材料或類似者,而其中矽化鈷、矽化鎢及矽化鈦較 佳。導電層104之厚度,,t3”是以提供導通路徑而無需超過 之電流程式化。在一實施例導電層1〇4爲金屬矽化物,如 矽化鈷,厚度”t3”約20〇A至300A,最好厚度約225八至 275A,而表面電阻小於約每平方15歐姆,最好表面電阻小 於約每平方1 0歐姆。 覆蓋層110包含可爲任何可支持其下導電層1〇4之傳統材 料之第一材料,及在處理中當充份蝕刻時將限制在其下導 電層104產生應力等中。覆蓋層11〇之第一材料最好具支持 性’因除去導電層1〇4在覆蓋層11〇限制區之支持,將在其 ---------裝------訂------ (請先閲讀背面之注意事項再填寫本頁) -9 -
518735 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 下導電層104產生麻Λ隹由 - 术中。孩應力集中則使導電層104之 應力集中優先降級。 另外覆蓋層110最好包含極惰性材料做爲第一材料。覆嘗 材料11〇所用之第一材料最好極惰性,因若稍後於填充; 料ill區使用惰性較低材料,則相對於導電層1()4在覆蓋層 110極^性第-材料下剩餘部份之降級率,惰性較低材料 將增加填充材料m區下導電層11G區之降級率。覆蓋層 第材料可包含^在傳統晶片製造中沉澱最爲蝕刻阻 擒之氮化物。 覆I層110之楱充材料U1區可包含任何可填充覆蓋層 =刻間隙及覆蓋導電層104之傳統材料。如上述討論者, j无材料111區最好包含較用以形成覆蓋層11〇之相對惰性 第一材料更爲惰性之填充材料。例如填充材料可包含矽低 K(”SILK”),這種材料包含極鬆束縛之氧或氮、氧化砍、 氮氧化矽、咖11〇1^1咖材料、矽酸鹽及£1〇虹(^11(^以包含 至少以上之一之組合。 覆蓋層110之厚度” t4”足以在程式化中使填充材料111區 差動性變更其下導電層104電阻。例如在一實施例,覆蓋 層110包含氮化物蝕刻阻擋做爲第一材料,及覆蓋層」10厚 約200A至400A,較好厚” t4”約25〇A至35〇A。覆蓋層11〇 填充材料111區厚度可和覆蓋層11〇剩餘部份不同,在一實 施例最好實質上厚度相似。另外如圖3 a所示填充材料i u 區可貫穿覆蓋層110之寬度”w”或如圖31)所示可於覆蓋層 中。擒充材料111區可爲任何形狀,圖3a及3b即顯示二形 10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公董) I I I I I 裝 II 訂 (請先閲讀背面之注意事項再填寫本頁) 518735 A7 B7 五、發明説明() 狀,最好實質上爲矩形。另外填充材料i i區可在接觸間 沿覆蓋層110長度”丨,,任何位置形成,且最好靠近層中央位 置(如圖3a及3b所示)。 接觸106置於熔絲兩側並和導電層1〇4耦合,以在熔絲及 外邵裝置,或熔絲及同樣積體電路其它元件間提供電連 接。接觸106可和金屬互連結線相連,以進入熔絲進行程 式化。接觸106可由任何適於積體電路使用之傳統導電材 料形成,如鎢。互連結線可替代直接和導電層1〇4接觸, 在此情形鈍化層116表面下之互連結線部份爲接觸1〇6。 圖2、3 a及3 b揭示之本發明溶絲實施例雖有2個接觸 106 ’但爲促進功能及程式化在熔絲二端之接觸1〇6數目可 隨意。圖4所示之替代實施例熔絲有多個接觸丨18。如圖4 所不’在熔絲之任一端的寬度” w2 ”增加以容納多個接觸 118。接觸區之實際大小對熔絲之適當作用並不重要,而 可有許多變更以符合特定應用之需求。 經濟部中央標準局員工消費合作社印製 --------批衣-- (請先閲讀背面之注意事項再填寫本頁} 圖5 a至5 g説明製造上述熔絲方法一實施例。圖5 &是在執 行一些原始製造步驟後,本發明一實施例之溶絲前狀剖 面。即使用以知名之技術執行下步驟或同等步驟:多晶矽 層102在氧化層112上沉澱、導電層1〇4在多晶矽層1〇2上沉 澱、覆蓋層110之第一材料在導電層1〇2上沉澱,所得之三 層堆疊以第一光阻層(未顯示)覆蓋、將該光阻樣式化、蝕 刻二層堆疊、及去除光阻而得到圖5 a所示之架構。 圖5b顯示圖5a之熔絲前狀在第二光阻層122形成及樣式 化以由光阻122之窗124露出覆蓋層11〇之一區域之後情 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 518735 A7 ____B7____ 五、發明説明(9 ) 形。圖5 c顯示圖5 b之熔絲前狀進行可爲任何傳統蝕刻技 術,如反應離子蝕刻之蝕刻處理,以去除覆蓋層110之暴 露部份。在蝕刻後,於覆蓋層110界定間隙120。因已去除 在間隙120區,覆蓋層110對導電層1〇4之本地支持,間隙 120邊緣下之導電層1〇4區之應力集中(如圖5c中標示爲”C” 之圓圈顯示)。 如上述,間隙120可以任何適當材料填充,且最好以較先 前沉澱形成覆蓋層110之第一材料惰性低之填充材料填 充。可在去除光阻122前或後填充間隙120。可使用任何不 會損壞其下導電層104之技術形成間隙120之填充材料111 區。例如可由光阻122之窗124沉澱SILK於覆蓋層11〇之間 隙120,以形成填充材料111區。在一較佳實施例,去除光 阻122及由如spin-on技術之知名技術塗SILk,以形成填充 材料111區。 圖5d顯示在形成填充材料ill區及去除第二光阻層I?〗後 之熔絲前狀。圖5 e顯示在形成鈍化層116後圖5 d之熔絲前 狀。圖5f顯示在第三光阻層128塗上及樣式化,以及蝕刻 暴露區之鈍化層116及覆蓋層110以形成接觸區13〇。使用 傳統技術形成接觸區130之接觸106,及去除第三光阻層 128而得到圖5 g所示之最終熔絲實施例。當足夠之程式電 流通過導電層104 ,填充材料U1區下之導電層1〇4將先降 級,因在覆蓋層11〇蝕刻步驟前,步驟中去除覆蓋層ιι〇之 支撑,及因惰性較低之填充材料下之導電層1〇4將降級較 快速。 (請先閱讀背面之注意事項再填寫本頁) 、-i-t> Φ -12- 518735 A7 ___ B7 五、發明説明(1〇) 如圖6所示,在熔絲另一實施例在蚀刻中於覆蓋層】丨〇形 成之間隙120,在蝕刻後可不填充,而在稍後形成鈍化層 116時以形成鈍化層ι16之材料填充。在此情形,填充材料 11 Γ區可爲任何傳統鈍性材料如氮化矽、氧化矽或包含至 少以上之一之組合。在此實施例,在蝕刻覆蓋層中由導電 層104應力集中造成限制熔絲燒斷區,而在覆蓋層u〇第一 材料及填充材料11 Γ區填充材料間無另外差動惰性特性效 應。此實施例之製造及大小和先前實施例相同。 本發明之熔絲能併入使用較少能量於預定燒斷之熔絲積 體電路中,因此較傳統熔絲少造成相鄰架構及裝置損壞。 另外消除隔絕熔絲架構之需求,並使程式化較可靠,可預 測及有效。 本發明雖可參照範例實施例描述,但精於本技術者將了 解可以各種變化替代其元件而未偏移本發明之範圍。另外 可針對本發明精神之特殊狀況或材料進行許多改良,而未 偏離本發明之實質範圍。故本發明不應受所揭示之特定實 施例限制,而應包含於所附申請專利範圍内之所有實施 例。 ^------1T------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -13 - 本紙張尺度適财ϋϋ家標準(CNS) M規格(21GX 297公羡)
Claims (1)
- 518735 申請專利範圍 ,包含: 一多晶碎層; 於該多晶碎層上之導電層;以及 於該導電層上之覆蓋層, 材料及包含於該第—材科中之填::蓋層包含-第— 而其中之填充材料和導電層接觸、材科<填充材料區, 2·如申請專利範圍第β之炫絲,其中之埴、 一材料低。 、τ足填无材料惰性較第 3·如申請專利範圍第2,之熔絲,其 化物,第一材料包含氣仆 包層包含金屬矽 化碎、氮氧化/ ^’及填充材料包含咖、氧 flourosilicate。 何科、矽酸鹽或 4·如申請專利範圍第3项之熔絲,並 化鲒、切域。 〃 Μ Μ物包含碎 至 I :::專利細…填充材科區於覆蓋 二二利之熔絲’其中之覆蓋層厚_ '如申請專利範圍第6項之炫絲,其至 350埃。 義7^与约250至 &如申請專利範圍第】項之炫絲,其中 甘 蓋層整個厚度。 、无材科區貫穿覆 9.如申請專利第 3〇〇埃’且表面電阻約小於每平方15歐姆。4约至 -14· 本紙張尺度迤用中關冢標準(CNS);規格(2igχ297公f 518735 A8 B8 C8 D8申請專利範圍 ,以界定包含該多晶 ’以於覆蓋層界定— 1〇·如申明專利範園第9項之熔絲,其中之導電層厚約225至 275埃’且表面電阻約小於每平方1 0歐姆。 u·如申请專利範園第1項之熔絲,其中之多晶矽層厚約 2,p〇0至3,〇〇〇埃,且表面電阻約大於1〇〇歐姆。 12. 如申請專利範園第11項之熔絲,其中之多晶矽層厚約 2,300至2,7〇〇埃,且表面電阻約大於5〇〇歐姆。 13. 如申請專利範園第1項之熔絲,其中之填充材料是鈍化 層所用之材料。 14. 如申請專利範圍第之熔絲,另包含二接觸和導電層 接觸’其中之填充材料區在該二接觸間。 15. —種製造橡絲之處理,包含: 形成多晶碎層; 在多晶矽層上形成導電層; 在導電層上形成覆蓋層,其中之覆蓋層包本 料; u罘一材 以第一光阻光罩、樣式化及蚀刻 碎層、導電層及覆蓋層之堆疊; 以第二光阻光罩、樣式化及蚀刻 間隙;以及 以填充材料填充該間隙以形成填充材料區,其 ^ 充材料區和導電層接觸。 之填 16. 如申請專利範園第15項之處理,其中之填充 第一材料低。 ^生較 Π.如申請專利範圍第1 6項之處理,其中之導+ 守电層包含金屬 -15- 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公董) — --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518735 09888 ABCD 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 =物H料包含氮切’及填充材料包含㈣、 矽氮氧化#、sPln on glass材料、石夕酸鹽或 tlourosilicate。 I8·如申請專利範園第1 7項之處理 含石夕化姑、矽化鎢或矽化鈦。19·如申請專利範圍第1 5項之處理 蓋層中央。2〇.如申請專利範園第15項之處理 至400埃。 21.如申請專利範圍第2 〇項之處理 至350埃。22·如申請專利範圍第15項之處理 覆蓋層整個厚度。23·如申請專利範園第1 5項之處理 至300埃,且表面電阻約小於每平方1 $歐姆 24. 如申請專利範圍第23項之處理,其中之導電層厚約 至275埃,且表面電阻約小於每平方1〇歐姆。 25. 如申請專利範園第15項之處理,其中之多晶矽厚約㈧( 至3,0〇〇埃’且表面電阻約大於1〇〇歐姆。 26·如申請專利範圍第25項之處理,其中之多晶矽層厚約 2,300至2,700埃,且表面電阻約大於5〇〇歐姆。 27·如申請專利範圍第15項之處理,其中之填充材料是鈍化 層所用之材料。 28.如申請專利範圍第15項之處理,另包含在填充間隙後, 其中之之金屬矽化物包 其中之填充材料區於覆 ,其中之覆蓋層厚約200 其中之覆蓋層厚約250 其中之填充材料區貫穿 其中之導電層厚約20( -16---------^-------- (請先閱讀背面之注意事項再填寫本頁) 線< 518735六、 申請專利範圍 形成二接觸和導電層接觸,其中之填充材料區在該二接 觸間。 9·如申4專利範圍第丨5項之處理,其中在形成鈍化層時填 充間隙。 30· =申請專利範園第29項之處理,其中之填充材料區包含 氧化碎、氮化矽或包含至少以上之一之組合。 。 (請先閱讀背面之注音?事項再填寫本頁} ----------------- 經濟部智慧財產局員工消費合作社印製 17 ‘紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/580,132 US6368902B1 (en) | 2000-05-30 | 2000-05-30 | Enhanced efuses by the local degradation of the fuse link |
Publications (1)
Publication Number | Publication Date |
---|---|
TW518735B true TW518735B (en) | 2003-01-21 |
Family
ID=24319847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090113042A TW518735B (en) | 2000-05-30 | 2001-08-01 | Enhanced fuses by the local degradation of the fuse link |
Country Status (6)
Country | Link |
---|---|
US (1) | US6368902B1 (zh) |
EP (1) | EP1285463B1 (zh) |
JP (1) | JP3703086B2 (zh) |
DE (2) | DE60122878T2 (zh) |
TW (1) | TW518735B (zh) |
WO (1) | WO2001093331A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594450A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的电可编程熔丝结构 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050269666A1 (en) * | 2004-06-07 | 2005-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuses as programmable data storage |
US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
US6432760B1 (en) * | 2000-12-28 | 2002-08-13 | Infineon Technologies Ag | Method and structure to reduce the damage associated with programming electrical fuses |
US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
US6436738B1 (en) * | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
US6998865B2 (en) * | 2001-12-10 | 2006-02-14 | International Business Machines Corporation | Semiconductor device test arrangement with reassignable probe pads |
US20030109125A1 (en) * | 2001-12-10 | 2003-06-12 | Chewnpu Jou | Fuse structure for a semiconductor device and manufacturing method thereof |
US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
CN100431147C (zh) * | 2002-12-16 | 2008-11-05 | Nxp股份有限公司 | 多晶硅细脉熔丝 |
JP2004304002A (ja) | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
CN1720621A (zh) * | 2003-04-11 | 2006-01-11 | 国际商业机器公司 | 可编程半导体器件 |
US6933591B1 (en) | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
US7106164B2 (en) * | 2003-12-03 | 2006-09-12 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved ESD tolerance |
US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
DE102004014925B4 (de) * | 2004-03-26 | 2016-12-29 | Infineon Technologies Ag | Elektronische Schaltkreisanordnung |
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
US7444557B2 (en) * | 2004-07-15 | 2008-10-28 | Freescale Semiconductor, Inc. | Memory with fault tolerant reference circuitry |
US7242072B2 (en) * | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
US7382036B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
US7224633B1 (en) | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7672185B2 (en) * | 2007-01-03 | 2010-03-02 | International Business Machines Corporation | Method and apparatus to monitor circuit variation effects on electrically programmable fuses |
US8004059B2 (en) * | 2007-01-12 | 2011-08-23 | International Business Machines Corporation | eFuse containing SiGe stack |
US7888771B1 (en) | 2007-05-02 | 2011-02-15 | Xilinx, Inc. | E-fuse with scalable filament link |
US7759766B2 (en) * | 2007-08-22 | 2010-07-20 | International Business Machines Corporation | Electrical fuse having a thin fuselink |
US20090079439A1 (en) * | 2007-09-20 | 2009-03-26 | United Microelectronics Corp. | Efuse system and testing method thereof |
US7745855B2 (en) * | 2007-10-04 | 2010-06-29 | International Business Machines Corporation | Single crystal fuse on air in bulk silicon |
US7924597B2 (en) * | 2007-10-31 | 2011-04-12 | Hewlett-Packard Development Company, L.P. | Data storage in circuit elements with changed resistance |
CN101170099B (zh) * | 2007-11-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
US7923811B1 (en) | 2008-03-06 | 2011-04-12 | Xilinx, Inc. | Electronic fuse cell with enhanced thermal gradient |
US8564023B2 (en) * | 2008-03-06 | 2013-10-22 | Xilinx, Inc. | Integrated circuit with MOSFET fuse element |
US8003474B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Electrically programmable fuse and fabrication method |
US20100117190A1 (en) * | 2008-11-13 | 2010-05-13 | Harry Chuang | Fuse structure for intergrated circuit devices |
DE102009046486A1 (de) * | 2009-11-06 | 2011-05-12 | Robert Bosch Gmbh | Schutzeinrichtung für eine Leiterplatte |
US8530319B2 (en) | 2010-10-14 | 2013-09-10 | International Business Machines Corporation | Vertical silicide e-fuse |
US8299567B2 (en) | 2010-11-23 | 2012-10-30 | International Business Machines Corporation | Structure of metal e-fuse |
US8377790B2 (en) | 2011-01-27 | 2013-02-19 | International Business Machines Corporation | Method of fabricating an embedded polysilicon resistor and an embedded eFuse isolated from a substrate |
US8659118B2 (en) * | 2011-07-29 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device |
JP5712875B2 (ja) | 2011-09-07 | 2015-05-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US9059170B2 (en) | 2013-02-06 | 2015-06-16 | International Business Machines Corporation | Electronic fuse having a damaged region |
US9536829B2 (en) | 2014-09-11 | 2017-01-03 | Internatonal Business Machines Corporation | Programmable electrical fuse in keep out zone |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4042950A (en) | 1976-03-01 | 1977-08-16 | Advanced Micro Devices, Inc. | Platinum silicide fuse links for integrated circuit devices |
US4198744A (en) * | 1978-08-16 | 1980-04-22 | Harris Corporation | Process for fabrication of fuse and interconnects |
US4184933A (en) | 1978-11-29 | 1980-01-22 | Harris Corporation | Method of fabricating two level interconnects and fuse on an IC |
JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
JPS59154038A (ja) * | 1983-02-23 | 1984-09-03 | Hitachi Ltd | 半導体装置 |
US4598462A (en) | 1983-04-07 | 1986-07-08 | Rca Corporation | Method for making semiconductor device with integral fuse |
JPH02215149A (ja) * | 1989-02-16 | 1990-08-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
US5311039A (en) * | 1990-04-24 | 1994-05-10 | Seiko Epson Corporation | PROM and ROM memory cells |
US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
US5466484A (en) * | 1993-09-29 | 1995-11-14 | Motorola, Inc. | Resistor structure and method of setting a resistance value |
US5625218A (en) * | 1994-06-17 | 1997-04-29 | Nippondenso Co., Ltd. | Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof |
EP0696056B1 (en) | 1994-07-29 | 2000-01-19 | STMicroelectronics, Inc. | Method of testing and repairing an integrated circuit structure and forming a passivation structure |
US5444287A (en) | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
EP0762498A3 (en) | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
US5789970A (en) | 1995-09-29 | 1998-08-04 | Intel Corporation | Static, low current, low voltage sensing circuit for sensing the state of a fuse device |
US5708291A (en) | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
US5712206A (en) * | 1996-03-20 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method of forming moisture barrier layers for integrated circuit applications |
US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
US5899736A (en) | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
-
2000
- 2000-05-30 US US09/580,132 patent/US6368902B1/en not_active Expired - Fee Related
-
2001
- 2001-05-18 EP EP01937502A patent/EP1285463B1/en not_active Expired - Lifetime
- 2001-05-18 DE DE60122878T patent/DE60122878T2/de not_active Expired - Lifetime
- 2001-05-18 WO PCT/US2001/015998 patent/WO2001093331A2/en active IP Right Grant
- 2001-05-25 DE DE10125407A patent/DE10125407B4/de not_active Expired - Fee Related
- 2001-05-29 JP JP2001160394A patent/JP3703086B2/ja not_active Expired - Fee Related
- 2001-08-01 TW TW090113042A patent/TW518735B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103594450A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的电可编程熔丝结构 |
CN103594450B (zh) * | 2012-08-13 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的电可编程熔丝结构 |
Also Published As
Publication number | Publication date |
---|---|
WO2001093331A3 (en) | 2002-07-18 |
JP3703086B2 (ja) | 2005-10-05 |
DE60122878T2 (de) | 2007-04-05 |
EP1285463B1 (en) | 2006-09-06 |
DE10125407B4 (de) | 2006-02-23 |
DE60122878D1 (de) | 2006-10-19 |
WO2001093331A2 (en) | 2001-12-06 |
JP2002057217A (ja) | 2002-02-22 |
EP1285463A2 (en) | 2003-02-26 |
DE10125407A1 (de) | 2001-12-20 |
US6368902B1 (en) | 2002-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW518735B (en) | Enhanced fuses by the local degradation of the fuse link | |
US6521971B2 (en) | Metal fuse in copper dual damascene | |
US7867832B2 (en) | Electrical fuse and method of making | |
US6433404B1 (en) | Electrical fuses for semiconductor devices | |
US4853758A (en) | Laser-blown links | |
US8299570B2 (en) | Efuse containing sige stack | |
TW445623B (en) | Crack stop between neighboring fuses for protection from fuse blow damage | |
US5789794A (en) | Fuse structure for an integrated circuit element | |
JP2002043432A (ja) | 半導体装置およびその製造方法 | |
EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
JP2003007821A (ja) | 半導体装置およびその製造方法 | |
TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
KR100594219B1 (ko) | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 | |
JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
KR101936921B1 (ko) | 반도체 소자의 안티퓨즈 및 그의 형성 방법 | |
EP4369397A1 (en) | Electronic fuses with an airgap under the fuse link | |
JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
US20070190751A1 (en) | Semiconductor fuses and methods for fabricating and programming the same | |
JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
JPH11111847A (ja) | 半導体装置及びその製造方法 | |
JPS6139550A (ja) | 半導体ヒユ−ズ素子 | |
JPS59119742A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |