JP3703086B2 - ヒューズ及びこれの作製方法 - Google Patents
ヒューズ及びこれの作製方法 Download PDFInfo
- Publication number
- JP3703086B2 JP3703086B2 JP2001160394A JP2001160394A JP3703086B2 JP 3703086 B2 JP3703086 B2 JP 3703086B2 JP 2001160394 A JP2001160394 A JP 2001160394A JP 2001160394 A JP2001160394 A JP 2001160394A JP 3703086 B2 JP3703086 B2 JP 3703086B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- fuse
- angstroms
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に集積回路板上のヒューズに関し、詳細には、制御されかつ予測可能な劣化領域を有するヒューズに関する。
【０００２】
【従来の技術】
集積回路メモリが冗長であることは、歩留りを改善するための、現行のチップ製造戦略の一部をなす。チップ上の欠陥のあるセルを重複または冗長回路に代えることによって、集積回路メモリの歩留りは著しく増加する。現在実施されているやり方は、導電性接続を切断しまたは溶断することであり（ヒューズ）、それによって、機能しないセルの代わりに冗長なメモリ・セルを使用することが可能になる。集積回路の製造では、チップが特定の適用例に適合するように、チップおよびモジュールのカストマイズを行うことも一般的なやり方である。多様な用途が考えられる集積回路内でヒューズを選択的に溶断することによって、単一の集積回路設計を経済的に製造することができ、かつ多様なカスタム・ユーズに適合させることができる。
【０００３】
一般に、集積回路設計にはヒューズまたはヒュージブル・リンクが組み込まれ、これらのヒューズは、例えばこれらのヒューズを開状態にするのに十分な大きさの電流を通すことによって、選択的に溶断される。あるいは、ヒューズを劣化させてヒューズの抵抗を増大させるため、ヒューズを完全に溶断するのに必要とされる電流よりも弱い電流をヒューズに印加することができる。ヒューズを選択的に溶断しまたは劣化させるプロセスは、しばしば「プログラミング（programming）」と呼ばれる。電流でヒューズ・リンクを溶断することの代案として、破断される各ヒューズの上方にウィンドウを開け、レーザを使用してヒューズを溶断し、次いでこのウィンドウにパッシベーション層を充填することがある。
【０００４】
図１ないし図３では、従来のヒューズを符号１０で概略的に示す。図１および図２は、プログラミング前の従来のヒューズの上平面図および断面図をそれぞれ示す。図３は、ヒューズをプログラミングした後の、図２に示されるものと同じ断面図を示す。ヒューズは、多結晶シリコン層１８上に配置された導電性ケイ化物層１４に電気的に接触している２つのコンタクト１６を含む。ヒューズは、一般に絶縁性パッシベーション層で覆われている（図示せず）。ケイ化物層１４および多結晶シリコン層１８はスタック状に配置され、このスタックは絶縁層１２上に配置されている。絶縁層１２は典型的な場合酸化物層であり、この酸化物層自体は基板２０上に付着されまたは成長される。基板２０は、典型的な場合、単結晶シリコンである。
【０００５】
次に図２を参照すると、ヒューズ内を流れる電流は、一般に一方のコンタクト１６からケイ化物層１４を通って他方のコンタクト１６へと進む。電流が、ヒューズの閾値電流値を超えるレベルまで増大する場合、ケイ化物層１４が溶融して回路が効果的に開くことになる。得られた「溶断」ヒューズを図３に示す。溶融したケイ化物では、切れ目２２のどちらの側にも集塊２４が形成される。図１ないし図３に示すヒューズは、下に在る多結晶シリコン層１８の特性を変えることによって修正することが可能である。多結晶シリコン層１８に多量にドープされる場合、例えば、この多結晶シリコン層１８はより高い抵抗のパスとしての役割をすることができ、その内部には、ケイ化物層１４内に切れ目２２が生じた後に電流が流れることになる。
【０００６】
【発明が解決しようとする課題】
しかし、上述のヒューズ設計では、ケイ化物層１４内に切れ目２２を確実に局在化させることができない。ケイ化物層１４を溶融させるプロセスは、損傷を与える可能性のあるかなりの量の熱を発生させるので、切れ目２２が形成される可能性のある面積を縮小し、またはヒューズをプログラミングするのに必要とされるエネルギーを減少させ、またはヒューズをプログラミングするときに隣接する構成要素に損傷を与える可能性を別のやり方で減少させることが望ましい。切れ目２２をケイ化物層１４の予め画定された領域に局在化させようとする試みには、ケイ化物の領域を狭めて狭窄領域を形成すること（「ネック（neck）」を形成すること）が含まれていた。あるいは、損傷を最小限に抑えようとする従来の試みには、集積回路内でヒューズを物理的に分離しまたは封じ込めることが含まれていた。
【０００７】
しかし、従来のヒューズ設計では、ヒューズを溶断することによって生じる望ましくない損傷が無くならず、最終製品のコストが増し、または最終製品の設計品質が望ましくないものになった。当技術分野で必要なのは、ヒューズをプログラミングすることにより、従来の技法よりも少ないエネルギーを使用して、コンタクト１６間に定められた点でケイ化物層１４を再現可能に劣化させかつ溶融させるように製作されたヒューズである。
【０００８】
【課題を解決するための手段】
従来技術に関する上述およびその他の欠点は、多結晶シリコン層と、多結晶シリコン層上に配置された導電層と、導電層上に配置されたカバー層とを含む本発明のヒューズ構造であって、カバー層が、第１の材料と、この第１の材料中に配置された充填材料を含む充填材料領域とを含み、充填材料が導電層に接触している本発明のヒューズ構造によって、克服されまたは多少とも解決される。
【０００９】
また本発明は、上述のヒューズを作製するための方法でもある。この方法は、多結晶シリコン層を形成するステップと、多結晶シリコン層上に導電層を形成するステップと、導電層上に第１の材料を含むカバー層を形成するステップと、第１のフォトレジストでマスキングをし、パターニングし、かつエッチングして、多結晶シリコン層と導電層とカバー層とを含むスタックを画定するステップとを必要とする。次いでこのスタックを第２のフォトレジストでマスキングし、パターニングし、さらにエッチングして、カバー層内にギャップを画定する。次いでこのギャップに充填材料を充填して充填材料領域を形成するが、この充填材料領域は導電層に接触するものである。
【００１０】
【発明の実施の形態】
本明細書では、電子回路で使用されるヒューズについて記述する。このヒューズは、多結晶シリコン層上に配置された導電層とカバー層とを含み、このカバー層は、好ましくは第１の比較的不活性な材料と共に、その内部に配置された充填材料を含む充填材料領域を含むものである。２つのコンタクトは、ヒューズの導電層に電気的に接触した状態で配置することができる。導電層内に十分な電流を通すことによってヒューズをプログラミングすると、導電層は、カバー層の充填材料領域の下に在る領域で優先的に劣化し、溶融する。このように劣化が局在化して生じるのは、カバー層が選択的に除去されることによって導電層が物理的に応力を受けるからであり、また導電層の劣化が、好ましい実施形態においてはカバー層の比較的不活性な第１の材料よりも不活性ではない充填材料の下で増大するからであるという両方の理由による。それによって導電層は、カバー層の充填材料の直下の点で劣化する。
【００１１】
図４は、基板および絶縁体上に位置付けられ、かつパッシベーション層に包まれた本発明のヒューズの一実施形態の断面図を、符号１００で概略的に示す。図４およびそれ以降の図に示す層の相対的な厚さは、必ずしも正しい尺度で示す必要は無く、例示を目的とするものである。ヒューズ構造は、従来のどのようなデバイス基板上にも形成することができるが、基板層１１４上に形成された酸化物層１１２上に形成することが好ましい。酸化物層１１２は、二酸化ケイ素、またはその他の従来の酸化物、または当技術分野で知られている絶縁体でよく、その厚さはヒューズを電気的に絶縁するのに十分なものである。酸化物層１１２の厚さ「ｔ１」は、一実施形態では約２５００オングストローム（Å）ないし約４５００オングストロームであり、下に在る基板層１１４の熱酸化によって、または当技術分野で周知のその他の技法によって形成することができる。基板層１１４は、数ある従来の基板の中でも単結晶シリコンでよい。コンタクト１０６を除いてヒューズ構造は絶縁性パッシベーション層１１６に包まれており、この層は、数ある従来の材料の中でも二酸化ケイ素でよい。パッシベーション層１１６は、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０をカプセル化するのに十分であり、かつヒューズが電気的または機械的な損傷を受けないように十分な、厚さ「ｔ５」に形成される。
【００１２】
ヒューズ自体は、酸化物層１１２上に配置された多結晶シリコン層１０２と、多結晶シリコン層１０２上に配置された導電層１０４と、導電層１０４上に配置されたカバー層１１０とを含む。充填材料領域１１１は、カバー層１１０内に配置される。ヒューズに対して外部から直接電気的なアクセスをとることが望まれる場合には、そのようなアクセスを得るために、２つのコンタクト１０６を、ヒューズの導電層１０４と電気的に連絡する状態で配置することが好ましい。図５は、理解し易いように、パッシベーション層１１６、酸化物層１１２、および基板層１１４を除去した状態の、図４のヒューズを示す平面図である。図４および図５に示すように、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０はスタック状に形成され、したがって一実施形態では、これらの幅「ｗ」および長さ「ｌ」は互いに同じである。
【００１３】
多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の幅「ｗ」および長さ「ｌ」がそれぞれほぼ同じである一実施形態では、このプロセス技法の下限と同程度に狭い幅「ｗ」であることが好ましい。例えば、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の幅「ｗ」は０．５０ミクロン未満にすることができ、幅「ｗ」は０．２０ミクロン未満であることが好ましい。多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の長さ「ｌ」は、一実施形態では幅「ｗ」の３倍から５０倍の間であり、長さ「ｌ」は幅「ｗ」の約５倍から約１０倍の間であることが好ましいが、長さ「ｌ」は、適用例に応じてさらに著しく増大させることができる。
【００１４】
図５に示す上面図からわかるように、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の形状は、コンタクト１０６を通して所望の電気接続を提供すると同時に、カバー層１１０内に充填材料領域１１１として十分なスペースを提供するのに適する任意の形状でよい。その例として、コンタクト１０６の周りに拡張された領域を有する形状や、コンタクト１０６の周りの領域からコンタクト１０６間の領域にかけて先細りにされた形状が含まれるが、これらに限定されない。当業者なら、より多くの形状が可能であり、それらは本発明の精神および範囲内にあることを理解するであろう。
【００１５】
酸化物層１１２上には多結晶シリコン層１０２が形成され、その厚さは、適用例に応じて導電層１０４を支持するのに適する任意の厚さでよく、厚さ「ｔ２」は約２，０００Å（オングストローム）ないし約３，０００Åであることが好ましく、厚さ「ｔ２」は約２，３００Åないし約２，７００Åであることが特に好ましい。多結晶シリコン層１０２は、ｐ型ドーピングが行われたもの、ｎ型ドーピングが行われたもの、またはドーピングが行われていないものであって、ヒューズをプログラミングした後に望ましくない電流が流れないように、十分なシート抵抗を有するものでよい。約１００オーム／□よりも大きい抵抗が好ましく、約５００オーム／□よりも大きい抵抗が特に好ましい。
【００１６】
多結晶シリコン層１０２上には導電層１０４が形成される。導電層１０４は、抵抗が十分に低く、ヒューズ環境に適合し、処理中に多結晶シリコン層１０２上に形成することができる任意の材料でよい。導電層１０４は、ケイ化コバルトやケイ化チタン、ケイ化タングステン、ケイ化タンタル、ケイ化白金などであって前述の少なくとも１種を含んだ材料を含む金属ケイ化物などでよく、とりわけケイ化コバルト、ケイ化タングステン、およびケイ化チタンが好ましい。導電層１０４の厚さ「ｔ３」は、導電経路を提供するのに十分なものであり、プログラムするための過剰の電流は必要無い。一実施形態で、導電層１０４は、ケイ化コバルトなどの金属ケイ化物であり、その厚さ「ｔ３」は約２００Åないし約３００Åであり、その厚さは約２２５Åないし約２７５Åが好ましく、そのシート抵抗は約１５オーム／□未満であり、そのシート抵抗は約１０オーム／□未満が好ましい。
【００１７】
カバー層１１０は、下に在る導電層１０４をサポートすることができ、処理中に十分エッチングされたときに下に在る導電層１０４内に応力集中を局在化させることになる、任意の従来の材料でよい第１の材料を含む。カバー層１１０の局在化領域内にある導電層１０４からサポートを取り払うと、下に在る導電層１０４内に応力集中が生じるので、カバー層１１０の第１の材料はサポート性を有することが好ましい。上記のように生じた応力集中により、導電層１０４では、応力集中の部位が優先的に劣化する。
【００１８】
さらに、カバー層１１０は、第１の材料として比較的不活性な材料を含むことが好ましい。カバー層１１０に使用される第１の材料は比較的不活性であることが好ましいが、その理由は、後で比較的不活性ではない材料を充填材料領域１１１に使用する場合、その比較的不活性ではない充填材料を用いることによって、充填材料領域１１１の下に在る導電層１０４領域内での劣化速度が、カバー層１１０の比較的不活性な第１の材料の下に在る導電層１０４の残りの部分での劣化速度に対して増大することになるからである。カバー層１１０の第１の材料は、従来のチップ製作中に腐食剤バリアとして通常付着されるような、窒化物を含んでよい。
【００１９】
カバー層１１０の充填材料領域１１１は、カバー層１１０内のエッチングされたギャップに充填されて導電層１０４を覆うことができる、任意の従来の材料を含むことができる。上記論じたように、充填材料領域１１１は、カバー層１１０を形成するのに使用される比較的不活性な第１の材料よりも不活性ではない充填材料を含むことが好ましい。例えば、充填材料は、Silicon Low K（「ＳＩＬＫ」）、比較的弱く結合している酸素または窒素を含む材料、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ（spin on glass）材料、シリケート、特にフルオロシリケートと、前述の少なくとも１種を含んだ組合せを含む。
【００２０】
カバー層１１０の厚さ「ｔ４」は、プログラミング中、下に在る導電層１０４の抵抗を充填材料領域１１１によって区別をつけて変えることができるように、十分なものである。例えば一実施形態では、カバー層１１０は、第１の材料として窒化物腐食剤バリアを含み、このカバー層１１０は、厚さが約２００Åないし約４００Åであり、厚さ「ｔ４」は約２５０Åないし約３５０Åが好ましい。カバー層１１０の充填材料領域１１１は、その厚さがカバー層１１０の残りの部分とは異なるものでよいが、一実施形態では、実質上同様の厚さであることが好ましい。さらに、充填材料領域１１１は、図５に示すようにカバー層１１０の幅「ｗ」の端から端まで延びてよく、あるいは図６に示すように、カバー層の内側に配置することができる。充填材料領域１１１は任意の形状で形成することができ、そのうち２種の形状について図５および図６に示すが、実質上長方形であることが好ましい。さらに、充填材料領域１１１は、カバー層１１０の長さ「ｌ」に沿ってコンタクト間の任意の位置に形成することができ、カバー層のほぼ中央の位置（図５および図６に示す）が好ましい。
【００２１】
コンタクト１０６はヒューズの対向端部に配置され、ヒューズと外部デバイスとの間に電気接続を提供するため、またはヒューズと同じ集積回路内のその他の構成要素との間に電気接続を提供するために、導電層１０４に結合される。プログラミングするためにヒューズにアクセスできるように、コンタクト１０６を金属接続ラインに接続することができる。コンタクト１０６は、タングステンなど、集積回路の使用に適する任意の従来の導電材料から形成することができる。あるいは、導電層１０４に直接接触するように相互接続ラインを形成することができ、その場合、パッシベーション層１１６の表面下にある相互接続ラインの部分はコンタクト１０６である。
【００２２】
図４、５、および６は、本発明のヒューズの実施形態であって２つのコンタクト１０６が設けられたものを示すが、機能性を高めまたはプログラミングを容易にするために、ヒューズのどちらかの端部に任意の数のコンタクト１０６を設けることができる。図７は代替の実施形態を示し、ヒューズ上には複数のコンタクト１１８が設けられている。図７に示すように、ヒューズのどちらかの端部の幅「ｗ２」を増大させて、複数のコンタクト１１８を収容する。ヒューズを適正に機能させるのにコンタクト領域の実際の寸法は重要ではなく、任意の特定の適用例の要求に合うように、多くの代替例を実施することができる。
【００２３】
図８ないし図１４は、上述のヒューズを製作することができる方法の一実施形態を示す。図８は、いくつかの予備的な製作ステップを実行した後の、本発明の一実施形態のヒューズの先駆体を示す断面図である。具体的には、以下のステップ、すなわち酸化物層１１２上に多結晶シリコン層１０２を付着し、多結晶シリコン層１０２上に導電層１０４を付着し、導電層１０４上にカバー層１１０の第１の材料を付着し、得られた３層スタックを第１のフォトレジスト層で覆い（図示せず）、フォトレジストをパターニングし、３層スタックをエッチングし、フォトレジストを除去して図８に示す構造にする各ステップ、またはそれらと均等なステップを、周知の技法を使用して実行した。
【００２４】
図９は、第２のフォトレジスト層１２２を形成してパターニングし、このフォトレジスト１２２のウィンドウ１２４を通してカバー層１１０のある領域を露出させた後の、図８のヒューズの先駆体を示す。図１０は、反応性イオン・エッチングなどの任意の従来のエッチング技法でよいエッチング・プロセスにかけられて、カバー層１１０の露出部分が除去された、図９のヒューズ先駆体を示す。エッチング後、ギャップ１２０がカバー層１１０内に画定される。カバー層１１０よる導電層１０４の局所的サポートがギャップ１２０の領域では取り払われているので、このギャップ１２０のエッジの下に在る導電層１０４領域に応力集中が生じる（図１０中「Ｃ」が付された円によって示される）。
【００２５】
上記論じたように、ギャップ１２０には任意の適切な材料を充填することができ、カバー層１１０を形成するために予め付着された第１の材料よりも、比較的不活性ではない充填材料を充填することが好ましい。ギャップ１２０には、フォトレジスト１２２を除去する前、または後に充填することができる。下に在る導電層１０４に損傷を与えない任意の塗布技法を使用して、ギャップ１２０内に充填材料領域１１１を形成することができる。例えば、フォトレジスト１２２のウィンドウ１２４を通してカバー層１１０のギャップ１２０内にＳＩＬＫを付着し、それによって充填材料領域１１１を形成することができる。好ましい実施形態では、フォトレジスト１２２を除去し、スピン・オン（spin-on）技法などの当技術分野で周知の方法によりＳＩＬＫを塗布して、充填材料領域１１１を形成する。
【００２６】
図１１は、充填材料領域１１１を形成し、第２のフォトレジスト層１２２を除去した後の、ヒューズの先駆体を示す。図１２は、パッシベーション層１１６を形成した後の図１１の先駆体を示す。図１３は、第３のフォトレジスト層１２８を塗布してパターニングし、パッシベーション層１１６およびカバー層１１０の露出している領域をエッチングしてコンタクト領域１３０を形成した後の、ヒューズ先駆体を示す。コンタクト領域１３０内のコンタクト１０６の形成は従来の技法を使用して行い、第３のフォトレジスト層１２８を除去して図１４に示す最終のヒューズの実施形態を得る。十分なプログラミング電流を導電層１０４内に通すと、導電層１０４は、充填材料領域１１１の下にある部分が優先的に劣化するが、その理由は、カバー層１１０のサポートがカバー層１１０のエッチング・ステップ中に取り払われたからであり、かつ導電層１０４が比較的不活性ではない充填材料の下でより急速に劣化するからである。
【００２７】
ヒューズの別の実施形態では、エッチング中にカバー層１１０に形成されたギャップ１２０を、エッチング後、充填しないまま残すことができ、図１５に示すように、後でパッシベーション層１１６の形成中に、パッシベーション層１１６の形成に使用した材料を充填することができる。この場合、充填材料領域１１１'は、窒化ケイ素や二酸化ケイ素、または前述の少なくとも１種を含む組合せなど、任意の従来のパッシベーション材料でよい。この実施形態では、カバー層１１０の第１の材料と充填材料領域１１１'の充填材料との不活性の度合いに差があることによる影響が加えられることなく、カバー層のエッチング中に導電層１０４に応力集中を生じさせることによって、ヒューズ溶断領域の局在化が実現される。この実施形態の製作および寸法は、従来の実施形態に関して上記述べたものと同様である。
【００２８】
本発明のヒューズによれば、より少ないエネルギーを使用して予測可能な領域で「溶断」し、したがって隣接する構造およびデバイスに対して従来のヒューズよりも損傷を与える傾向が少ないヒューズを集積回路に組み込むことが可能になる。さらに、ヒューズ構造を分離する必要が無くなり、プログラミングがより確実に、予測可能に、かつ効率的になる。
【００２９】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３０】
（１）多結晶シリコン層と、
前記多結晶シリコン層上に配置された導電層と、
前記導電層上に配置されたカバー層とを含み、
前記カバー層が、第１の材料と、前記第１の材料中に配置された充填材料を含む充填材料領域とを含み、前記充填材料が前記導電層に接触しているヒューズ構造。
（２）前記充填材料が前記第１の材料よりも不活性ではない上記（１）に記載のヒューズ。
（３）前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料がＳＩＬＫ、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ（spin on glass）材料、シリケート、またはフルオロシリケートを含む上記（２）に記載のヒューズ。
（４）前記金属ケイ化物には、ケイ化コバルト、ケイ化タングステン、またはケイ化チタンが含まれる上記（３）に記載のヒューズ。
（５）前記充填剤領域が前記カバー層の中心に配置されている上記（１）に記載のヒューズ。
（６）前記カバー層の厚さが約２００オングストロームないし約４００オングストロームである上記（１）に記載のヒューズ。
（７）前記カバー層の厚さが約２５０オングストロームないし約３５０オングストロームである上記（６）に記載のヒューズ。
（８）前記充填材料領域が、前記カバー層の厚み全体にわたって延びる上記（１）に記載ヒューズ。
（９）前記導電層の厚さが約２００オングストロームないし約３００オングストロームであり、シート抵抗が約１５オーム／□未満である上記（１）に記載のヒューズ。
（１０）前記導電層の厚さが約２２５オングストロームないし約２７５オングストロームであり、シート抵抗が約１０オーム／□未満である上記（９）に記載のヒューズ。
（１１）前記多結晶シリコン層の厚さが約２，０００オングストロームないし約３，０００オングストロームであり、シート抵抗が約１００オームよりも大きい上記（１）に記載のヒューズ。
（１２）前記多結晶シリコン層の厚さが約２，３００オングストロームないし約２，７００オングストロームであり、シート抵抗が約５００オームよりも大きい上記（１１）に記載のヒューズ。
（１３）前記充填材料が、パッシベーション層に使用される材料である上記（１）に記載のヒューズ。
（１４）前記導電層に接触して配置された２つのコンタクトをさらに含み、前記充填材料領域が前記コンタクト間に配置されている上記（１）に記載のヒューズ。
（１５）多結晶シリコン層を形成するステップと、
前記多結晶シリコン層上に導電層を形成するステップと、
前記導電層上に、第１の材料を含むカバー層を形成するステップと、
第１のホトレジストでマスキングし、パターニングし、エッチングして、前記多結晶シリコン層と、前記導電層と、前記カバー層とを含むスタックを画定するステップと、
第２のフォトレジストでマスキングし、パターニングし、エッチングして、前記カバー層内にギャップを画定するステップと、
前記ギャップに充填材料を充填して、前記導電層に接触する充填材料領域を形成するステップと
を含む、ヒューズの作製方法。
（１６）前記充填材料が、前記第１の材料よりも不活性ではない上記（１５）に記載の方法。
（１７）前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料がＳＩＬＫ、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ材料、シリケート、またはフルオロシリケートを含む上記（１６）に記載の方法。
（１８）前記金属ケイ化物には、ケイ化コバルト、ケイ化タングステン、またはケイ化チタンが含まれる上記（１７）に記載の方法。
（１９）前記充填材料領域が、前記カバー層の中心に形成されている上記（１５）に記載の方法。
（２０）前記カバー層の厚さが約２００オングストロームないし約４００オングストロームである上記（１５）に記載の方法。
（２１）前記カバー層の厚さが約２５０オングストロームないし約３５０オングストロームである上記（２０）に記載の方法。
（２２）前記充填材料領域が、前記カバー層の厚み全体にわたって延びる上記（１５）に記載の方法。
（２３）前記導電層の厚さが約２００オングストロームないし約３００オングストロームであり、シート抵抗が約１５オーム／□未満である上記（１５）に記載の方法。
（２４）前記導電層の厚さが約２２５オングストロームないし約２７５オングストロームであり、シート抵抗が約１０オーム／□未満である上記（２３）に記載の方法。
（２５）前記多結晶シリコン層の厚さが約２，０００オングストロームないし約３，０００オングストロームであり、シート抵抗が約１００オームよりも大きい上記（１５）に記載の方法。
（２６）前記多結晶シリコン層の厚さが約２，３００オングストロームないし約２，７００オングストロームであり、シート抵抗が約５００オームよりも大きい上記（２５）に記載の方法。
（２７）前記充填材料が、パッシベーション層に使用される材料である上記（１５）に記載の方法。
（２８）前記ギャップを充填する前記ステップの後、前記導電層に接触して配置された２つのコンタクトを形成するステップをさらに含み、前記充填材料領域が前記コンタクト間に配置されている上記（１５）に記載の方法。
（２９）前記ギャップを充填する前記ステップが、パッシベーション層の形成中に行われる上記（１５）に記載の方法。
（３０）前記充填材料が、二酸化ケイ素、窒化ケイ素、または前述の少なくとも１種を含む組合せを含む上記（２９）に記載の方法。
【図面の簡単な説明】
【図１】従来のヒューズの平面図である。
【図２】図１のヒューズのＡ−Ａ'に沿った断面図である。
【図３】ヒューズをプログラミングした後の、図２に示すものの断面図である。
【図４】カバー層に組み込まれた充填材料を示す、本発明のヒューズの一実施形態の断面図である。
【図５】図４のヒューズの部分平面図である。
【図６】カバー層の充填材料の代替の実施形態を示す部分平面図である。
【図７】本発明のヒューズの一実施形態を示す平面図である。
【図８】スタックの形成を示す、ヒューズ先駆体の断面図である。
【図９】マスク層の形成およびパターニングを示す、ヒューズ先駆体の断面図である。
【図１０】カバー層のある領域のエッチングを示す、ヒューズ先駆体の断面図である。
【図１１】カバー層内の充填材料の形成を示す、ヒューズ先駆体の断面図である。
【図１２】パッシベーション層の形成を示す、ヒューズ先駆体の断面図である。
【図１３】コンタクト形成用のスペースを設けるためにパッシベーション層およびカバー層をエッチングした後の先駆体を示す、ヒューズ先駆体の断面図である。
【図１４】本発明のヒューズの一実施形態を示す断面図である。
【図１５】本発明のヒューズの別の実施形態の断面図であって、パッシベーション層の形成中に充填材料が形成される状態を示す図である。
【符号の説明】
１０２ 多結晶シリコン層
１０４ 導電層
１０６ コンタクト
１１０ カバー層
１１１ 充填材料領域
１１２ 酸化物層
１１４ 基板層
１１６ パッシベーション層
【発明の属する技術分野】
本発明は、一般に集積回路板上のヒューズに関し、詳細には、制御されかつ予測可能な劣化領域を有するヒューズに関する。
【０００２】
【従来の技術】
集積回路メモリが冗長であることは、歩留りを改善するための、現行のチップ製造戦略の一部をなす。チップ上の欠陥のあるセルを重複または冗長回路に代えることによって、集積回路メモリの歩留りは著しく増加する。現在実施されているやり方は、導電性接続を切断しまたは溶断することであり（ヒューズ）、それによって、機能しないセルの代わりに冗長なメモリ・セルを使用することが可能になる。集積回路の製造では、チップが特定の適用例に適合するように、チップおよびモジュールのカストマイズを行うことも一般的なやり方である。多様な用途が考えられる集積回路内でヒューズを選択的に溶断することによって、単一の集積回路設計を経済的に製造することができ、かつ多様なカスタム・ユーズに適合させることができる。
【０００３】
一般に、集積回路設計にはヒューズまたはヒュージブル・リンクが組み込まれ、これらのヒューズは、例えばこれらのヒューズを開状態にするのに十分な大きさの電流を通すことによって、選択的に溶断される。あるいは、ヒューズを劣化させてヒューズの抵抗を増大させるため、ヒューズを完全に溶断するのに必要とされる電流よりも弱い電流をヒューズに印加することができる。ヒューズを選択的に溶断しまたは劣化させるプロセスは、しばしば「プログラミング（programming）」と呼ばれる。電流でヒューズ・リンクを溶断することの代案として、破断される各ヒューズの上方にウィンドウを開け、レーザを使用してヒューズを溶断し、次いでこのウィンドウにパッシベーション層を充填することがある。
【０００４】
図１ないし図３では、従来のヒューズを符号１０で概略的に示す。図１および図２は、プログラミング前の従来のヒューズの上平面図および断面図をそれぞれ示す。図３は、ヒューズをプログラミングした後の、図２に示されるものと同じ断面図を示す。ヒューズは、多結晶シリコン層１８上に配置された導電性ケイ化物層１４に電気的に接触している２つのコンタクト１６を含む。ヒューズは、一般に絶縁性パッシベーション層で覆われている（図示せず）。ケイ化物層１４および多結晶シリコン層１８はスタック状に配置され、このスタックは絶縁層１２上に配置されている。絶縁層１２は典型的な場合酸化物層であり、この酸化物層自体は基板２０上に付着されまたは成長される。基板２０は、典型的な場合、単結晶シリコンである。
【０００５】
次に図２を参照すると、ヒューズ内を流れる電流は、一般に一方のコンタクト１６からケイ化物層１４を通って他方のコンタクト１６へと進む。電流が、ヒューズの閾値電流値を超えるレベルまで増大する場合、ケイ化物層１４が溶融して回路が効果的に開くことになる。得られた「溶断」ヒューズを図３に示す。溶融したケイ化物では、切れ目２２のどちらの側にも集塊２４が形成される。図１ないし図３に示すヒューズは、下に在る多結晶シリコン層１８の特性を変えることによって修正することが可能である。多結晶シリコン層１８に多量にドープされる場合、例えば、この多結晶シリコン層１８はより高い抵抗のパスとしての役割をすることができ、その内部には、ケイ化物層１４内に切れ目２２が生じた後に電流が流れることになる。
【０００６】
【発明が解決しようとする課題】
しかし、上述のヒューズ設計では、ケイ化物層１４内に切れ目２２を確実に局在化させることができない。ケイ化物層１４を溶融させるプロセスは、損傷を与える可能性のあるかなりの量の熱を発生させるので、切れ目２２が形成される可能性のある面積を縮小し、またはヒューズをプログラミングするのに必要とされるエネルギーを減少させ、またはヒューズをプログラミングするときに隣接する構成要素に損傷を与える可能性を別のやり方で減少させることが望ましい。切れ目２２をケイ化物層１４の予め画定された領域に局在化させようとする試みには、ケイ化物の領域を狭めて狭窄領域を形成すること（「ネック（neck）」を形成すること）が含まれていた。あるいは、損傷を最小限に抑えようとする従来の試みには、集積回路内でヒューズを物理的に分離しまたは封じ込めることが含まれていた。
【０００７】
しかし、従来のヒューズ設計では、ヒューズを溶断することによって生じる望ましくない損傷が無くならず、最終製品のコストが増し、または最終製品の設計品質が望ましくないものになった。当技術分野で必要なのは、ヒューズをプログラミングすることにより、従来の技法よりも少ないエネルギーを使用して、コンタクト１６間に定められた点でケイ化物層１４を再現可能に劣化させかつ溶融させるように製作されたヒューズである。
【０００８】
【課題を解決するための手段】
従来技術に関する上述およびその他の欠点は、多結晶シリコン層と、多結晶シリコン層上に配置された導電層と、導電層上に配置されたカバー層とを含む本発明のヒューズ構造であって、カバー層が、第１の材料と、この第１の材料中に配置された充填材料を含む充填材料領域とを含み、充填材料が導電層に接触している本発明のヒューズ構造によって、克服されまたは多少とも解決される。
【０００９】
また本発明は、上述のヒューズを作製するための方法でもある。この方法は、多結晶シリコン層を形成するステップと、多結晶シリコン層上に導電層を形成するステップと、導電層上に第１の材料を含むカバー層を形成するステップと、第１のフォトレジストでマスキングをし、パターニングし、かつエッチングして、多結晶シリコン層と導電層とカバー層とを含むスタックを画定するステップとを必要とする。次いでこのスタックを第２のフォトレジストでマスキングし、パターニングし、さらにエッチングして、カバー層内にギャップを画定する。次いでこのギャップに充填材料を充填して充填材料領域を形成するが、この充填材料領域は導電層に接触するものである。
【００１０】
【発明の実施の形態】
本明細書では、電子回路で使用されるヒューズについて記述する。このヒューズは、多結晶シリコン層上に配置された導電層とカバー層とを含み、このカバー層は、好ましくは第１の比較的不活性な材料と共に、その内部に配置された充填材料を含む充填材料領域を含むものである。２つのコンタクトは、ヒューズの導電層に電気的に接触した状態で配置することができる。導電層内に十分な電流を通すことによってヒューズをプログラミングすると、導電層は、カバー層の充填材料領域の下に在る領域で優先的に劣化し、溶融する。このように劣化が局在化して生じるのは、カバー層が選択的に除去されることによって導電層が物理的に応力を受けるからであり、また導電層の劣化が、好ましい実施形態においてはカバー層の比較的不活性な第１の材料よりも不活性ではない充填材料の下で増大するからであるという両方の理由による。それによって導電層は、カバー層の充填材料の直下の点で劣化する。
【００１１】
図４は、基板および絶縁体上に位置付けられ、かつパッシベーション層に包まれた本発明のヒューズの一実施形態の断面図を、符号１００で概略的に示す。図４およびそれ以降の図に示す層の相対的な厚さは、必ずしも正しい尺度で示す必要は無く、例示を目的とするものである。ヒューズ構造は、従来のどのようなデバイス基板上にも形成することができるが、基板層１１４上に形成された酸化物層１１２上に形成することが好ましい。酸化物層１１２は、二酸化ケイ素、またはその他の従来の酸化物、または当技術分野で知られている絶縁体でよく、その厚さはヒューズを電気的に絶縁するのに十分なものである。酸化物層１１２の厚さ「ｔ１」は、一実施形態では約２５００オングストローム（Å）ないし約４５００オングストロームであり、下に在る基板層１１４の熱酸化によって、または当技術分野で周知のその他の技法によって形成することができる。基板層１１４は、数ある従来の基板の中でも単結晶シリコンでよい。コンタクト１０６を除いてヒューズ構造は絶縁性パッシベーション層１１６に包まれており、この層は、数ある従来の材料の中でも二酸化ケイ素でよい。パッシベーション層１１６は、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０をカプセル化するのに十分であり、かつヒューズが電気的または機械的な損傷を受けないように十分な、厚さ「ｔ５」に形成される。
【００１２】
ヒューズ自体は、酸化物層１１２上に配置された多結晶シリコン層１０２と、多結晶シリコン層１０２上に配置された導電層１０４と、導電層１０４上に配置されたカバー層１１０とを含む。充填材料領域１１１は、カバー層１１０内に配置される。ヒューズに対して外部から直接電気的なアクセスをとることが望まれる場合には、そのようなアクセスを得るために、２つのコンタクト１０６を、ヒューズの導電層１０４と電気的に連絡する状態で配置することが好ましい。図５は、理解し易いように、パッシベーション層１１６、酸化物層１１２、および基板層１１４を除去した状態の、図４のヒューズを示す平面図である。図４および図５に示すように、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０はスタック状に形成され、したがって一実施形態では、これらの幅「ｗ」および長さ「ｌ」は互いに同じである。
【００１３】
多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の幅「ｗ」および長さ「ｌ」がそれぞれほぼ同じである一実施形態では、このプロセス技法の下限と同程度に狭い幅「ｗ」であることが好ましい。例えば、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の幅「ｗ」は０．５０ミクロン未満にすることができ、幅「ｗ」は０．２０ミクロン未満であることが好ましい。多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の長さ「ｌ」は、一実施形態では幅「ｗ」の３倍から５０倍の間であり、長さ「ｌ」は幅「ｗ」の約５倍から約１０倍の間であることが好ましいが、長さ「ｌ」は、適用例に応じてさらに著しく増大させることができる。
【００１４】
図５に示す上面図からわかるように、多結晶シリコン層１０２、導電層１０４、およびカバー層１１０の形状は、コンタクト１０６を通して所望の電気接続を提供すると同時に、カバー層１１０内に充填材料領域１１１として十分なスペースを提供するのに適する任意の形状でよい。その例として、コンタクト１０６の周りに拡張された領域を有する形状や、コンタクト１０６の周りの領域からコンタクト１０６間の領域にかけて先細りにされた形状が含まれるが、これらに限定されない。当業者なら、より多くの形状が可能であり、それらは本発明の精神および範囲内にあることを理解するであろう。
【００１５】
酸化物層１１２上には多結晶シリコン層１０２が形成され、その厚さは、適用例に応じて導電層１０４を支持するのに適する任意の厚さでよく、厚さ「ｔ２」は約２，０００Å（オングストローム）ないし約３，０００Åであることが好ましく、厚さ「ｔ２」は約２，３００Åないし約２，７００Åであることが特に好ましい。多結晶シリコン層１０２は、ｐ型ドーピングが行われたもの、ｎ型ドーピングが行われたもの、またはドーピングが行われていないものであって、ヒューズをプログラミングした後に望ましくない電流が流れないように、十分なシート抵抗を有するものでよい。約１００オーム／□よりも大きい抵抗が好ましく、約５００オーム／□よりも大きい抵抗が特に好ましい。
【００１６】
多結晶シリコン層１０２上には導電層１０４が形成される。導電層１０４は、抵抗が十分に低く、ヒューズ環境に適合し、処理中に多結晶シリコン層１０２上に形成することができる任意の材料でよい。導電層１０４は、ケイ化コバルトやケイ化チタン、ケイ化タングステン、ケイ化タンタル、ケイ化白金などであって前述の少なくとも１種を含んだ材料を含む金属ケイ化物などでよく、とりわけケイ化コバルト、ケイ化タングステン、およびケイ化チタンが好ましい。導電層１０４の厚さ「ｔ３」は、導電経路を提供するのに十分なものであり、プログラムするための過剰の電流は必要無い。一実施形態で、導電層１０４は、ケイ化コバルトなどの金属ケイ化物であり、その厚さ「ｔ３」は約２００Åないし約３００Åであり、その厚さは約２２５Åないし約２７５Åが好ましく、そのシート抵抗は約１５オーム／□未満であり、そのシート抵抗は約１０オーム／□未満が好ましい。
【００１７】
カバー層１１０は、下に在る導電層１０４をサポートすることができ、処理中に十分エッチングされたときに下に在る導電層１０４内に応力集中を局在化させることになる、任意の従来の材料でよい第１の材料を含む。カバー層１１０の局在化領域内にある導電層１０４からサポートを取り払うと、下に在る導電層１０４内に応力集中が生じるので、カバー層１１０の第１の材料はサポート性を有することが好ましい。上記のように生じた応力集中により、導電層１０４では、応力集中の部位が優先的に劣化する。
【００１８】
さらに、カバー層１１０は、第１の材料として比較的不活性な材料を含むことが好ましい。カバー層１１０に使用される第１の材料は比較的不活性であることが好ましいが、その理由は、後で比較的不活性ではない材料を充填材料領域１１１に使用する場合、その比較的不活性ではない充填材料を用いることによって、充填材料領域１１１の下に在る導電層１０４領域内での劣化速度が、カバー層１１０の比較的不活性な第１の材料の下に在る導電層１０４の残りの部分での劣化速度に対して増大することになるからである。カバー層１１０の第１の材料は、従来のチップ製作中に腐食剤バリアとして通常付着されるような、窒化物を含んでよい。
【００１９】
カバー層１１０の充填材料領域１１１は、カバー層１１０内のエッチングされたギャップに充填されて導電層１０４を覆うことができる、任意の従来の材料を含むことができる。上記論じたように、充填材料領域１１１は、カバー層１１０を形成するのに使用される比較的不活性な第１の材料よりも不活性ではない充填材料を含むことが好ましい。例えば、充填材料は、Silicon Low K（「ＳＩＬＫ」）、比較的弱く結合している酸素または窒素を含む材料、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ（spin on glass）材料、シリケート、特にフルオロシリケートと、前述の少なくとも１種を含んだ組合せを含む。
【００２０】
カバー層１１０の厚さ「ｔ４」は、プログラミング中、下に在る導電層１０４の抵抗を充填材料領域１１１によって区別をつけて変えることができるように、十分なものである。例えば一実施形態では、カバー層１１０は、第１の材料として窒化物腐食剤バリアを含み、このカバー層１１０は、厚さが約２００Åないし約４００Åであり、厚さ「ｔ４」は約２５０Åないし約３５０Åが好ましい。カバー層１１０の充填材料領域１１１は、その厚さがカバー層１１０の残りの部分とは異なるものでよいが、一実施形態では、実質上同様の厚さであることが好ましい。さらに、充填材料領域１１１は、図５に示すようにカバー層１１０の幅「ｗ」の端から端まで延びてよく、あるいは図６に示すように、カバー層の内側に配置することができる。充填材料領域１１１は任意の形状で形成することができ、そのうち２種の形状について図５および図６に示すが、実質上長方形であることが好ましい。さらに、充填材料領域１１１は、カバー層１１０の長さ「ｌ」に沿ってコンタクト間の任意の位置に形成することができ、カバー層のほぼ中央の位置（図５および図６に示す）が好ましい。
【００２１】
コンタクト１０６はヒューズの対向端部に配置され、ヒューズと外部デバイスとの間に電気接続を提供するため、またはヒューズと同じ集積回路内のその他の構成要素との間に電気接続を提供するために、導電層１０４に結合される。プログラミングするためにヒューズにアクセスできるように、コンタクト１０６を金属接続ラインに接続することができる。コンタクト１０６は、タングステンなど、集積回路の使用に適する任意の従来の導電材料から形成することができる。あるいは、導電層１０４に直接接触するように相互接続ラインを形成することができ、その場合、パッシベーション層１１６の表面下にある相互接続ラインの部分はコンタクト１０６である。
【００２２】
図４、５、および６は、本発明のヒューズの実施形態であって２つのコンタクト１０６が設けられたものを示すが、機能性を高めまたはプログラミングを容易にするために、ヒューズのどちらかの端部に任意の数のコンタクト１０６を設けることができる。図７は代替の実施形態を示し、ヒューズ上には複数のコンタクト１１８が設けられている。図７に示すように、ヒューズのどちらかの端部の幅「ｗ２」を増大させて、複数のコンタクト１１８を収容する。ヒューズを適正に機能させるのにコンタクト領域の実際の寸法は重要ではなく、任意の特定の適用例の要求に合うように、多くの代替例を実施することができる。
【００２３】
図８ないし図１４は、上述のヒューズを製作することができる方法の一実施形態を示す。図８は、いくつかの予備的な製作ステップを実行した後の、本発明の一実施形態のヒューズの先駆体を示す断面図である。具体的には、以下のステップ、すなわち酸化物層１１２上に多結晶シリコン層１０２を付着し、多結晶シリコン層１０２上に導電層１０４を付着し、導電層１０４上にカバー層１１０の第１の材料を付着し、得られた３層スタックを第１のフォトレジスト層で覆い（図示せず）、フォトレジストをパターニングし、３層スタックをエッチングし、フォトレジストを除去して図８に示す構造にする各ステップ、またはそれらと均等なステップを、周知の技法を使用して実行した。
【００２４】
図９は、第２のフォトレジスト層１２２を形成してパターニングし、このフォトレジスト１２２のウィンドウ１２４を通してカバー層１１０のある領域を露出させた後の、図８のヒューズの先駆体を示す。図１０は、反応性イオン・エッチングなどの任意の従来のエッチング技法でよいエッチング・プロセスにかけられて、カバー層１１０の露出部分が除去された、図９のヒューズ先駆体を示す。エッチング後、ギャップ１２０がカバー層１１０内に画定される。カバー層１１０よる導電層１０４の局所的サポートがギャップ１２０の領域では取り払われているので、このギャップ１２０のエッジの下に在る導電層１０４領域に応力集中が生じる（図１０中「Ｃ」が付された円によって示される）。
【００２５】
上記論じたように、ギャップ１２０には任意の適切な材料を充填することができ、カバー層１１０を形成するために予め付着された第１の材料よりも、比較的不活性ではない充填材料を充填することが好ましい。ギャップ１２０には、フォトレジスト１２２を除去する前、または後に充填することができる。下に在る導電層１０４に損傷を与えない任意の塗布技法を使用して、ギャップ１２０内に充填材料領域１１１を形成することができる。例えば、フォトレジスト１２２のウィンドウ１２４を通してカバー層１１０のギャップ１２０内にＳＩＬＫを付着し、それによって充填材料領域１１１を形成することができる。好ましい実施形態では、フォトレジスト１２２を除去し、スピン・オン（spin-on）技法などの当技術分野で周知の方法によりＳＩＬＫを塗布して、充填材料領域１１１を形成する。
【００２６】
図１１は、充填材料領域１１１を形成し、第２のフォトレジスト層１２２を除去した後の、ヒューズの先駆体を示す。図１２は、パッシベーション層１１６を形成した後の図１１の先駆体を示す。図１３は、第３のフォトレジスト層１２８を塗布してパターニングし、パッシベーション層１１６およびカバー層１１０の露出している領域をエッチングしてコンタクト領域１３０を形成した後の、ヒューズ先駆体を示す。コンタクト領域１３０内のコンタクト１０６の形成は従来の技法を使用して行い、第３のフォトレジスト層１２８を除去して図１４に示す最終のヒューズの実施形態を得る。十分なプログラミング電流を導電層１０４内に通すと、導電層１０４は、充填材料領域１１１の下にある部分が優先的に劣化するが、その理由は、カバー層１１０のサポートがカバー層１１０のエッチング・ステップ中に取り払われたからであり、かつ導電層１０４が比較的不活性ではない充填材料の下でより急速に劣化するからである。
【００２７】
ヒューズの別の実施形態では、エッチング中にカバー層１１０に形成されたギャップ１２０を、エッチング後、充填しないまま残すことができ、図１５に示すように、後でパッシベーション層１１６の形成中に、パッシベーション層１１６の形成に使用した材料を充填することができる。この場合、充填材料領域１１１'は、窒化ケイ素や二酸化ケイ素、または前述の少なくとも１種を含む組合せなど、任意の従来のパッシベーション材料でよい。この実施形態では、カバー層１１０の第１の材料と充填材料領域１１１'の充填材料との不活性の度合いに差があることによる影響が加えられることなく、カバー層のエッチング中に導電層１０４に応力集中を生じさせることによって、ヒューズ溶断領域の局在化が実現される。この実施形態の製作および寸法は、従来の実施形態に関して上記述べたものと同様である。
【００２８】
本発明のヒューズによれば、より少ないエネルギーを使用して予測可能な領域で「溶断」し、したがって隣接する構造およびデバイスに対して従来のヒューズよりも損傷を与える傾向が少ないヒューズを集積回路に組み込むことが可能になる。さらに、ヒューズ構造を分離する必要が無くなり、プログラミングがより確実に、予測可能に、かつ効率的になる。
【００２９】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３０】
（１）多結晶シリコン層と、
前記多結晶シリコン層上に配置された導電層と、
前記導電層上に配置されたカバー層とを含み、
前記カバー層が、第１の材料と、前記第１の材料中に配置された充填材料を含む充填材料領域とを含み、前記充填材料が前記導電層に接触しているヒューズ構造。
（２）前記充填材料が前記第１の材料よりも不活性ではない上記（１）に記載のヒューズ。
（３）前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料がＳＩＬＫ、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ（spin on glass）材料、シリケート、またはフルオロシリケートを含む上記（２）に記載のヒューズ。
（４）前記金属ケイ化物には、ケイ化コバルト、ケイ化タングステン、またはケイ化チタンが含まれる上記（３）に記載のヒューズ。
（５）前記充填剤領域が前記カバー層の中心に配置されている上記（１）に記載のヒューズ。
（６）前記カバー層の厚さが約２００オングストロームないし約４００オングストロームである上記（１）に記載のヒューズ。
（７）前記カバー層の厚さが約２５０オングストロームないし約３５０オングストロームである上記（６）に記載のヒューズ。
（８）前記充填材料領域が、前記カバー層の厚み全体にわたって延びる上記（１）に記載ヒューズ。
（９）前記導電層の厚さが約２００オングストロームないし約３００オングストロームであり、シート抵抗が約１５オーム／□未満である上記（１）に記載のヒューズ。
（１０）前記導電層の厚さが約２２５オングストロームないし約２７５オングストロームであり、シート抵抗が約１０オーム／□未満である上記（９）に記載のヒューズ。
（１１）前記多結晶シリコン層の厚さが約２，０００オングストロームないし約３，０００オングストロームであり、シート抵抗が約１００オームよりも大きい上記（１）に記載のヒューズ。
（１２）前記多結晶シリコン層の厚さが約２，３００オングストロームないし約２，７００オングストロームであり、シート抵抗が約５００オームよりも大きい上記（１１）に記載のヒューズ。
（１３）前記充填材料が、パッシベーション層に使用される材料である上記（１）に記載のヒューズ。
（１４）前記導電層に接触して配置された２つのコンタクトをさらに含み、前記充填材料領域が前記コンタクト間に配置されている上記（１）に記載のヒューズ。
（１５）多結晶シリコン層を形成するステップと、
前記多結晶シリコン層上に導電層を形成するステップと、
前記導電層上に、第１の材料を含むカバー層を形成するステップと、
第１のホトレジストでマスキングし、パターニングし、エッチングして、前記多結晶シリコン層と、前記導電層と、前記カバー層とを含むスタックを画定するステップと、
第２のフォトレジストでマスキングし、パターニングし、エッチングして、前記カバー層内にギャップを画定するステップと、
前記ギャップに充填材料を充填して、前記導電層に接触する充填材料領域を形成するステップと
を含む、ヒューズの作製方法。
（１６）前記充填材料が、前記第１の材料よりも不活性ではない上記（１５）に記載の方法。
（１７）前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料がＳＩＬＫ、二酸化ケイ素、酸窒化ケイ素、ＳＯＧ材料、シリケート、またはフルオロシリケートを含む上記（１６）に記載の方法。
（１８）前記金属ケイ化物には、ケイ化コバルト、ケイ化タングステン、またはケイ化チタンが含まれる上記（１７）に記載の方法。
（１９）前記充填材料領域が、前記カバー層の中心に形成されている上記（１５）に記載の方法。
（２０）前記カバー層の厚さが約２００オングストロームないし約４００オングストロームである上記（１５）に記載の方法。
（２１）前記カバー層の厚さが約２５０オングストロームないし約３５０オングストロームである上記（２０）に記載の方法。
（２２）前記充填材料領域が、前記カバー層の厚み全体にわたって延びる上記（１５）に記載の方法。
（２３）前記導電層の厚さが約２００オングストロームないし約３００オングストロームであり、シート抵抗が約１５オーム／□未満である上記（１５）に記載の方法。
（２４）前記導電層の厚さが約２２５オングストロームないし約２７５オングストロームであり、シート抵抗が約１０オーム／□未満である上記（２３）に記載の方法。
（２５）前記多結晶シリコン層の厚さが約２，０００オングストロームないし約３，０００オングストロームであり、シート抵抗が約１００オームよりも大きい上記（１５）に記載の方法。
（２６）前記多結晶シリコン層の厚さが約２，３００オングストロームないし約２，７００オングストロームであり、シート抵抗が約５００オームよりも大きい上記（２５）に記載の方法。
（２７）前記充填材料が、パッシベーション層に使用される材料である上記（１５）に記載の方法。
（２８）前記ギャップを充填する前記ステップの後、前記導電層に接触して配置された２つのコンタクトを形成するステップをさらに含み、前記充填材料領域が前記コンタクト間に配置されている上記（１５）に記載の方法。
（２９）前記ギャップを充填する前記ステップが、パッシベーション層の形成中に行われる上記（１５）に記載の方法。
（３０）前記充填材料が、二酸化ケイ素、窒化ケイ素、または前述の少なくとも１種を含む組合せを含む上記（２９）に記載の方法。
【図面の簡単な説明】
【図１】従来のヒューズの平面図である。
【図２】図１のヒューズのＡ−Ａ'に沿った断面図である。
【図３】ヒューズをプログラミングした後の、図２に示すものの断面図である。
【図４】カバー層に組み込まれた充填材料を示す、本発明のヒューズの一実施形態の断面図である。
【図５】図４のヒューズの部分平面図である。
【図６】カバー層の充填材料の代替の実施形態を示す部分平面図である。
【図７】本発明のヒューズの一実施形態を示す平面図である。
【図８】スタックの形成を示す、ヒューズ先駆体の断面図である。
【図９】マスク層の形成およびパターニングを示す、ヒューズ先駆体の断面図である。
【図１０】カバー層のある領域のエッチングを示す、ヒューズ先駆体の断面図である。
【図１１】カバー層内の充填材料の形成を示す、ヒューズ先駆体の断面図である。
【図１２】パッシベーション層の形成を示す、ヒューズ先駆体の断面図である。
【図１３】コンタクト形成用のスペースを設けるためにパッシベーション層およびカバー層をエッチングした後の先駆体を示す、ヒューズ先駆体の断面図である。
【図１４】本発明のヒューズの一実施形態を示す断面図である。
【図１５】本発明のヒューズの別の実施形態の断面図であって、パッシベーション層の形成中に充填材料が形成される状態を示す図である。
【符号の説明】
１０２ 多結晶シリコン層
１０４ 導電層
１０６ コンタクト
１１０ カバー層
１１１ 充填材料領域
１１２ 酸化物層
１１４ 基板層
１１６ パッシベーション層
Claims (16)
- 基板上に配置された多結晶シリコン層と、
前記多結晶シリコン層上に配置され、ヒューズとして働く導電層と、
前記導電層上に配置され、該導電層にかかる応力を緩和するカバー層とを含み、
前記カバー層が、第１の材料と、該第１の材料中に配置された充填材料を含む充填材料領域とを含み、前記充填材料が前記導電層に接触しており、
前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料が二酸化ケイ素、酸窒化ケイ素、ＳＯＧ（ spin on glass ）材料、シリケート、またはフルオロシリケートを含むことを特徴とする、電流を通してプログラミングするヒューズ。 - 基板上に多結晶シリコン層を形成するステップと、
前記多結晶シリコン層上に、ヒューズとして働く導電層を形成するステップと、
前記導電層上に、該導電層にかかる応力を緩和するための第１の材料を含むカバー層を形成するステップと、
第１のホトレジストでマスキングし、パターニングし、エッチングして、前記多結晶シリコン層と、前記導電層と、前記カバー層とを含むスタックを画定するステップと、
第２のフォトレジストでマスキングし、パターニングし、エッチングして、前記カバー層内にギャップを画定するステップと、
前記ギャップに充填材料を充填して、前記導電層に接触する充填材料領域を形成するステップと
を含む、電流を通してプログラミングするヒューズの作製方法。 - 前記導電層が金属ケイ化物を含み、前記第１の材料が窒化ケイ素を含み、前記充填材料が二酸化ケイ素、酸窒化ケイ素、ＳＯＧ材料、シリケート、またはフルオロシリケートを含む請求項２に記載の方法。
- 前記金属ケイ化物には、ケイ化コバルト、ケイ化タングステン、またはケイ化チタンが含まれる請求項３に記載の方法。
- 前記充填材料領域が、前記カバー層の中心に形成されている請求項２に記載の方法。
- 前記カバー層の厚さが２００オングストロームないし４００オングストロームである請求項２に記載の方法。
- 前記カバー層の厚さが２５０オングストロームないし３５０オングストロームである請求項２に記載の方法。
- 前記充填材料領域の厚さが、前記カバー層の厚さと同じである請求項２に記載の方法。
- 前記導電層の厚さが２００オングストロームないし３００オングストロームであり、シート抵抗が１５オーム／□未満である請求項２に記載の方法。
- 前記導電層の厚さが２２５オングストロームないし２７５オングストロームであり、シート抵抗が１０オーム／□未満である請求項２に記載の方法。
- 前記多結晶シリコン層の厚さが２，０００オングストロームないし３，０００オングストロームであり、シート抵抗が１００オーム／□よりも大きい請求項２に記載の方法。
- 前記多結晶シリコン層の厚さが２，３００オングストロームないし２，７００オングストロームであり、シート抵抗が５００オーム／□よりも大きい請求項２に記載の方法。
- 前記充填材料が、パッシベーション層に使用される材料である請求項２に記載の方法。
- 前記ギャップを充填する前記ステップの後、前記導電層に接触して配置された２つのコンタクトを形成するステップをさらに含み、前記充填材料領域が前記コンタクト間に配置されている請求項２に記載の方法。
- 前記ギャップを充填する前記ステップが、パッシベーション層の形成中に行われる請求項２に記載の方法。
- 前記充填材料が、二酸化ケイ素または窒化ケイ素である請求項１５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/580132 | 2000-05-30 | ||
| US09/580,132 US6368902B1 (en) | 2000-05-30 | 2000-05-30 | Enhanced efuses by the local degradation of the fuse link |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057217A JP2002057217A (ja) | 2002-02-22 |
| JP3703086B2 true JP3703086B2 (ja) | 2005-10-05 |
Family
ID=24319847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160394A Expired - Fee Related JP3703086B2 (ja) | 2000-05-30 | 2001-05-29 | ヒューズ及びこれの作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6368902B1 (ja) |
| EP (1) | EP1285463B1 (ja) |
| JP (1) | JP3703086B2 (ja) |
| DE (2) | DE60122878T2 (ja) |
| TW (1) | TW518735B (ja) |
| WO (1) | WO2001093331A2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269666A1 (en) * | 2004-06-07 | 2005-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuses as programmable data storage |
| US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
| US6432760B1 (en) * | 2000-12-28 | 2002-08-13 | Infineon Technologies Ag | Method and structure to reduce the damage associated with programming electrical fuses |
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| US6436738B1 (en) * | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
| US6998865B2 (en) * | 2001-12-10 | 2006-02-14 | International Business Machines Corporation | Semiconductor device test arrangement with reassignable probe pads |
| US20030109125A1 (en) * | 2001-12-10 | 2003-06-12 | Chewnpu Jou | Fuse structure for a semiconductor device and manufacturing method thereof |
| US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| CN100431147C (zh) * | 2002-12-16 | 2008-11-05 | Nxp股份有限公司 | 多晶硅细脉熔丝 |
| JP2004304002A (ja) | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
| CN1720621A (zh) * | 2003-04-11 | 2006-01-11 | 国际商业机器公司 | 可编程半导体器件 |
| US6933591B1 (en) | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
| US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
| US7106164B2 (en) * | 2003-12-03 | 2006-09-12 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved ESD tolerance |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| DE102004014925B4 (de) * | 2004-03-26 | 2016-12-29 | Infineon Technologies Ag | Elektronische Schaltkreisanordnung |
| US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
| US7444557B2 (en) * | 2004-07-15 | 2008-10-28 | Freescale Semiconductor, Inc. | Memory with fault tolerant reference circuitry |
| US7242072B2 (en) * | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
| US7382036B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
| US7224633B1 (en) | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7672185B2 (en) * | 2007-01-03 | 2010-03-02 | International Business Machines Corporation | Method and apparatus to monitor circuit variation effects on electrically programmable fuses |
| US8004059B2 (en) * | 2007-01-12 | 2011-08-23 | International Business Machines Corporation | eFuse containing SiGe stack |
| US7888771B1 (en) | 2007-05-02 | 2011-02-15 | Xilinx, Inc. | E-fuse with scalable filament link |
| US7759766B2 (en) * | 2007-08-22 | 2010-07-20 | International Business Machines Corporation | Electrical fuse having a thin fuselink |
| US20090079439A1 (en) * | 2007-09-20 | 2009-03-26 | United Microelectronics Corp. | Efuse system and testing method thereof |
| US7745855B2 (en) * | 2007-10-04 | 2010-06-29 | International Business Machines Corporation | Single crystal fuse on air in bulk silicon |
| US7924597B2 (en) * | 2007-10-31 | 2011-04-12 | Hewlett-Packard Development Company, L.P. | Data storage in circuit elements with changed resistance |
| CN101170099B (zh) * | 2007-11-30 | 2012-03-28 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
| US7923811B1 (en) | 2008-03-06 | 2011-04-12 | Xilinx, Inc. | Electronic fuse cell with enhanced thermal gradient |
| US8564023B2 (en) * | 2008-03-06 | 2013-10-22 | Xilinx, Inc. | Integrated circuit with MOSFET fuse element |
| US8003474B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Electrically programmable fuse and fabrication method |
| US20100117190A1 (en) * | 2008-11-13 | 2010-05-13 | Harry Chuang | Fuse structure for intergrated circuit devices |
| DE102009046486A1 (de) * | 2009-11-06 | 2011-05-12 | Robert Bosch Gmbh | Schutzeinrichtung für eine Leiterplatte |
| US8530319B2 (en) | 2010-10-14 | 2013-09-10 | International Business Machines Corporation | Vertical silicide e-fuse |
| US8299567B2 (en) | 2010-11-23 | 2012-10-30 | International Business Machines Corporation | Structure of metal e-fuse |
| US8377790B2 (en) | 2011-01-27 | 2013-02-19 | International Business Machines Corporation | Method of fabricating an embedded polysilicon resistor and an embedded eFuse isolated from a substrate |
| US8659118B2 (en) * | 2011-07-29 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device |
| JP5712875B2 (ja) | 2011-09-07 | 2015-05-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN103594450B (zh) * | 2012-08-13 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的电可编程熔丝结构 |
| US9059170B2 (en) | 2013-02-06 | 2015-06-16 | International Business Machines Corporation | Electronic fuse having a damaged region |
| US9536829B2 (en) | 2014-09-11 | 2017-01-03 | Internatonal Business Machines Corporation | Programmable electrical fuse in keep out zone |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4042950A (en) | 1976-03-01 | 1977-08-16 | Advanced Micro Devices, Inc. | Platinum silicide fuse links for integrated circuit devices |
| US4198744A (en) * | 1978-08-16 | 1980-04-22 | Harris Corporation | Process for fabrication of fuse and interconnects |
| US4184933A (en) | 1978-11-29 | 1980-01-22 | Harris Corporation | Method of fabricating two level interconnects and fuse on an IC |
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| JPS59154038A (ja) * | 1983-02-23 | 1984-09-03 | Hitachi Ltd | 半導体装置 |
| US4598462A (en) | 1983-04-07 | 1986-07-08 | Rca Corporation | Method for making semiconductor device with integral fuse |
| JPH02215149A (ja) * | 1989-02-16 | 1990-08-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US5311039A (en) * | 1990-04-24 | 1994-05-10 | Seiko Epson Corporation | PROM and ROM memory cells |
| US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
| US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
| US5466484A (en) * | 1993-09-29 | 1995-11-14 | Motorola, Inc. | Resistor structure and method of setting a resistance value |
| US5625218A (en) * | 1994-06-17 | 1997-04-29 | Nippondenso Co., Ltd. | Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof |
| EP0696056B1 (en) | 1994-07-29 | 2000-01-19 | STMicroelectronics, Inc. | Method of testing and repairing an integrated circuit structure and forming a passivation structure |
| US5444287A (en) | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| EP0762498A3 (en) | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| US5789970A (en) | 1995-09-29 | 1998-08-04 | Intel Corporation | Static, low current, low voltage sensing circuit for sensing the state of a fuse device |
| US5708291A (en) | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US5712206A (en) * | 1996-03-20 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method of forming moisture barrier layers for integrated circuit applications |
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| US5899736A (en) | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
-
2000
- 2000-05-30 US US09/580,132 patent/US6368902B1/en not_active Expired - Fee Related
-
2001
- 2001-05-18 EP EP01937502A patent/EP1285463B1/en not_active Expired - Lifetime
- 2001-05-18 DE DE60122878T patent/DE60122878T2/de not_active Expired - Lifetime
- 2001-05-18 WO PCT/US2001/015998 patent/WO2001093331A2/en active IP Right Grant
- 2001-05-25 DE DE10125407A patent/DE10125407B4/de not_active Expired - Fee Related
- 2001-05-29 JP JP2001160394A patent/JP3703086B2/ja not_active Expired - Fee Related
- 2001-08-01 TW TW090113042A patent/TW518735B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001093331A3 (en) | 2002-07-18 |
| DE60122878T2 (de) | 2007-04-05 |
| EP1285463B1 (en) | 2006-09-06 |
| DE10125407B4 (de) | 2006-02-23 |
| DE60122878D1 (de) | 2006-10-19 |
| TW518735B (en) | 2003-01-21 |
| WO2001093331A2 (en) | 2001-12-06 |
| JP2002057217A (ja) | 2002-02-22 |
| EP1285463A2 (en) | 2003-02-26 |
| DE10125407A1 (de) | 2001-12-20 |
| US6368902B1 (en) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703086B2 (ja) | ヒューズ及びこれの作製方法 | |
| KR101006123B1 (ko) | 절연체-상-실리콘(ｓｏｉ) 기술을 위한 전기적으로프로그램가능한 퓨즈 | |
| JP2817894B2 (ja) | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 | |
| US6433404B1 (en) | Electrical fuses for semiconductor devices | |
| US8299570B2 (en) | Efuse containing sige stack | |
| US20070029576A1 (en) | Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same | |
| US20060220174A1 (en) | E-Fuse and anti-E-Fuse device structures and methods | |
| WO2009070998A1 (en) | Polysilicon silicide electrical fuse device | |
| US5904507A (en) | Programmable anti-fuses using laser writing | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| EP0720230B1 (en) | Fuse structure for an integrated circuit device | |
| US7425472B2 (en) | Semiconductor fuses and semiconductor devices containing the same | |
| JP2002043432A (ja) | 半導体装置およびその製造方法 | |
| EP0445317A1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| US6369437B1 (en) | Vertical fuse structure for integrated circuits and a method of disconnecting the same | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| US6210995B1 (en) | Method for manufacturing fusible links in a semiconductor device | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20070190751A1 (en) | Semiconductor fuses and methods for fabricating and programming the same | |
| JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| KR20090076488A (ko) | 반도체 집적회로에서의 전기적 퓨즈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |