JP2817894B2 - 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 - Google Patents
金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法Info
- Publication number
- JP2817894B2 JP2817894B2 JP62307374A JP30737487A JP2817894B2 JP 2817894 B2 JP2817894 B2 JP 2817894B2 JP 62307374 A JP62307374 A JP 62307374A JP 30737487 A JP30737487 A JP 30737487A JP 2817894 B2 JP2817894 B2 JP 2817894B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- metal
- oxide
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、金属ヒューズリンクの使用により、書込み
可能なMOSメモリの素子を形成する方法に関するもので
ある。 ［従来の技術及び問題点］ MOS工程中に、書込み可能なメモリ素子を提供する装
置には、電気的に書込み可能な読出し専用メモリセル
（EPROM）、又は消去可能で電気的に書込み可能な読出
し専用メモリセル（EEPROM）がある。この様な不揮発性
の記憶素子は、一般的に製造に費用がかかる。例えば、
EPROMの消去には各チップに対し、少なくとも２回の別
個の処理時間をその製造において必要とする。この工程
には非常に時間がかかる。このように相対的に複雑な処
理工程の他に、これらの装置には、各々がチップに占め
る面積に帰因する問題もある。今日の技術をもっても、
セルのデザインにより様々だが、１個のEPROMは、少な
くとも約20平方ミクロン、EEPROMは少なくとも200平方
ミクロン又はそれ以上の面積を占める。 ヒューズリンクはMOSのデザインの中で用いられてき
たが、これらはポリシリコンで出来ている。ポリシリコ
ンヒューズでは、ヒューズがとんだ時に放出されるガス
が抜け出せるように、保護膜に開口部が必要である。こ
の様な開口部からチップが腐蝕されてしまう恐れがあ
る。ポリシリコンヒューズの二番目の問題は、プラスチ
ックパッケージに適応できないために、今日まで割高な
セラミックパッケージでしか量産できないことにある。 金属ヒューズリンクは、バイポーラ工程で使われてき
たが、この工程では多種の酸化物、より大きなレイアウ
トが必要であり、またMOS装置より多量の電流がヒュー
ズ溶解に使われるであろう。それゆえに、MOS装置では
必要であった、約25ミリアンペア未満の電流でとんでし
まうようなヒューズを、設計する必要はなかった。たと
え、ヒューズをとばすための電流をより低くすることが
可能であっても、ポリシリコンヒューズに不可欠なしか
し問題の多い保護膜の開口部を用いることなく、この様
なヒューズが製造可能かどうかは不明である。MOS工程
でヒューズリンクを使用するにあたり、MOS回路はヒュ
ーズリンク金属のエッチングから生じるような不純物
に、容易に汚染されやすいという別の問題もある。最後
に、バイポーラ工程に用いられている、適切なヒューズ
リンク金属の被着技術が、MOS工程に適用できるかどう
かは不明である。 ［発明の目的］ 従って、本発明の目的は、MOS工程において書込み可
能なメモリを製造する方法を改良することにある。更に
重要な目的は、MOS工程において金属ヒューズリンクを
造る方法を提供することにある。 ［問題を解決する為の手段及び作用］ 本発明によるMOS又はCMOS工程に金属ヒューズリンク
を設ける方法では、耐火性金属（リフラクトリーメタ
ル）又はその合金を既に被着されている複数の酸化物上
に被着し、この被着された金属又は合金にパターン処理
を行う。すると、ヒューズ部分が拡大部分の間でそれら
と共に構成要素となり、ヒューズ部分の長さと断面積が
非常に小さくなり、そこを通るヒューズ電流が20ミリア
ンペア未満となる。ヒューズと周囲の回路は、保護膜
と、又保護膜の中に形成された、拡大領域へのコンタク
トに覆われている。ヒューズリンクにヒューズ電流を流
して、ヒューズ部分を溶解する手段が与えられる。 金属ヒューズリンクは耐火性合金で、ヒューズ部分の
長さ方向に渡って、約150オームの抵抗を持つことが望
ましく、またヒューズ部分というのは、拡大部分の幅に
比べて狭められた領域のことである。これに適切な合金
はチタニウム・タングステンである。 本発明の新規と思われる特徴は、特許請求の範囲の項
で説明されている。しかしながら、他の特性及び利点と
同様、発明そのものがよく理解されるよう、添付された
図とともに、詳しい解説を参照されたい。 ［実施例］ 第１図は、従来の技法により作られた電界効果トラン
ジスタを示している。ここには、拡散済みのＮ＋型ソー
ス領域12、対応するドレイン領域14、そしてゲート16が
ある。ソース12とドレイン14は、厚さ約10,000オングス
トロームという厚いフィールド酸化物領域18により囲ま
れている。このフィールド酸化物は約900ないし1,000度
Ｃの範囲内の温度の炉で、湿潤雰囲気にて形成される。
ドープされたポリシリコンのゲート16と残りの部分は、
例えば厚さ約10,000オングストロームのフォスフォ・シ
リケイト・ガラスなどの厚い多層酸化物20で覆われてい
る。この層20は、（図示されていないが）フォトレジス
トを回転法で被着し平らな表面を形成し、多層酸化物20
とフォトレジストを本質的に同じ割り合いでエッチング
する試薬でエッチングし直すことにより平面化されるで
あろう。 次に、第２図に示されるように、チタニウム・タング
ステン合金22は、約450オングストロームの厚さに多層
酸化物20の上に付着され、その後、第３図及び第６図で
示されるように、パターン処理され、エッチングされ
る。ヒューズ部分のパターン処理では、40度Ｃ、30％の
過酸化水素による約５分間のウェットエッチングと共に
1.8ミクロンのマスクが使用される。チタニウム・タン
グステン22のアンダーカッティングが、エッチングの段
階でおこるので、ヒューズ部分40は最終的な幅が１ミク
ロンになる。長さも同様に約１ミクロンに保たれ、ヒュ
ーズの長さが３ミクロンであっても正常に作動する。そ
の後、（図示されていないが）フォトレジストが取り除
かれ、CVD法によるプラズマ酸化物26が中間層の酸化物
として、約3,000オングストロームの厚さに形成され
る。 （図示されていないが）さらに別のフォトレジストが
被着され、パターン処理され、チタニウム・タングステ
ンの拡大部分24及び25へのコンタクト開口部がまず開け
られる。次には、ソース12、ドレイン14、その他フュー
ズリンクの半導体スライス面上の（第６図参照）どのコ
ンタクトへも、コンタクトが開けられる。チタニウム・
タングステンからのナトリウムのような汚染により、ソ
ース／ドレインの辺りが汚染されてしまうことがあれ
ば、トランジスタや他の回路の構成要素に重大な影響を
及ぼす恐れがあるため、特に注意されなければならな
い。この為、拡大部分へのエッチングは、他のコンタク
トへのエッチング以前に行われる。 アルミニウムの層がスライスの上に被着され、パター
ン処理され、反応性イオンエッチングがなされて、コン
タクト28と30が出来上がる。中間酸化物26は、チタニウ
ム・タングステンがエッチングにより腐蝕されるのを防
ぐ働きをする。コンタクト30は、ドレイン14へのコンタ
クト32と、チタニウム・タングステン・ヒューズ24への
コンタクト34から成る。第６図には示されているが、第
５図には示されていないゲート・コンタクト44も同様に
形成される。これらのコンタクトは、一般的に回路の他
の領域に通じているが、便宜上コンタクト領域の辺りで
切れているように描かれている。第５図及び第６図の構
造に対する等価回路が、第７図に示されている。しかし
ながら、明らかにヒューズ部分40に、適切に制御された
量の電流を送る回路なら、どれでも構わない。 厚さ475オングストロームのチタニウム・タングステ
ンの層において、幅1.0ミクロンのヒューズをとばすの
に必要な電流は、中間酸化物の被着がなければ、11±1.
5ミリアンペアである。3,000オングストロームの酸化物
と、10,000オングストロームのコンプレッシブ・ナイト
ライド・プラズマ酸化物が被着されていると、ヒューズ
のとぶ電流が22.5±2.5ミリアンペアに変わる。単位体
積あたり発散される熱は、以下の式によって与えられ
る。 Q/V＝I2R/V＝I2/（Ａ×Ｌ） ×Ｐ×L/A＝Ｐ×（I/w×ｔ）２ 上記の式において、Ｐは特定の比抵抗を、Ｗはヒュー
ズの幅を、ｔはヒューズの厚さを、Ａはヒューズ部分の
断面積を、そしてＩはヒューズのとぶ電流を示してい
る。よって、ヒューズをとばす電流は、チタニウム・タ
ングステンの厚さを薄くするか、ヒューズ部分を狭くす
ることで減少させられる。 ヒューズ電流が約10ミリアンペアに弱められると、ヒ
ューズ部分が溶けるとき、その付近の酸化物への害はな
いという事が解った。さらに溶解する時に、ヒューズリ
ンクの壊れた端が、おそらく金属の表面張力に起因し
て、お互いに引っ張り合うことも発見されている。 ［発明の効果］ 本発明によれば、多層酸化物の層の中のフィールド酸
化物領域の上に耐火性金属を被着しその被着された金属
にパターン処理を施したヒューズリンクを提供すること
ができる。 この様なヒューズリンクは、構造が単純であるため寸
法が極端に小さく、現在用いられている、大きくて費用
のかかる型の書込み可能なメモリにとってかわる可能性
が高いことが理解されるであろう。 本発明は、例となる実施態様を挙げて説明されてきた
が、この説明は、限定的な意味において理解されること
を意図したものではない。この説明を参照すれば、発明
の他の実施態様と同様に、この実施態様の様々の変更
は、当業者にとっては明白であろう。故に、特許請求の
範囲の項は、発明の正しい範囲内での修正や実施態様を
も含むものである。 以上の説明に関して、さらに以下の項を開示する。 （１） MOS又はCMOS工程において、半導体チップの面
上に、１回限り書込み可能なメモリを形成するにあたっ
て、 表面に多層酸化物を形成し、 前記酸化物上に、耐火性金属の層を被着させ、 前記耐火性金属をパターン処理し、エッチングする
と、ヒューズ部分が、金属の離間した拡大部分の間でそ
れらと共に構成要素となり、ヒューズ部分の断面部は、
ヒューズ部分を溶解する電流が25ミリアンペア未満とな
るような断面積を有し、 表面に絶縁物質の保護膜を被着させ、 拡大領域へのコンタクト開口部を形成し、 チップの他のコンタクトへのコンタクト開口部を形成
し、 表面に接続金属を被着し、パターン処理する工程を含
む。書込み可能なメモリの製造方法。 （２） 第１項の方法において、ヒューズ金属は、耐火
性金属又は耐火性合金である。 （３） 第２項の方法において、ヒューズ部分の抵抗は
200オーム未満である。 （４） 第２項の方法において、ヒューズ金属はチタニ
ウム・タングステンである。 （５） 第４項の方法において、チタニウム・タングス
テンの厚さは約450オングストロームであり、ヒューズ
部分の幅は0.6ないし2.0ミクロンの範囲内である。 （６） MOS又はCMOS工程で、半導体基体の面上に、金
属ヒューズリンクを形成するにあたり、 表面上に多層酸化物を形成し、 上記酸化物に、400ないし500オングストロームの範囲
の厚さで、耐火性金属を被着させ、 上記金属にパターン処理すると、幅が２ミクロン未
満、長さが３ミクロン未満のヒューズ部分が形成され、
これはどちらかの端において金属の拡大部分で接合され
ており、 表面に絶縁体の保護膜を被着させ、 前記保護膜中に拡大部分へのコンタクトをエッチング
し、 回路の残りのコンタクトへの接続をエッチングする、
という工程を含む方法がとられる。 （７） 第６項の方法において、金属はチタニウム・タ
ングステンである。 （８） 半導体基体の面上に形成されたMOS又はCMOS装
置中のヒューズリンクは、 半導体基体の面上に形成された、多層酸化物の層と、 前記多層酸化物のフィールド酸化物領域の上に形成さ
れ、約200オーム未満の抵抗を有するヒューズ部分を有
し、２個の離間した拡大領域の間でそれらと共に構成要
素となる耐火性金属ヒューズ層と、 前記ヒューズ上に形成される中間保護膜により、形成
される。 （９） MOS又はCMOS工程において金属ヒューズリンク
を形成する方法では、既に被着されている多層酸化物の
上に、耐火性金属又は合金を被着し、前記金属又は合金
パターン処理する。するとヒューズ部分は拡大部分の間
で、それらと共に構成要素となるので、ヒューズ部分の
長さと断面積が非常に小さくなり、そこを流れるヒュー
ズ電流が20ミリアンペア未満になる。ヒューズ部分と周
囲の回路は、保護膜と保護膜の中に形成された拡大部分
へのコンタクトで覆われている。
可能なMOSメモリの素子を形成する方法に関するもので
ある。 ［従来の技術及び問題点］ MOS工程中に、書込み可能なメモリ素子を提供する装
置には、電気的に書込み可能な読出し専用メモリセル
（EPROM）、又は消去可能で電気的に書込み可能な読出
し専用メモリセル（EEPROM）がある。この様な不揮発性
の記憶素子は、一般的に製造に費用がかかる。例えば、
EPROMの消去には各チップに対し、少なくとも２回の別
個の処理時間をその製造において必要とする。この工程
には非常に時間がかかる。このように相対的に複雑な処
理工程の他に、これらの装置には、各々がチップに占め
る面積に帰因する問題もある。今日の技術をもっても、
セルのデザインにより様々だが、１個のEPROMは、少な
くとも約20平方ミクロン、EEPROMは少なくとも200平方
ミクロン又はそれ以上の面積を占める。 ヒューズリンクはMOSのデザインの中で用いられてき
たが、これらはポリシリコンで出来ている。ポリシリコ
ンヒューズでは、ヒューズがとんだ時に放出されるガス
が抜け出せるように、保護膜に開口部が必要である。こ
の様な開口部からチップが腐蝕されてしまう恐れがあ
る。ポリシリコンヒューズの二番目の問題は、プラスチ
ックパッケージに適応できないために、今日まで割高な
セラミックパッケージでしか量産できないことにある。 金属ヒューズリンクは、バイポーラ工程で使われてき
たが、この工程では多種の酸化物、より大きなレイアウ
トが必要であり、またMOS装置より多量の電流がヒュー
ズ溶解に使われるであろう。それゆえに、MOS装置では
必要であった、約25ミリアンペア未満の電流でとんでし
まうようなヒューズを、設計する必要はなかった。たと
え、ヒューズをとばすための電流をより低くすることが
可能であっても、ポリシリコンヒューズに不可欠なしか
し問題の多い保護膜の開口部を用いることなく、この様
なヒューズが製造可能かどうかは不明である。MOS工程
でヒューズリンクを使用するにあたり、MOS回路はヒュ
ーズリンク金属のエッチングから生じるような不純物
に、容易に汚染されやすいという別の問題もある。最後
に、バイポーラ工程に用いられている、適切なヒューズ
リンク金属の被着技術が、MOS工程に適用できるかどう
かは不明である。 ［発明の目的］ 従って、本発明の目的は、MOS工程において書込み可
能なメモリを製造する方法を改良することにある。更に
重要な目的は、MOS工程において金属ヒューズリンクを
造る方法を提供することにある。 ［問題を解決する為の手段及び作用］ 本発明によるMOS又はCMOS工程に金属ヒューズリンク
を設ける方法では、耐火性金属（リフラクトリーメタ
ル）又はその合金を既に被着されている複数の酸化物上
に被着し、この被着された金属又は合金にパターン処理
を行う。すると、ヒューズ部分が拡大部分の間でそれら
と共に構成要素となり、ヒューズ部分の長さと断面積が
非常に小さくなり、そこを通るヒューズ電流が20ミリア
ンペア未満となる。ヒューズと周囲の回路は、保護膜
と、又保護膜の中に形成された、拡大領域へのコンタク
トに覆われている。ヒューズリンクにヒューズ電流を流
して、ヒューズ部分を溶解する手段が与えられる。 金属ヒューズリンクは耐火性合金で、ヒューズ部分の
長さ方向に渡って、約150オームの抵抗を持つことが望
ましく、またヒューズ部分というのは、拡大部分の幅に
比べて狭められた領域のことである。これに適切な合金
はチタニウム・タングステンである。 本発明の新規と思われる特徴は、特許請求の範囲の項
で説明されている。しかしながら、他の特性及び利点と
同様、発明そのものがよく理解されるよう、添付された
図とともに、詳しい解説を参照されたい。 ［実施例］ 第１図は、従来の技法により作られた電界効果トラン
ジスタを示している。ここには、拡散済みのＮ＋型ソー
ス領域12、対応するドレイン領域14、そしてゲート16が
ある。ソース12とドレイン14は、厚さ約10,000オングス
トロームという厚いフィールド酸化物領域18により囲ま
れている。このフィールド酸化物は約900ないし1,000度
Ｃの範囲内の温度の炉で、湿潤雰囲気にて形成される。
ドープされたポリシリコンのゲート16と残りの部分は、
例えば厚さ約10,000オングストロームのフォスフォ・シ
リケイト・ガラスなどの厚い多層酸化物20で覆われてい
る。この層20は、（図示されていないが）フォトレジス
トを回転法で被着し平らな表面を形成し、多層酸化物20
とフォトレジストを本質的に同じ割り合いでエッチング
する試薬でエッチングし直すことにより平面化されるで
あろう。 次に、第２図に示されるように、チタニウム・タング
ステン合金22は、約450オングストロームの厚さに多層
酸化物20の上に付着され、その後、第３図及び第６図で
示されるように、パターン処理され、エッチングされ
る。ヒューズ部分のパターン処理では、40度Ｃ、30％の
過酸化水素による約５分間のウェットエッチングと共に
1.8ミクロンのマスクが使用される。チタニウム・タン
グステン22のアンダーカッティングが、エッチングの段
階でおこるので、ヒューズ部分40は最終的な幅が１ミク
ロンになる。長さも同様に約１ミクロンに保たれ、ヒュ
ーズの長さが３ミクロンであっても正常に作動する。そ
の後、（図示されていないが）フォトレジストが取り除
かれ、CVD法によるプラズマ酸化物26が中間層の酸化物
として、約3,000オングストロームの厚さに形成され
る。 （図示されていないが）さらに別のフォトレジストが
被着され、パターン処理され、チタニウム・タングステ
ンの拡大部分24及び25へのコンタクト開口部がまず開け
られる。次には、ソース12、ドレイン14、その他フュー
ズリンクの半導体スライス面上の（第６図参照）どのコ
ンタクトへも、コンタクトが開けられる。チタニウム・
タングステンからのナトリウムのような汚染により、ソ
ース／ドレインの辺りが汚染されてしまうことがあれ
ば、トランジスタや他の回路の構成要素に重大な影響を
及ぼす恐れがあるため、特に注意されなければならな
い。この為、拡大部分へのエッチングは、他のコンタク
トへのエッチング以前に行われる。 アルミニウムの層がスライスの上に被着され、パター
ン処理され、反応性イオンエッチングがなされて、コン
タクト28と30が出来上がる。中間酸化物26は、チタニウ
ム・タングステンがエッチングにより腐蝕されるのを防
ぐ働きをする。コンタクト30は、ドレイン14へのコンタ
クト32と、チタニウム・タングステン・ヒューズ24への
コンタクト34から成る。第６図には示されているが、第
５図には示されていないゲート・コンタクト44も同様に
形成される。これらのコンタクトは、一般的に回路の他
の領域に通じているが、便宜上コンタクト領域の辺りで
切れているように描かれている。第５図及び第６図の構
造に対する等価回路が、第７図に示されている。しかし
ながら、明らかにヒューズ部分40に、適切に制御された
量の電流を送る回路なら、どれでも構わない。 厚さ475オングストロームのチタニウム・タングステ
ンの層において、幅1.0ミクロンのヒューズをとばすの
に必要な電流は、中間酸化物の被着がなければ、11±1.
5ミリアンペアである。3,000オングストロームの酸化物
と、10,000オングストロームのコンプレッシブ・ナイト
ライド・プラズマ酸化物が被着されていると、ヒューズ
のとぶ電流が22.5±2.5ミリアンペアに変わる。単位体
積あたり発散される熱は、以下の式によって与えられ
る。 Q/V＝I2R/V＝I2/（Ａ×Ｌ） ×Ｐ×L/A＝Ｐ×（I/w×ｔ）２ 上記の式において、Ｐは特定の比抵抗を、Ｗはヒュー
ズの幅を、ｔはヒューズの厚さを、Ａはヒューズ部分の
断面積を、そしてＩはヒューズのとぶ電流を示してい
る。よって、ヒューズをとばす電流は、チタニウム・タ
ングステンの厚さを薄くするか、ヒューズ部分を狭くす
ることで減少させられる。 ヒューズ電流が約10ミリアンペアに弱められると、ヒ
ューズ部分が溶けるとき、その付近の酸化物への害はな
いという事が解った。さらに溶解する時に、ヒューズリ
ンクの壊れた端が、おそらく金属の表面張力に起因し
て、お互いに引っ張り合うことも発見されている。 ［発明の効果］ 本発明によれば、多層酸化物の層の中のフィールド酸
化物領域の上に耐火性金属を被着しその被着された金属
にパターン処理を施したヒューズリンクを提供すること
ができる。 この様なヒューズリンクは、構造が単純であるため寸
法が極端に小さく、現在用いられている、大きくて費用
のかかる型の書込み可能なメモリにとってかわる可能性
が高いことが理解されるであろう。 本発明は、例となる実施態様を挙げて説明されてきた
が、この説明は、限定的な意味において理解されること
を意図したものではない。この説明を参照すれば、発明
の他の実施態様と同様に、この実施態様の様々の変更
は、当業者にとっては明白であろう。故に、特許請求の
範囲の項は、発明の正しい範囲内での修正や実施態様を
も含むものである。 以上の説明に関して、さらに以下の項を開示する。 （１） MOS又はCMOS工程において、半導体チップの面
上に、１回限り書込み可能なメモリを形成するにあたっ
て、 表面に多層酸化物を形成し、 前記酸化物上に、耐火性金属の層を被着させ、 前記耐火性金属をパターン処理し、エッチングする
と、ヒューズ部分が、金属の離間した拡大部分の間でそ
れらと共に構成要素となり、ヒューズ部分の断面部は、
ヒューズ部分を溶解する電流が25ミリアンペア未満とな
るような断面積を有し、 表面に絶縁物質の保護膜を被着させ、 拡大領域へのコンタクト開口部を形成し、 チップの他のコンタクトへのコンタクト開口部を形成
し、 表面に接続金属を被着し、パターン処理する工程を含
む。書込み可能なメモリの製造方法。 （２） 第１項の方法において、ヒューズ金属は、耐火
性金属又は耐火性合金である。 （３） 第２項の方法において、ヒューズ部分の抵抗は
200オーム未満である。 （４） 第２項の方法において、ヒューズ金属はチタニ
ウム・タングステンである。 （５） 第４項の方法において、チタニウム・タングス
テンの厚さは約450オングストロームであり、ヒューズ
部分の幅は0.6ないし2.0ミクロンの範囲内である。 （６） MOS又はCMOS工程で、半導体基体の面上に、金
属ヒューズリンクを形成するにあたり、 表面上に多層酸化物を形成し、 上記酸化物に、400ないし500オングストロームの範囲
の厚さで、耐火性金属を被着させ、 上記金属にパターン処理すると、幅が２ミクロン未
満、長さが３ミクロン未満のヒューズ部分が形成され、
これはどちらかの端において金属の拡大部分で接合され
ており、 表面に絶縁体の保護膜を被着させ、 前記保護膜中に拡大部分へのコンタクトをエッチング
し、 回路の残りのコンタクトへの接続をエッチングする、
という工程を含む方法がとられる。 （７） 第６項の方法において、金属はチタニウム・タ
ングステンである。 （８） 半導体基体の面上に形成されたMOS又はCMOS装
置中のヒューズリンクは、 半導体基体の面上に形成された、多層酸化物の層と、 前記多層酸化物のフィールド酸化物領域の上に形成さ
れ、約200オーム未満の抵抗を有するヒューズ部分を有
し、２個の離間した拡大領域の間でそれらと共に構成要
素となる耐火性金属ヒューズ層と、 前記ヒューズ上に形成される中間保護膜により、形成
される。 （９） MOS又はCMOS工程において金属ヒューズリンク
を形成する方法では、既に被着されている多層酸化物の
上に、耐火性金属又は合金を被着し、前記金属又は合金
パターン処理する。するとヒューズ部分は拡大部分の間
で、それらと共に構成要素となるので、ヒューズ部分の
長さと断面積が非常に小さくなり、そこを流れるヒュー
ズ電流が20ミリアンペア未満になる。ヒューズ部分と周
囲の回路は、保護膜と保護膜の中に形成された拡大部分
へのコンタクトで覆われている。
【図面の簡単な説明】
第１図より第５図は、拡大断面図であり、ヒューズリン
ク及び、ヒューズリンクに電流を流すのに用いるために
付随する電界効果トランジスタの、様々な製造段階を示
している。 第６図は、ヒューズリンクとそれを通して電流を流すの
に使われる、対応するトランジスタのレイアウトを示す
平面図である。 第７図は、第５図及び第６図の構造に対する等価回路で
ある。 主な符号の説明 12:ソース 14:ドレイン 16:ゲート 18:フィールド酸化物 20:多層酸化物 22:チタニウム・タングステン合金 24:チタニウム・タングステン・ヒューズ 26:中間酸化物 28:コンタクト 30:コンタクト 32:コンタクト 34:コンタクト 40:ヒューズ部分 44:ゲート・コンタクト
ク及び、ヒューズリンクに電流を流すのに用いるために
付随する電界効果トランジスタの、様々な製造段階を示
している。 第６図は、ヒューズリンクとそれを通して電流を流すの
に使われる、対応するトランジスタのレイアウトを示す
平面図である。 第７図は、第５図及び第６図の構造に対する等価回路で
ある。 主な符号の説明 12:ソース 14:ドレイン 16:ゲート 18:フィールド酸化物 20:多層酸化物 22:チタニウム・タングステン合金 24:チタニウム・タングステン・ヒューズ 26:中間酸化物 28:コンタクト 30:コンタクト 32:コンタクト 34:コンタクト 40:ヒューズ部分 44:ゲート・コンタクト
フロントページの続き
(72)発明者 ジーン イー．ブランケンシップ
アメリカ合衆国テキサス州リチャードソ
ン，ガール クリーク 205
(72)発明者 ラジブ アール．シヤ
アメリカ合衆国テキサス州プラノ，ニュ
ーコウム ドライブ 2116
(72)発明者 トアン トラン
アメリカ合衆国テキサス州ダラス，シロ
ウ ロード 10316
(72)発明者 デビッド ジェイ．マイヤーズ
アメリカ合衆国テキサス州ダラス，アパ
ートメント 204，オウデリア 12920
(72)発明者 ジョンソン ジェイ．リン
アメリカ合衆国テキサス州プラノ，ルイ
ス ドライブ 3404
(72)発明者 スチーブ トンプソン
アメリカ合衆国テキサス州リッチモン
ド，ビターズウィート 1130
(56)参考文献 特開 昭60−35533（ＪＰ，Ａ)
特開 昭58−157（ＪＰ，Ａ)
特開 昭59−130441（ＪＰ，Ａ)
特開 昭52−28280（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．半導体基体の面上に形成されるMOS又はCMOS装置の
中のヒューズリンクであって、 半導体基体の面上に形成された多層酸化物の層と、 前記多層酸化物の層の中のフィールド酸化物領域の上に
形成され、約200オーム未満の抵抗を有するヒューズ部
分とその両端の離間した拡大部分を有する耐火性金属ヒ
ューズ層と、 前記ヒューズ部分の表面に形成される絶縁物質の中間保
護膜とを有する金属ヒューズリンクを用いた書込み可能
なMOSメモリ。 ２．MOS又はCMOS工程において、半導体チップ面上に１
回限り書込み可能なメモリ素子を形成するにあたって、 表面に多層酸化物の層を形成し、 前記多層酸化物の層の中のフィールド酸化物領域の上に
耐火性金属の層を被着させ、 前記耐火性金属の層をパターン処理し、エッチングし
て、約200オーム未満の抵抗を有するヒューズ部分とそ
の両端の離間した拡大部分を有し、ヒューズ部分の断面
部が、ヒューズ部分を溶解する電流が25ミリアンペア未
満となるような断面積を有する耐火性金属ヒューズ層を
形成し、 前記ヒューズ部分の表面に絶縁物質の中間保護膜を被着
させ、 前記拡大部分及びチップの他のコンタクトへのコンタク
ト開口部を形成し、 該コンタクト開口部及び中間保護膜の表面に接触金属を
被着し、パターン処理する工程を含む、金属ヒューズリ
ンクを用いた書込み可能なMOSメモリの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/938,226 US4792835A (en) | 1986-12-05 | 1986-12-05 | MOS programmable memories using a metal fuse link and process for making the same |
| US938226 | 1986-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160268A JPS63160268A (ja) | 1988-07-04 |
| JP2817894B2 true JP2817894B2 (ja) | 1998-10-30 |
Family
ID=25471139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62307374A Expired - Fee Related JP2817894B2 (ja) | 1986-12-05 | 1987-12-04 | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4792835A (ja) |
| JP (1) | JP2817894B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017510A (en) * | 1987-06-01 | 1991-05-21 | Texas Instruments Incorporated | Method of making a scalable fuse link element |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5126282A (en) * | 1990-05-16 | 1992-06-30 | Actel Corporation | Methods of reducing anti-fuse resistance during programming |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
| US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
| JP2679579B2 (ja) * | 1993-07-08 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5917229A (en) * | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| US5808351A (en) * | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
| US5457059A (en) * | 1994-04-28 | 1995-10-10 | Texas Instruments Incorporated | Method for forming TiW fuses in high performance BiCMOS process |
| JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| US5962815A (en) * | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5872338A (en) * | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
| US6034427A (en) * | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| KR100299755B1 (ko) * | 1998-06-10 | 2001-10-19 | 박종섭 | 반도체 소자의 리페어용 퓨즈 및 그 형성방법 |
| US6633055B2 (en) | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| US6753210B2 (en) * | 2002-09-17 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company | Metal fuse for semiconductor devices |
| US7170148B2 (en) * | 2003-07-02 | 2007-01-30 | Analog Devices, Inc. | Semi-fusible link system for a multi-layer integrated circuit and method of making same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584819B2 (ja) * | 1975-08-28 | 1983-01-27 | 株式会社東芝 | ハンドウタイソウチ |
| NL8002634A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4420504A (en) * | 1980-12-22 | 1983-12-13 | Raytheon Company | Programmable read only memory |
| JPS58157A (ja) * | 1981-06-25 | 1983-01-05 | Fujitsu Ltd | 半導体装置 |
| JPS59130441A (ja) * | 1982-12-25 | 1984-07-27 | Fujitsu Ltd | ヒューズ型ｒｏｍの書込み方法 |
| JPS6035533A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Ltd | 半導体装置 |
| JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| US4647340A (en) * | 1986-03-31 | 1987-03-03 | Ncr Corporation | Programmable read only memory using a tungsten fuse |
-
1986
- 1986-12-05 US US06/938,226 patent/US4792835A/en not_active Expired - Lifetime
-
1987
- 1987-12-04 JP JP62307374A patent/JP2817894B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4792835A (en) | 1988-12-20 |
| JPS63160268A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817894B2 (ja) | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 | |
| JP3703086B2 (ja) | ヒューズ及びこれの作製方法 | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| US5374832A (en) | Antifuse having TiW oxide film between two metal layers | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
| US9093453B2 (en) | High performance e-fuse fabricated with sub-lithographic dimension | |
| JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
| US5904507A (en) | Programmable anti-fuses using laser writing | |
| JP2000091438A (ja) | 半導体デバイスとその製造方法 | |
| WO2009070998A1 (en) | Polysilicon silicide electrical fuse device | |
| US7619264B2 (en) | Semiconductor device | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| JP2002184777A (ja) | 半導体装置 | |
| KR20000035223A (ko) | 퓨즈 블로우 프로세스 윈도우용 퓨즈 제조 방법 | |
| US20010052651A1 (en) | Driver circuits and methods for manufacturing driver circuits | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2952581B2 (ja) | アンチヒューズの形成方法 | |
| JPH01295440A (ja) | 半導体装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS6084838A (ja) | 半導体装置の製造方法 | |
| JPH01295439A (ja) | 半導体装置 | |
| KR0146264B1 (ko) | 퓨즈링크를 가지는 금속배선의 제조방법 | |
| JPS60154640A (ja) | 半導体装置 | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |