JPS6139550A - 半導体ヒユ−ズ素子 - Google Patents
半導体ヒユ−ズ素子Info
- Publication number
- JPS6139550A JPS6139550A JP16045684A JP16045684A JPS6139550A JP S6139550 A JPS6139550 A JP S6139550A JP 16045684 A JP16045684 A JP 16045684A JP 16045684 A JP16045684 A JP 16045684A JP S6139550 A JPS6139550 A JP S6139550A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- polycrystalline silicon
- interlayer insulating
- fuse element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は冗長回路を有する半導体記憶装置及びトリミン
グ回路を有するアナログ系の半導体集積回路装置に適す
る半導体ヒーーズ素子に関する。
グ回路を有するアナログ系の半導体集積回路装置に適す
る半導体ヒーーズ素子に関する。
近年、半導体集積回路装置においてはその高密度化、高
集積化の進歩が著しい。回路構成技術、製造技術の進歩
によシ、この高密度化、高集積化が可能となってきてい
るが、使用素子寸法の縮小に助けられながらも、チップ
面積は次第に拡大してきている。周知の如く、半導体集
積回路装置の製造においては、チップ面積の拡大は同時
に製品歩留の低下を伴なうものでアシ、この歩留低下の
補償を行なう種々の方法が提案されている。
集積化の進歩が著しい。回路構成技術、製造技術の進歩
によシ、この高密度化、高集積化が可能となってきてい
るが、使用素子寸法の縮小に助けられながらも、チップ
面積は次第に拡大してきている。周知の如く、半導体集
積回路装置の製造においては、チップ面積の拡大は同時
に製品歩留の低下を伴なうものでアシ、この歩留低下の
補償を行なう種々の方法が提案されている。
例えば、半導体記憶装置では、その記憶セルの１個ない
し数個の不良が発生した場合に、その不良の記憶セルを
含む行又は列を予備の行又は列と代替する冗長回路の導
入が提案されている。この代替には、アドレス回路等に
ヒユーズ素子を挿入し、そのヒユーズ素子を溶断あるい
は非溶断とすることによシ行われる。
し数個の不良が発生した場合に、その不良の記憶セルを
含む行又は列を予備の行又は列と代替する冗長回路の導
入が提案されている。この代替には、アドレス回路等に
ヒユーズ素子を挿入し、そのヒユーズ素子を溶断あるい
は非溶断とすることによシ行われる。
又、アナログ系の半導体集積回路装置においては該装置
の製造終了後、製造工程中に於ける各種バラツキを補正
するための増幅器の利得調整やオフセットの調節を行な
う必要があシ、ヒユーズ素子を利用してトリミングを行
っている。
の製造終了後、製造工程中に於ける各種バラツキを補正
するための増幅器の利得調整やオフセットの調節を行な
う必要があシ、ヒユーズ素子を利用してトリミングを行
っている。
前記ヒユーズ素子は多結晶シリコンあるいはアルミニウ
ム等で構成され、レーザー光の照射によるエネルギーに
よって、或はヒユーズ素子の両端に電圧を印加すること
によシ発生するジュール熱によって溶断てきるようにな
っている。
ム等で構成され、レーザー光の照射によるエネルギーに
よって、或はヒユーズ素子の両端に電圧を印加すること
によシ発生するジュール熱によって溶断てきるようにな
っている。
次に１従来のヒユーズ素子の構造に関し、多結晶シリコ
ンを溶断部の材料とし電圧印加によシ溶断を行なうヒユ
ーズ素子を例にあげ、図面を用いて説明する。
ンを溶断部の材料とし電圧印加によシ溶断を行なうヒユ
ーズ素子を例にあげ、図面を用いて説明する。
第１Ａ図ないし第１Ｂ図は従来のヒユーズ素子の平面図
及び断面図を示すものである。以下、同一のものに対し
ては同一の番号を使用して説明を行なう。単結晶シリコ
ン基板１上に二酸化シリコン層２を形成し、その上にヒ
ユーズ素子となる多結晶シリコン層３を形成する。多結
晶シリコンヒユーズ３は、溶断部３ａとその両端の接続
部３ｂとで構成される。多結晶シリコンヒーーズ３上に
は層間絶縁膜４が形成され、更に層間絶縁膜」には前記
接続部３ｂに至る接続孔５が設けられ、又、前記溶断部
３ａに至る第一の開孔６が設けられる。
及び断面図を示すものである。以下、同一のものに対し
ては同一の番号を使用して説明を行なう。単結晶シリコ
ン基板１上に二酸化シリコン層２を形成し、その上にヒ
ユーズ素子となる多結晶シリコン層３を形成する。多結
晶シリコンヒユーズ３は、溶断部３ａとその両端の接続
部３ｂとで構成される。多結晶シリコンヒーーズ３上に
は層間絶縁膜４が形成され、更に層間絶縁膜」には前記
接続部３ｂに至る接続孔５が設けられ、又、前記溶断部
３ａに至る第一の開孔６が設けられる。
眉間絶縁膜４上にはヒユーズ素子を外部回路に接続する
ためのアルミニウム等よ構成る配線金属層７が設けられ
、多結晶シリコンヒユーズ３と配線金属層７とは接続孔
５を介して接続される。配線金属層７上には半導体集積
回路装置を湿気あるいは汚染から保護するだめの保護絶
縁膜８が形成される。
ためのアルミニウム等よ構成る配線金属層７が設けられ
、多結晶シリコンヒユーズ３と配線金属層７とは接続孔
５を介して接続される。配線金属層７上には半導体集積
回路装置を湿気あるいは汚染から保護するだめの保護絶
縁膜８が形成される。
上記構造の半導体ヒユーズ素子において、前記二酸化シ
リコン層２は通常９００〜１０００’Ｃ程度のＨ２−０
２雰囲気中にて形成されるもので、他の回路素子（図示
せず）の素子領域の分離等に使用されるものである。又
、ヒユーズ素子となる多結晶シリコン層３は公知の減圧
気相成長法にて形成され、その成長時或は成長後に一１
硼素或は砒素等の不純物が導入されて、適当な抵抗値を
有する導電体として機能するように設定される。眉間絶
縁膜４及び保護絶縁膜８は燐を添加した二酸化シリコン
によシ構成され、公知の常圧気相成長法等によシ形成さ
れるものである。尚、これらの製造工程は他の回路素子
の形成と同時に行われる工程であることは言うまでもな
い。
リコン層２は通常９００〜１０００’Ｃ程度のＨ２−０
２雰囲気中にて形成されるもので、他の回路素子（図示
せず）の素子領域の分離等に使用されるものである。又
、ヒユーズ素子となる多結晶シリコン層３は公知の減圧
気相成長法にて形成され、その成長時或は成長後に一１
硼素或は砒素等の不純物が導入されて、適当な抵抗値を
有する導電体として機能するように設定される。眉間絶
縁膜４及び保護絶縁膜８は燐を添加した二酸化シリコン
によシ構成され、公知の常圧気相成長法等によシ形成さ
れるものである。尚、これらの製造工程は他の回路素子
の形成と同時に行われる工程であることは言うまでもな
い。
前記第１の開孔６は接続孔５の形成と同時或は個別の工
程にて形成されるが、この開孔は半導体集積回路装置の
製造工程中における熱処理によりて多結晶シリコン層の
表面が酸化されてできる二酸化シリコン膜を除去するた
めのもので、ヒユーズ素子の溶断時における電圧及び電
流を低下させることに効果がある。
程にて形成されるが、この開孔は半導体集積回路装置の
製造工程中における熱処理によりて多結晶シリコン層の
表面が酸化されてできる二酸化シリコン膜を除去するた
めのもので、ヒユーズ素子の溶断時における電圧及び電
流を低下させることに効果がある。
前記構造の半導体ヒユーズ素子において、溶断を容易と
するためＫは電圧印加時に溶断部３ａ以外に加わる電圧
を低下する必要がある。即ち、電圧印加点から接続孔５
に至る配線金属層７の抵抗、接続孔５における接触抵抗
、接続孔５から溶断部３ａＫ至る接続部３ｂの抵抗を溶
断部３ａの抵抗に比較し、十分に小さくしなければなら
ない。配線金属層の層抵抗が多結晶シリコンの層抵抗に
比較し１／２００〜１／２０００程度であることを考慮
すると、前記条件を満足する為には接続孔５の面積を大
きくシ、接続孔５よシ溶断部３ａに至る接続部３ｂのＩ
Ｉ！ １を広くし、長さ！！２を短かくすることが必要
となる。
するためＫは電圧印加時に溶断部３ａ以外に加わる電圧
を低下する必要がある。即ち、電圧印加点から接続孔５
に至る配線金属層７の抵抗、接続孔５における接触抵抗
、接続孔５から溶断部３ａＫ至る接続部３ｂの抵抗を溶
断部３ａの抵抗に比較し、十分に小さくしなければなら
ない。配線金属層の層抵抗が多結晶シリコンの層抵抗に
比較し１／２００〜１／２０００程度であることを考慮
すると、前記条件を満足する為には接続孔５の面積を大
きくシ、接続孔５よシ溶断部３ａに至る接続部３ｂのＩ
Ｉ！ １を広くし、長さ！！２を短かくすることが必要
となる。
しかるに、前記長さｌ！２は接続部３ｂ上に信頼性のあ
る接続を行うためのマージンとなっている為、通常２〜
４μｍ以下とすることは困難である。
る接続を行うためのマージンとなっている為、通常２〜
４μｍ以下とすることは困難である。
又、ヒユーズ素子の溶断時にはその溶断のエネルギーに
よシ溶断部３ｄ上に位置する保護絶縁膜にり２ツク（割
れ）を生じることがある。前記クラックが発生した場合
には、核部よシ湿気、汚染物等が半導体集積回路装置内
へ侵入し装置を劣化、破損に導くことが知られている。
よシ溶断部３ｄ上に位置する保護絶縁膜にり２ツク（割
れ）を生じることがある。前記クラックが発生した場合
には、核部よシ湿気、汚染物等が半導体集積回路装置内
へ侵入し装置を劣化、破損に導くことが知られている。
前記クラックの発生を防ぐ手段として、第１Ｃ図に示す
如く、保護絶縁膜８に、溶断部３ａに至る第二の開孔９
を設け、溶断時のエネルギーを外部べ逃、がす提案もあ
るが、この場合も前記クラックの場合と同様、第二の開
孔９から湿気、汚染物等が侵入する為完全な解決案とは
ならず、かえって溶断後第二の開孔９を絶縁物等で埋設
するという不要な工程の追加を必要とする。又、第二の
開孔９を形成する場合には、湿気、汚染物の侵入によシ
該開孔に最も近接する接続孔５での接続状態を劣化させ
、非溶断のヒユーズ素子があたかも溶断されたヒユーズ
の如き状態を呈する不良が発生するため、第二の開孔９
よシ接続孔５を離す必要があシ、例えば、溶断部を長い
形状とする、或は前記マージンを拡大する等の工夫を要
し２、ヒユーズ素子の寸法を不要に大きくしなければ外
らないという欠点を有する。
如く、保護絶縁膜８に、溶断部３ａに至る第二の開孔９
を設け、溶断時のエネルギーを外部べ逃、がす提案もあ
るが、この場合も前記クラックの場合と同様、第二の開
孔９から湿気、汚染物等が侵入する為完全な解決案とは
ならず、かえって溶断後第二の開孔９を絶縁物等で埋設
するという不要な工程の追加を必要とする。又、第二の
開孔９を形成する場合には、湿気、汚染物の侵入によシ
該開孔に最も近接する接続孔５での接続状態を劣化させ
、非溶断のヒユーズ素子があたかも溶断されたヒユーズ
の如き状態を呈する不良が発生するため、第二の開孔９
よシ接続孔５を離す必要があシ、例えば、溶断部を長い
形状とする、或は前記マージンを拡大する等の工夫を要
し２、ヒユーズ素子の寸法を不要に大きくしなければ外
らないという欠点を有する。
本発明の目的は信頼性が高く、かつ溶断を容易とした半
導体ヒユーズ素子を提供することにある。
導体ヒユーズ素子を提供することにある。
本発明の半導体ヒユーズ素子は燐、硼素或は砒素等を含
む多結晶シリコンよ構成シ、溶断部とその両端に位置す
る接続部とで構成される多結晶シリコンヒユーズと、該
多結晶シリコンヒユーズ上に延在する層間絶縁膜と、前
記層間絶縁膜に設けられ前記接続部に達する接続孔と、
前記層間絶縁膜上に延在し前記接続孔を介して前記多結
晶シリコンヒユーズに接続される配線金属と、該配線金
属上に延在す・る保護絶縁膜と、該保護絶縁膜及び前記
層間絶縁膜に設けられ前記溶断部に達する開孔とを含み
、前記接続孔が前記開孔に近接して設けられた第１の接
続孔と、前記開孔よシ少なくとも２０μｍ離隔して設け
られた第２の接続孔との少々くとも２個の接続孔よ構成
ることから構成されるものである。
む多結晶シリコンよ構成シ、溶断部とその両端に位置す
る接続部とで構成される多結晶シリコンヒユーズと、該
多結晶シリコンヒユーズ上に延在する層間絶縁膜と、前
記層間絶縁膜に設けられ前記接続部に達する接続孔と、
前記層間絶縁膜上に延在し前記接続孔を介して前記多結
晶シリコンヒユーズに接続される配線金属と、該配線金
属上に延在す・る保護絶縁膜と、該保護絶縁膜及び前記
層間絶縁膜に設けられ前記溶断部に達する開孔とを含み
、前記接続孔が前記開孔に近接して設けられた第１の接
続孔と、前記開孔よシ少なくとも２０μｍ離隔して設け
られた第２の接続孔との少々くとも２個の接続孔よ構成
ることから構成されるものである。
以下、本発明の一実施例につき図面を参照して詳細に説
明する。
明する。
第２Ａ図ないし第２Ｂ図はそれぞれ本発明の一実施例の
半導体ヒユーズ素子につき、その構造を説明するための
平面図及び断面図である。従来例に示した手段と同一の
方法で、単結晶シリコン基板１上に二酸化シリコン膜２
を形成し、その上にヒユーズ素子となる多結晶シリコン
層３を形成し、次イテ多結晶シリコンヒユーズ３上に眉
間絶縁膜４を形成する。多結晶シリコンヒユーズ３は従
来例で示したと同様に、溶断部３ａとその両端に位置す
る接続部３ｂとで構成される。次いで、眉間絶縁膜４に
は多結晶シリコンヒユーズ３の接続部３ｂに至る第１の
接続孔１５ａ及び第２の接続孔１５ｂが設けられる。更
に従来例と同一の方法で層間絶縁膜４上に配線金属層７
及び保護絶縁層８が設けられ、次いで、層間絶縁膜４及
び保護絶縁膜８に溶断部３ａに達する開孔１６が設けら
れる。
半導体ヒユーズ素子につき、その構造を説明するための
平面図及び断面図である。従来例に示した手段と同一の
方法で、単結晶シリコン基板１上に二酸化シリコン膜２
を形成し、その上にヒユーズ素子となる多結晶シリコン
層３を形成し、次イテ多結晶シリコンヒユーズ３上に眉
間絶縁膜４を形成する。多結晶シリコンヒユーズ３は従
来例で示したと同様に、溶断部３ａとその両端に位置す
る接続部３ｂとで構成される。次いで、眉間絶縁膜４に
は多結晶シリコンヒユーズ３の接続部３ｂに至る第１の
接続孔１５ａ及び第２の接続孔１５ｂが設けられる。更
に従来例と同一の方法で層間絶縁膜４上に配線金属層７
及び保護絶縁層８が設けられ、次いで、層間絶縁膜４及
び保護絶縁膜８に溶断部３ａに達する開孔１６が設けら
れる。
この開孔１６は一つの工程において形成され得るが、層
間絶縁膜４及び保護絶縁膜８に対し、それぞれ個別の工
程で形成されてもよい。前記第１の接続孔１５ａは開孔
１６に近接して設けられる。
間絶縁膜４及び保護絶縁膜８に対し、それぞれ個別の工
程で形成されてもよい。前記第１の接続孔１５ａは開孔
１６に近接して設けられる。
この第１の接続孔１５ａは従来例で示した接続孔５の効
果及び目的と同一である。更に、前記第２の接続孔１５
ｂは前記開孔１６に対し２０μｍ以上離隔し、前記第１
の接続孔１５ａの設けられた同一の接続部３ｂ上に設け
られる。
果及び目的と同一である。更に、前記第２の接続孔１５
ｂは前記開孔１６に対し２０μｍ以上離隔し、前記第１
の接続孔１５ａの設けられた同一の接続部３ｂ上に設け
られる。
本発明の実施例においては、追加して設けられた第２の
接続孔１５ｂによシ信頼性が高く、溶断を容易とした半
導体ヒユーズ素子が得られる。即ち、第２の接続孔１５
ｂは前述の如く開孔１６に対して十分離隔しているため
、湿気、汚染物の侵入時にも劣化する恐れがなく、従が
って第２の接続孔１５ｂによシ半導体ヒユーズ素子の信
頼性を高めることができる。又、第２の接続孔１５ｂに
よシ接続性を確保しであるため、第１の接続孔１５ａは
多結晶ヒーーズの溶断性のみを考慮して設けることが可
能となシ、例えば前述の如き不要なマージンは削除し、
十分に溶断部３ａに近接して設けることが可能となる。
接続孔１５ｂによシ信頼性が高く、溶断を容易とした半
導体ヒユーズ素子が得られる。即ち、第２の接続孔１５
ｂは前述の如く開孔１６に対して十分離隔しているため
、湿気、汚染物の侵入時にも劣化する恐れがなく、従が
って第２の接続孔１５ｂによシ半導体ヒユーズ素子の信
頼性を高めることができる。又、第２の接続孔１５ｂに
よシ接続性を確保しであるため、第１の接続孔１５ａは
多結晶ヒーーズの溶断性のみを考慮して設けることが可
能となシ、例えば前述の如き不要なマージンは削除し、
十分に溶断部３ａに近接して設けることが可能となる。
以上、詳細に説明したように、本発明の半導体ヒユーズ
素子は、湿気、汚染物等の侵入に対して不良とならない
第２の接続孔を設けることによシ、信頼性を高め、かつ
溶断性を容易とするものである。
素子は、湿気、汚染物等の侵入に対して不良とならない
第２の接続孔を設けることによシ、信頼性を高め、かつ
溶断性を容易とするものである。
４、簡単な図面の説明
第１Ａ図ないし第１Ｃ図は半導体ポリシリヒユーズの従
来例を示す平面図あるいは断面図、第２Ａ図ないし第２
Ｂ図は本発明の一実施例を示す平面図あるいは断面図で
ある。
来例を示す平面図あるいは断面図、第２Ａ図ないし第２
Ｂ図は本発明の一実施例を示す平面図あるいは断面図で
ある。
１・・・・・・単結晶シリコン基板、２・・・・・・二
酸化シリコン層、３・・・・・・多結晶シリコンヒユー
ズ、３ａ・・・・・・溶断部、３ｂ・・・・・・接続部
、４・・・・・・層間絶縁膜、５・・・・・・接続孔、
６・・・・・・第１の開孔、７・・・・・・配線金属層
％８・・・・・・保護絶縁膜、９・・・・・・第２の開
孔、１５ａ・・・・・・第１の接続孔、１５ｂ・・・・
・・第２の接続孔、１６・・・・・・開孔。
酸化シリコン層、３・・・・・・多結晶シリコンヒユー
ズ、３ａ・・・・・・溶断部、３ｂ・・・・・・接続部
、４・・・・・・層間絶縁膜、５・・・・・・接続孔、
６・・・・・・第１の開孔、７・・・・・・配線金属層
％８・・・・・・保護絶縁膜、９・・・・・・第２の開
孔、１５ａ・・・・・・第１の接続孔、１５ｂ・・・・
・・第２の接続孔、１６・・・・・・開孔。
／７ｒ−”、
代理人 弁理士 内 原 晋、６′；゛ハ叉 １
２．′ 第１８図
２．′ 第１８図
Claims (1)
- 燐、硼素、或は砒素等を含む多結晶シリコンよりなり、
溶断部とその両端に位置する接続部とで構成される多結
晶シリコンヒューズと、該多結晶シリコンヒューズ上に
延在する層間絶縁膜と、前記層間絶縁膜の一部に設けら
れ前記接続部に達する接続孔と、前記層間絶縁膜上に延
在し前記接続孔を介して前記多結晶シリコンヒューズに
接続される配線金属と、該配線金属上に延在する保護絶
縁膜と、該保護絶縁膜及び前記層間絶縁膜に設けられ前
記溶断部に達する開孔とから成る半導体ヒューズ素子に
おいて、前記接続孔が前記開孔に近接して設けられた第
１の接続孔と、前記開孔から離隔して設けられた第２の
接続孔との少なくとも２個の接続孔より成ることを特徴
とする半導体ヒューズ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16045684A JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16045684A JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139550A true JPS6139550A (ja) | 1986-02-25 |
| JPH0527983B2 JPH0527983B2 (ja) | 1993-04-22 |
Family
ID=15715325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16045684A Granted JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139550A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132551A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | 半導体ヒユ−ズ素子 |
-
1984
- 1984-07-31 JP JP16045684A patent/JPS6139550A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132551A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | 半導体ヒユ−ズ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527983B2 (ja) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299570B2 (en) | Efuse containing sige stack | |
| US7572724B2 (en) | Doped single crystal silicon silicided eFuse | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPS58161361A (ja) | 半導体装置の製造方法 | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPS6139550A (ja) | 半導体ヒユ−ズ素子 | |
| JPH0363819B2 (ja) | ||
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPS5860560A (ja) | 半導体装置の冗長回路およびそのフユ−ズ部切断方法 | |
| JPS6412097B2 (ja) | ||
| JPS6193643A (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPS599958A (ja) | 半導体装置 | |
| JPH0256815B2 (ja) | ||
| JPH0479137B2 (ja) | ||
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH02271555A (ja) | 半導体装置 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPS5814567A (ja) | 半導体装置及びその製造方法 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |