JPH0527983B2 - - Google Patents
Info
- Publication number
- JPH0527983B2 JPH0527983B2 JP59160456A JP16045684A JPH0527983B2 JP H0527983 B2 JPH0527983 B2 JP H0527983B2 JP 59160456 A JP59160456 A JP 59160456A JP 16045684 A JP16045684 A JP 16045684A JP H0527983 B2 JPH0527983 B2 JP H0527983B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- insulating film
- polycrystalline silicon
- fuse element
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007664 blowing Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は冗長回路を有する半導体記憶装置及び
トリミング回路を有するアナログ系の半導体集積
回路装置に適する半導体ヒユーズ素子に関する。
トリミング回路を有するアナログ系の半導体集積
回路装置に適する半導体ヒユーズ素子に関する。
近年、半導体集積回路装置においてはその高密
度化、高集積化の進歩が著しい。回路構成技術、
製造技術の進歩により、この高密度化、高集積化
が可能となつてきているが、使用素子寸法の縮小
に助けられながらも、チツプ面積は次第に拡大し
てきている。周知の如く、半導体集積回路装置の
製造においては、チツプ面積の拡大は同時に製品
歩留の低下を伴なうものであり、この歩留低下の
補償を行なう種々の方法が提案されている。
度化、高集積化の進歩が著しい。回路構成技術、
製造技術の進歩により、この高密度化、高集積化
が可能となつてきているが、使用素子寸法の縮小
に助けられながらも、チツプ面積は次第に拡大し
てきている。周知の如く、半導体集積回路装置の
製造においては、チツプ面積の拡大は同時に製品
歩留の低下を伴なうものであり、この歩留低下の
補償を行なう種々の方法が提案されている。
例えば、半導体記憶装置では、その記憶セルの
１個ないし数個の不良が発生した場合に、その不
良の記憶セルを含む行又は列を予備の行又は列と
代替する冗長回路の導入が提案されている。この
代替には、アドレス回路等にヒユーズ素子を挿入
し、そのヒユーズ素子を溶断あるいは非溶断とす
ることにより行われる。
１個ないし数個の不良が発生した場合に、その不
良の記憶セルを含む行又は列を予備の行又は列と
代替する冗長回路の導入が提案されている。この
代替には、アドレス回路等にヒユーズ素子を挿入
し、そのヒユーズ素子を溶断あるいは非溶断とす
ることにより行われる。
又、アナログ系の半導体集積回路装置において
は該装置の製造終了後、製造工程中に於ける各種
バラツキを補正するための増幅器の利得調整やオ
フセツトの調節を行なう必要があり、ヒユーズ素
子を利用してトリミングを行つている。
は該装置の製造終了後、製造工程中に於ける各種
バラツキを補正するための増幅器の利得調整やオ
フセツトの調節を行なう必要があり、ヒユーズ素
子を利用してトリミングを行つている。
前記ヒユーズ素子は多結晶シリコンあるいはア
ルミニウム等で構成され、レーザ光の照射による
エネルギーによつて、或はヒユーズ素子の両端に
電圧を印加することにより発生するジユール熱に
よつて溶断できるようになつている。
ルミニウム等で構成され、レーザ光の照射による
エネルギーによつて、或はヒユーズ素子の両端に
電圧を印加することにより発生するジユール熱に
よつて溶断できるようになつている。
次に、従来のヒユーズ素子の構造に関し、多結
晶シリコンを溶断部の材料とし電圧印加により溶
断を行なうヒユーズ素子を例にあげ、図面を用い
て説明する。
晶シリコンを溶断部の材料とし電圧印加により溶
断を行なうヒユーズ素子を例にあげ、図面を用い
て説明する。
第１Ａ図ないし第１Ｂ図は従来のヒユーズ素子
の平面図及び断面図を示すものである。以下、同
一のものに対しては同一の番号を使用して説明を
行なう。単結晶シリコン基板１上に二酸化シリコ
ン層２を形成し、その上にヒユーズ素子となる多
結晶シリコン層３を形成する。多結晶シリコンヒ
ユーズ３は、溶断部３ａとその両端の接続部３ｂ
とで構成される。多結晶シリコンヒユーズ３上に
は層間絶縁膜４が形成され、更に層間絶縁膜４に
は前記接続部３ｂに至る接続孔５が設けられ、
又、前記溶断部３ａに至る第一の開孔６が設けら
れる。層間絶縁膜４上にはヒユーズ素子を外部回
路に接続するためのアルミニウム等より成る配線
金属層７が設けられ、多結晶シリコンヒユーズ３
と配線金属層７とは接続孔５を介して接続され
る。配線金属層７上には半導体集積回路装置を湿
気あるいは汚染から保護するための保護絶縁膜８
が形成される。
の平面図及び断面図を示すものである。以下、同
一のものに対しては同一の番号を使用して説明を
行なう。単結晶シリコン基板１上に二酸化シリコ
ン層２を形成し、その上にヒユーズ素子となる多
結晶シリコン層３を形成する。多結晶シリコンヒ
ユーズ３は、溶断部３ａとその両端の接続部３ｂ
とで構成される。多結晶シリコンヒユーズ３上に
は層間絶縁膜４が形成され、更に層間絶縁膜４に
は前記接続部３ｂに至る接続孔５が設けられ、
又、前記溶断部３ａに至る第一の開孔６が設けら
れる。層間絶縁膜４上にはヒユーズ素子を外部回
路に接続するためのアルミニウム等より成る配線
金属層７が設けられ、多結晶シリコンヒユーズ３
と配線金属層７とは接続孔５を介して接続され
る。配線金属層７上には半導体集積回路装置を湿
気あるいは汚染から保護するための保護絶縁膜８
が形成される。
上記構造の半導体ヒユーズ素子において、前記
二酸化シリコン層２は通常900〜1000℃程度のH2
―O2雰囲気中にて形成されるもので、他の回路
素子（図示せず）の素子領域の分離等に使用され
るものである。又、ヒユーズ素子となる多結晶シ
リコン層３は公知の減圧気相長法にて形成され、
その成長時或は成長後に燐、硼素或は砒素等の不
純物が導入されて、適当な抵抗値を有する導電体
として機能するように設定される。層間絶縁膜４
及び保護絶縁膜８は燐を添加した二酸化シリコン
により構成され、公知の常圧気相成長法等により
形成されるものである。尚、これらの製造工程は
他の回路素子の形成と同時に行われる工程である
ことは言うまでもない。
二酸化シリコン層２は通常900〜1000℃程度のH2
―O2雰囲気中にて形成されるもので、他の回路
素子（図示せず）の素子領域の分離等に使用され
るものである。又、ヒユーズ素子となる多結晶シ
リコン層３は公知の減圧気相長法にて形成され、
その成長時或は成長後に燐、硼素或は砒素等の不
純物が導入されて、適当な抵抗値を有する導電体
として機能するように設定される。層間絶縁膜４
及び保護絶縁膜８は燐を添加した二酸化シリコン
により構成され、公知の常圧気相成長法等により
形成されるものである。尚、これらの製造工程は
他の回路素子の形成と同時に行われる工程である
ことは言うまでもない。
前記第１の開孔６は接続孔５の形成と同時或は
個別の工程にて形成されるが、この開孔は半導体
集積回路装置の製造工程中における熱処理によつ
て多結晶シリコン層の表面が酸化されてできる二
酸化シリコン膜を除去するためのもので、ヒユー
ズ素子の溶断時における電圧及び電流を低下させ
ることに効果がある。
個別の工程にて形成されるが、この開孔は半導体
集積回路装置の製造工程中における熱処理によつ
て多結晶シリコン層の表面が酸化されてできる二
酸化シリコン膜を除去するためのもので、ヒユー
ズ素子の溶断時における電圧及び電流を低下させ
ることに効果がある。
前記構造の半導体ヒユーズ素子において、溶断
を容易とするためには電圧印加時に溶断部３ａ以
外に加わる電圧を低下する必要がある。即ち、電
圧印加点から接続孔５に至る配線金属層７の抵
抗、接続孔５における接触抵抗、接続孔５から溶
断部３ａに至る接続部３ｂの抵抗を溶断部３ａの
抵抗に比較し、十分に小さくしなければならな
い。配線金属層の層抵抗が多結晶シリコンの層抵
抗に比較し１／200〜１／2000程度であることを
考慮すると、前記条件を満足する為には接続孔５
の面積を大きくし、接続孔５より溶断部３ａに至
る接続部３ｂの幅l1を広くし、長さl2を短かくす
ることが必要となる。
を容易とするためには電圧印加時に溶断部３ａ以
外に加わる電圧を低下する必要がある。即ち、電
圧印加点から接続孔５に至る配線金属層７の抵
抗、接続孔５における接触抵抗、接続孔５から溶
断部３ａに至る接続部３ｂの抵抗を溶断部３ａの
抵抗に比較し、十分に小さくしなければならな
い。配線金属層の層抵抗が多結晶シリコンの層抵
抗に比較し１／200〜１／2000程度であることを
考慮すると、前記条件を満足する為には接続孔５
の面積を大きくし、接続孔５より溶断部３ａに至
る接続部３ｂの幅l1を広くし、長さl2を短かくす
ることが必要となる。
しかるに、前記長さl2は接続部３ｂ上に信頼性
のある接続を行うためのマージンとなつている
為、通常２〜4μm以下とすることは困難である。
のある接続を行うためのマージンとなつている
為、通常２〜4μm以下とすることは困難である。
又、ヒユーズ素子の溶断時にはその溶断のエネ
ルギーにより溶断部３ａ上に位置する保護絶縁膜
にクラツク（割れ）を生じることがある。前記ク
ラツクが発生した場合には、該部より湿気、汚染
物等が半導体集積回路装置内へ侵入し装置を劣
化、破損に導くことが知られている。
ルギーにより溶断部３ａ上に位置する保護絶縁膜
にクラツク（割れ）を生じることがある。前記ク
ラツクが発生した場合には、該部より湿気、汚染
物等が半導体集積回路装置内へ侵入し装置を劣
化、破損に導くことが知られている。
前記クラツクの発生を防ぐ手段として、第１Ｃ
図に示す如く、保護絶縁膜８に、溶断部３ａに至
る第二の開孔９を設け、溶断時のエネルギーを外
部へ逃がす提案もあるが、この場合も前記クラツ
クの場合と同様、第二の開孔９から湿気、汚染物
等が侵入する為完全な解決案とはならず、かえつ
て溶断後第二の開孔９を絶縁物等で埋設するとい
う不要な工程の追加を必要とする。又、第二の開
孔９を形成する場合には、湿気、汚染物の侵入に
より該開孔に最も近接する接続孔５での接続状態
を劣化させ、非溶断のヒユーズ素子があたかも溶
断されたヒユーズの如き状態を呈する不良が発生
するため、第二の開孔９より接続孔５を離す必要
があり、例えば、溶断部を長い形状とする、或は
前記マージンを拡大する等の工夫を要し、ヒユー
ズ素子の寸法を不要に大きくしなければならない
という欠点を有する。
図に示す如く、保護絶縁膜８に、溶断部３ａに至
る第二の開孔９を設け、溶断時のエネルギーを外
部へ逃がす提案もあるが、この場合も前記クラツ
クの場合と同様、第二の開孔９から湿気、汚染物
等が侵入する為完全な解決案とはならず、かえつ
て溶断後第二の開孔９を絶縁物等で埋設するとい
う不要な工程の追加を必要とする。又、第二の開
孔９を形成する場合には、湿気、汚染物の侵入に
より該開孔に最も近接する接続孔５での接続状態
を劣化させ、非溶断のヒユーズ素子があたかも溶
断されたヒユーズの如き状態を呈する不良が発生
するため、第二の開孔９より接続孔５を離す必要
があり、例えば、溶断部を長い形状とする、或は
前記マージンを拡大する等の工夫を要し、ヒユー
ズ素子の寸法を不要に大きくしなければならない
という欠点を有する。
本発明の目的は信頼性が高く、かつ溶断を容易
とした半導体ヒユーズ素子を提供することにあ
る。
とした半導体ヒユーズ素子を提供することにあ
る。
本発明の半導体ヒユーズ素子は燐、硼素或は砒
素等を含む多結晶シリコンより成り、溶断部とそ
の両端に位置する接続部とで構成される多結晶シ
リコンヒユーズと、該多結晶シリコンヒユーズ上
に延在する層間絶縁膜と、前記層間絶縁膜に設け
られ前記接続部に達する接続孔と、前記層間絶縁
膜上に延在し前記接続孔を介して前記多結晶シリ
コンヒユーズに接続される配線金属と、該配線金
属上に延在する保護絶縁膜と、該保護絶縁膜及び
前記層間絶縁膜に設けられ前記溶断部に達する開
孔とを含み、前記接続孔は前記接続部の上にのみ
存在し、且つ前記溶断部に近接して設けられた第
１の接続孔と、それより離れた位置に設けられた
第２の接続孔との少なくとも２個の接続孔より成
ることから構成されるものである。
素等を含む多結晶シリコンより成り、溶断部とそ
の両端に位置する接続部とで構成される多結晶シ
リコンヒユーズと、該多結晶シリコンヒユーズ上
に延在する層間絶縁膜と、前記層間絶縁膜に設け
られ前記接続部に達する接続孔と、前記層間絶縁
膜上に延在し前記接続孔を介して前記多結晶シリ
コンヒユーズに接続される配線金属と、該配線金
属上に延在する保護絶縁膜と、該保護絶縁膜及び
前記層間絶縁膜に設けられ前記溶断部に達する開
孔とを含み、前記接続孔は前記接続部の上にのみ
存在し、且つ前記溶断部に近接して設けられた第
１の接続孔と、それより離れた位置に設けられた
第２の接続孔との少なくとも２個の接続孔より成
ることから構成されるものである。
以下、本発明の一実施例につき図面を参照して
詳細に説明する。
詳細に説明する。
第２Ａ図ないし第２Ｂ図はそれぞれ本発明の一
実施例の半導体ヒユーズ素子につき、その構造を
説明するための平面図及び断面図である。従来例
に示した手段と同一の方法で、単結晶シリコン基
板１上に二酸化シリコン膜２を形成し、その上に
ヒユーズ素子となる多結晶シリコン層３を形成
し、次いで多結晶シリコンヒユーズ３上に層間絶
縁膜４を形成する。多結晶シリコンヒユーズ３は
従来例で示したと同様に、溶断部３ａとその両端
に位置する接続部３ｂとで構成される。次いで、
層間絶縁膜４には多結晶シリコンヒユーズ３の接
続部３ｂに至る第１の接続孔１５ａ及び第２の接
続孔１５ｂが設けられる。更に従来例と同一の方
法で層間絶縁膜４上に配線金属層７及び保護絶縁
膜８が設けられ、次いで、層間絶縁膜４及び保護
絶縁膜８に溶断部３ａに達する開孔１６が設けら
れる。この開孔１６は一つの工程において形成さ
れ得るが、層間絶縁膜４及び保護絶縁膜８に対
し、それぞれ個別の工程で形成されてもよい。前
記第１の接続孔１５ａは前記接続部３ｂの直上に
有り且つ前記溶断部３ｂに近接した位置に設けら
れる。この第１の接続孔１５ａは従来例で示した
接続孔５の効果及び目的と同一である。更に、前
記第２の接続孔１５ｂは前記開孔１６に対し
20μm以上離隔し、前記第１の接続孔１５ａの設
けられた同一の接続部３ｂ上に設けられる。
実施例の半導体ヒユーズ素子につき、その構造を
説明するための平面図及び断面図である。従来例
に示した手段と同一の方法で、単結晶シリコン基
板１上に二酸化シリコン膜２を形成し、その上に
ヒユーズ素子となる多結晶シリコン層３を形成
し、次いで多結晶シリコンヒユーズ３上に層間絶
縁膜４を形成する。多結晶シリコンヒユーズ３は
従来例で示したと同様に、溶断部３ａとその両端
に位置する接続部３ｂとで構成される。次いで、
層間絶縁膜４には多結晶シリコンヒユーズ３の接
続部３ｂに至る第１の接続孔１５ａ及び第２の接
続孔１５ｂが設けられる。更に従来例と同一の方
法で層間絶縁膜４上に配線金属層７及び保護絶縁
膜８が設けられ、次いで、層間絶縁膜４及び保護
絶縁膜８に溶断部３ａに達する開孔１６が設けら
れる。この開孔１６は一つの工程において形成さ
れ得るが、層間絶縁膜４及び保護絶縁膜８に対
し、それぞれ個別の工程で形成されてもよい。前
記第１の接続孔１５ａは前記接続部３ｂの直上に
有り且つ前記溶断部３ｂに近接した位置に設けら
れる。この第１の接続孔１５ａは従来例で示した
接続孔５の効果及び目的と同一である。更に、前
記第２の接続孔１５ｂは前記開孔１６に対し
20μm以上離隔し、前記第１の接続孔１５ａの設
けられた同一の接続部３ｂ上に設けられる。
本発明の実施例においては、追加して設けられ
た第２の接続孔１５ｂにより信頼性が高く、溶断
を容易とした半導体ヒユーズ素子が得られる。即
ち、第２の接続孔１５ｂは前述の如く開孔１６に
対して十分離隔しているため、湿気、汚染物の侵
入時にも劣化する恐れがなく、従がつて第２の接
続孔１５ｂにより半導体ヒユーズ素子の信頼性を
高めることができる。又、第２の接続孔１５ｂに
より接続性を確保してあるため、第１の接続孔１
５ａは多結晶ヒユーズの溶断性のみを考慮して設
けることが可能となり、例えば前述の如き不要な
マージンは削除し、溶断部３ａにはみ出ることな
くかつ溶断部に近接した位置に設けらことが可能
となる。
た第２の接続孔１５ｂにより信頼性が高く、溶断
を容易とした半導体ヒユーズ素子が得られる。即
ち、第２の接続孔１５ｂは前述の如く開孔１６に
対して十分離隔しているため、湿気、汚染物の侵
入時にも劣化する恐れがなく、従がつて第２の接
続孔１５ｂにより半導体ヒユーズ素子の信頼性を
高めることができる。又、第２の接続孔１５ｂに
より接続性を確保してあるため、第１の接続孔１
５ａは多結晶ヒユーズの溶断性のみを考慮して設
けることが可能となり、例えば前述の如き不要な
マージンは削除し、溶断部３ａにはみ出ることな
くかつ溶断部に近接した位置に設けらことが可能
となる。
以上、詳細に説明したように、本発明の半導体
ヒユーズ素子は、湿気、汚染物等の侵入に対して
不良とならない第２の接続孔を設けることによ
り、信頼性を高め、かつ溶断性を容易とするもの
である。
ヒユーズ素子は、湿気、汚染物等の侵入に対して
不良とならない第２の接続孔を設けることによ
り、信頼性を高め、かつ溶断性を容易とするもの
である。
しかも、第１の接続部１５ａは接続部３ｂの直
上であつてここからはみ出ることなく設けている
ので、この部分における配線金属との接続抵抗を
十分小さくすることができ溶断効果を劣化させる
ことはない。
上であつてここからはみ出ることなく設けている
ので、この部分における配線金属との接続抵抗を
十分小さくすることができ溶断効果を劣化させる
ことはない。
第１Ａ図ないし第１Ｃ図は半導体ポリシリヒユ
ーズの従来例を示す平面図あるいは断面図、第２
Ａ図ないし第２Ｂ図は本発明の一実施例を示す平
面図あるいは断面図である。 １…単結晶シリコン基板、２…二酸化シリコン
層、３…多結晶シリコンヒユーズ、３ａ…溶断
部、３ｂ…接続部、４…層間絶縁膜、５…接続
孔、６…第１の開孔、７…配線金属層、８…保護
絶縁膜、９…第２の開孔、１５ａ…第１の接続
孔、１５ｂ…第２の接続孔、１６…開孔。
ーズの従来例を示す平面図あるいは断面図、第２
Ａ図ないし第２Ｂ図は本発明の一実施例を示す平
面図あるいは断面図である。 １…単結晶シリコン基板、２…二酸化シリコン
層、３…多結晶シリコンヒユーズ、３ａ…溶断
部、３ｂ…接続部、４…層間絶縁膜、５…接続
孔、６…第１の開孔、７…配線金属層、８…保護
絶縁膜、９…第２の開孔、１５ａ…第１の接続
孔、１５ｂ…第２の接続孔、１６…開孔。
Claims (1)
- １ 幅狭の溶断部をはさみ両側に幅広の接続部を
有する多結晶シリコンヒユーズと、少なくとも接
続部上に形成され多結晶シリコンヒユーズ外に延
在する層間絶縁膜と、前記層間絶縁膜の一部に設
けられ前記接続部に達する接続孔と、前記層間絶
縁膜上に延在し前記接続孔を介して前記多結晶シ
リコンヒユーズの接続部に接続される配線金属と
を含む半導体ヒユーズ素子において、前記接続孔
は前記接続部からはみ出ることなくその直上にの
み存在し、かつ前記溶断部に近接した位置に設け
られた第１の接続孔と、前記溶断部から前記第１
の接続孔を介して離間した位置に設けられた第２
の接続孔との少なくとも２個の接続孔を有するこ
とを特徴とする半導体ヒユーズ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16045684A JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16045684A JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139550A JPS6139550A (ja) | 1986-02-25 |
| JPH0527983B2 true JPH0527983B2 (ja) | 1993-04-22 |
Family
ID=15715325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16045684A Granted JPS6139550A (ja) | 1984-07-31 | 1984-07-31 | 半導体ヒユ−ズ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139550A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132551A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | 半導体ヒユ−ズ素子 |
-
1984
- 1984-07-31 JP JP16045684A patent/JPS6139550A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132551A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | 半導体ヒユ−ズ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6139550A (ja) | 1986-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US8299570B2 (en) | Efuse containing sige stack | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US6335228B1 (en) | Method for making an anti-fuse | |
| EP0083211B1 (en) | Semiconductor device with fuse | |
| US4774561A (en) | Semiconductor device | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| EP0720230A2 (en) | Fuse structure for an integrated circuit device | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPH0527983B2 (ja) | ||
| JPH0363819B2 (ja) | ||
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPS6193643A (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS6412097B2 (ja) | ||
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JPS599958A (ja) | 半導体装置 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| US5528072A (en) | Integrated circuit having a laser connection of a conductor to a doped region of the integrated circuit | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0616536B2 (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JPH0479137B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |