JPS59208854A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59208854A JPS59208854A JP58083763A JP8376383A JPS59208854A JP S59208854 A JPS59208854 A JP S59208854A JP 58083763 A JP58083763 A JP 58083763A JP 8376383 A JP8376383 A JP 8376383A JP S59208854 A JPS59208854 A JP S59208854A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- section
- electrodes
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、薄膜抵抗体からなるヒユーズを有する半導
体装置の改良に関する。
体装置の改良に関する。
（従来技術とその問題点）
従来、例えばインテル社のバイポーラＦＲＯＭ３６２８
等の半導体装置には、第１図に示すような薄膜ヒユーズ
１が形成されている。
等の半導体装置には、第１図に示すような薄膜ヒユーズ
１が形成されている。
第２図は上記薄膜ヒユーズ１の断面図である。
同図に示す如く、上記簿膜ヒユーズ１は、シリコン半導
体基板２上に熱酸化膜３を介して積層形成されており、
Ｎ形不純物をシート抵抗が数１０Ω程度になるように添
加したポリシリコン抵抗膜からなるものである。
体基板２上に熱酸化膜３を介して積層形成されており、
Ｎ形不純物をシート抵抗が数１０Ω程度になるように添
加したポリシリコン抵抗膜からなるものである。
そして、上記薄膜ヒユーズ１の上面には、リンガラスの
層間絶縁膜４を介してアルミニウムの薄膜電極５ａ、５
ｂが真空蒸着によって形成されており、これら薄膜電極
５ａ、５ｂは、上記層間絶縁膜４にエツチングによって
形成されたコンタクトホールにおいて上記薄膜ヒユーズ
１に接続されている。
層間絶縁膜４を介してアルミニウムの薄膜電極５ａ、５
ｂが真空蒸着によって形成されており、これら薄膜電極
５ａ、５ｂは、上記層間絶縁膜４にエツチングによって
形成されたコンタクトホールにおいて上記薄膜ヒユーズ
１に接続されている。
更に、素子全面にリンガラスによる保護膜６が積層形成
されているとともに、フォトエツチングによりヒユーズ
１の中央部１ａ上の層間絶縁膜４および保護膜６に穴を
開はヒユーズ中央部１ａが露出するように窓７が形成さ
れている。
されているとともに、フォトエツチングによりヒユーズ
１の中央部１ａ上の層間絶縁膜４および保護膜６に穴を
開はヒユーズ中央部１ａが露出するように窓７が形成さ
れている。
上記の如（構成されたＳ膜ヒユーズ１に電極５ａ、５ｂ
を介して過電流を印加することによってヒユーズの中央
部１ａが加熱されて溶断することとなり、ヒユーズ１の
断線あるいは導通によって所定のデータを記憶するメモ
リ等に利用される。
を介して過電流を印加することによってヒユーズの中央
部１ａが加熱されて溶断することとなり、ヒユーズ１の
断線あるいは導通によって所定のデータを記憶するメモ
リ等に利用される。
しかしながら、上記従来の半導体装置にあっては、ヒ」
−ズ表面が、平面状に形成されているため、両電極５ａ
、５ｂ間を流れる電流はその最短経路であるヒユーズ表
面に集中し、ヒユーズ表面の電流密度が増大するととも
に表面温度が上昇し、これによってエレクトロマイグレ
ーションが発生づることがしばしばある。
−ズ表面が、平面状に形成されているため、両電極５ａ
、５ｂ間を流れる電流はその最短経路であるヒユーズ表
面に集中し、ヒユーズ表面の電流密度が増大するととも
に表面温度が上昇し、これによってエレクトロマイグレ
ーションが発生づることがしばしばある。
上記エレクトロマイグレーションが発生すると、上記ヒ
ユーズ表面の電流経路に沿って電極５ａ。
ユーズ表面の電流経路に沿って電極５ａ。
５ｂを構成するアルミニウムがヒユーズ１表面を移動し
、これによって両電極５ａ、５１）Ｉ）ｌがアルミニウ
ムの膜で短絡された状態となってしまう。
、これによって両電極５ａ、５１）Ｉ）ｌがアルミニウ
ムの膜で短絡された状態となってしまう。
従って、上記エレクトロマイグレーションが発生すると
ヒユーズ１を断線させるための所定の過電流を通電した
どしてもヒユーズの断線が行なえないこととなり、素子
の信頼性低下の要因となる。
ヒユーズ１を断線させるための所定の過電流を通電した
どしてもヒユーズの断線が行なえないこととなり、素子
の信頼性低下の要因となる。
（発明の目的）
この発明は上記の事情に鑑みてなされたもので、その目
的と覆るところは、上記エレクトロマイグレーションの
発生を防止し、素子の信頼性を向上さゼることにある。
的と覆るところは、上記エレクトロマイグレーションの
発生を防止し、素子の信頼性を向上さゼることにある。
（発明の構成）
上記の目的を達成するために本発明は、ヒユーズ１１表
面に接続された両電極間を流れる電流の最短経路の少く
とも一部が、前記ヒユーズ表面から外れるように、ヒユ
ーズ表面に幅方向に横断する凹部を形成したことを特徴
とするものである。
面に接続された両電極間を流れる電流の最短経路の少く
とも一部が、前記ヒユーズ表面から外れるように、ヒユ
ーズ表面に幅方向に横断する凹部を形成したことを特徴
とするものである。
（実施例の説明）
以下本発明に係る半導体装置の一実施例を第４図以下の
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
第４図は本発明の一実施例におけるヒユーズ部分を示す
平面図である。また、第５図は第４図に示すヒユーズ部
分の構造を示ず断面図である。この実施例における半導
体装置のヒユーズ１１は、第５図に示す如くシリコン半
導体基板１２上に熱酸化膜１３を介して積層されてｄ′
０３す、第４図に示す如く、中央に幅の狭い部分を有す
るヒユーズ本体１１ａと前記幅の狭い部分を有しないヒ
ユーズ端子部７１ｂとからなる二層構造となっている。
平面図である。また、第５図は第４図に示すヒユーズ部
分の構造を示ず断面図である。この実施例における半導
体装置のヒユーズ１１は、第５図に示す如くシリコン半
導体基板１２上に熱酸化膜１３を介して積層されてｄ′
０３す、第４図に示す如く、中央に幅の狭い部分を有す
るヒユーズ本体１１ａと前記幅の狭い部分を有しないヒ
ユーズ端子部７１ｂとからなる二層構造となっている。
前記ヒユーズ本体１１ａは、シート抵抗が数１゜ＯΩＰ
ｌ！度のポリシリコン薄膜、端子部１１ｂはシー１〜抵
抗が数１０Ω程度のポリシリコン薄膜からなるものであ
る。
ｌ！度のポリシリコン薄膜、端子部１１ｂはシー１〜抵
抗が数１０Ω程度のポリシリコン薄膜からなるものであ
る。
また、上記ヒユーズ本体１１ａの中央部上面には、第４
図にＳｉ ３Ｎ＜からなるマイグレーション防止膜１７
が積層形成されており、その両端部は上記ヒユーズ端子
部１１ｂの下面端部に介挿された構造となっている。
図にＳｉ ３Ｎ＜からなるマイグレーション防止膜１７
が積層形成されており、その両端部は上記ヒユーズ端子
部１１ｂの下面端部に介挿された構造となっている。
上記の構成によってヒユーズ１１の表面中央部には、そ
の幅方向に４１１１断する凹部１１ｃが形成された構造
となっており、この凹部１１ｃの底面には絶縁性を有す
るマイクレージョン防止膜１７が露呈されていることと
なる。
の幅方向に４１１１断する凹部１１ｃが形成された構造
となっており、この凹部１１ｃの底面には絶縁性を有す
るマイクレージョン防止膜１７が露呈されていることと
なる。
そして、上記ヒューズ１１上
１３上面にリンガラスの層間絶縁膜１４が積層形成され
ており、この層間絶縁膜１４の上面にアルミニウムの蒸
着により電極１５ａ．１５ｂが形成されている。また、
前記層間絶縁膜１４のフォトエツチングにより形成され
たコンタクｌ−ホールにおいて上記Ｎ極１５ａ，１５ｂ
がそれぞれ上記ヒユーズ端子部１１ｔｌ，１１ｂに電気
的に接続されており、更に素子全面はリンガラスの保護
膜１６で覆われている。
ており、この層間絶縁膜１４の上面にアルミニウムの蒸
着により電極１５ａ．１５ｂが形成されている。また、
前記層間絶縁膜１４のフォトエツチングにより形成され
たコンタクｌ−ホールにおいて上記Ｎ極１５ａ，１５ｂ
がそれぞれ上記ヒユーズ端子部１１ｔｌ，１１ｂに電気
的に接続されており、更に素子全面はリンガラスの保護
膜１６で覆われている。
上記の如く構成された半導体装置において、上記電極１
５ａ，１５ｂを介してヒユーズ１１へ所定の過電流を流
すと、第６図の破線で示づ如く、電流はヒユーズ表面に
形成された凹部１１ｃを迂回するように流れる。このと
ぎ、両電極１５ａ。
５ａ，１５ｂを介してヒユーズ１１へ所定の過電流を流
すと、第６図の破線で示づ如く、電流はヒユーズ表面に
形成された凹部１１ｃを迂回するように流れる。このと
ぎ、両電極１５ａ。
１５ｂ間の最短電流経路であるヒユーズ本体１１ａの表
面を流れる電流の経路は、同図に示す如く、両電極１５
ａ，１５ｂとヒユーズ端子部１１ｂとの接続部分におい
てヒユーズ１１表面から外れている。
面を流れる電流の経路は、同図に示す如く、両電極１５
ａ，１５ｂとヒユーズ端子部１１ｂとの接続部分におい
てヒユーズ１１表面から外れている。
従って、上記過電流による加熱によって、ヒユーズが溶
断（溶断部分は第４図に示すヒユーズ本体１１ａの中央
部である）する以前に、ヒユーズ表面の温度が上昇し、
電極１５ａ，１５ｂを構成するアルミニウムがヒユーズ
表面を移動し易い状態、すなわちエレクトロマイグレー
ションが発生し易い状態となったとしても、ヒユーズ表
面を通る電流経路が途切れているため、エレクトロマイ
グレーションの発生は阻止され、確実にヒユーズの断線
が行なわれる。
断（溶断部分は第４図に示すヒユーズ本体１１ａの中央
部である）する以前に、ヒユーズ表面の温度が上昇し、
電極１５ａ，１５ｂを構成するアルミニウムがヒユーズ
表面を移動し易い状態、すなわちエレクトロマイグレー
ションが発生し易い状態となったとしても、ヒユーズ表
面を通る電流経路が途切れているため、エレクトロマイ
グレーションの発生は阻止され、確実にヒユーズの断線
が行なわれる。
更に、上記ヒユーズ凹部１１０の底面部にマイグレーシ
ョン防止膜１７を設けたことによって、ヒユーズ本体１
１８表面を流れる電流がヒユーズ表面全体へ漏洩するこ
とがなく、上記エレクトロマイグレーションの防止がよ
り一層確実となる。
ョン防止膜１７を設けたことによって、ヒユーズ本体１
１８表面を流れる電流がヒユーズ表面全体へ漏洩するこ
とがなく、上記エレクトロマイグレーションの防止がよ
り一層確実となる。
次に、上記の半導体装置を実際に製造する場合の製造工
程の一例を第７図を用いて簡単に説明する。
程の一例を第７図を用いて簡単に説明する。
まず、第７図（ａ ）に示す如く、シリコン半導体基板
１２の表面を熱酸化によって、例えば７０００人程度Ｏ
８１０２熱酸化膜１３を基板表面全体に形成する。その
後、例えば減圧ＣＶＤ法により３ｉ１−１４を約６３０
℃雰囲気中で熱分解し、１０００人程度０ポリシリコン
膜を全面に成長させる。更に、例えばイオン注入法によ
りポリシリコン膜中に燐を添加しシート抵抗が数１００
Ω程度とした後、フォトエツチングによりヒユーズ本体
１１ａを形成する。
１２の表面を熱酸化によって、例えば７０００人程度Ｏ
８１０２熱酸化膜１３を基板表面全体に形成する。その
後、例えば減圧ＣＶＤ法により３ｉ１−１４を約６３０
℃雰囲気中で熱分解し、１０００人程度０ポリシリコン
膜を全面に成長させる。更に、例えばイオン注入法によ
りポリシリコン膜中に燐を添加しシート抵抗が数１００
Ω程度とした後、フォトエツチングによりヒユーズ本体
１１ａを形成する。
次に、同図（ｂ）に示す如く、例えば減圧ＣＶＤ法によ
り、５ｉｌｌｚＣゑ２とＮＨ３を約７５０℃雰囲気中で
反応させて、１０００人程人程５１３Ｎ４膜を全面に成
長形成し、フォトエツチングによってマイグレーション
防止膜１７を形成する。
り、５ｉｌｌｚＣゑ２とＮＨ３を約７５０℃雰囲気中で
反応させて、１０００人程人程５１３Ｎ４膜を全面に成
長形成し、フォトエツチングによってマイグレーション
防止膜１７を形成する。
次に同図（Ｃ）に示す如く、例えば減圧ＣＶＤ法により
、３ｉ１−１４を約６３０’Ｃ雰囲気中で熱分解して、
４０００人程度０ポリシリコン膜を全面に成長させ、例
えばイオン注入法により燐を添加し、シート抵抗が数１
０Ω程度のポリシリコン膜とした後、フォトエツチング
によりヒユーズ端子部１１ｂを形成する。
、３ｉ１−１４を約６３０’Ｃ雰囲気中で熱分解して、
４０００人程度０ポリシリコン膜を全面に成長させ、例
えばイオン注入法により燐を添加し、シート抵抗が数１
０Ω程度のポリシリコン膜とした後、フォトエツチング
によりヒユーズ端子部１１ｂを形成する。
次に同図（ｄ ）に示ず如く、常圧ＣＶＤ法により、素
子全面に燐を含有したリンガラス（ＰＳＧ）を１μｍ程
度成長形成して層間絶縁膜１４を形成し、フォトエツチ
ングによりヒユーズ端子部１１ｂ上において層間絶縁膜
１４にコンタクトホール１４ａを形成する。
子全面に燐を含有したリンガラス（ＰＳＧ）を１μｍ程
度成長形成して層間絶縁膜１４を形成し、フォトエツチ
ングによりヒユーズ端子部１１ｂ上において層間絶縁膜
１４にコンタクトホール１４ａを形成する。
次に同図（ｅ）に示す如く、例えば真空蒸着法によりア
ルミニウムを全面に約１μ鋼程度蒸着した後、フォトエ
ツチングにより電極１５ａ、１５ｂを形成する。
ルミニウムを全面に約１μ鋼程度蒸着した後、フォトエ
ツチングにより電極１５ａ、１５ｂを形成する。
そして、更に素子全面に常圧ＣＶＤ法により燐を含有し
たリンガラスを１μ和程度成長させて保ＷＩ！膜１６を
形成し、フォトエツチングにより素子外部との電気的接
続用のコンタクトホールを形成することによって第４図
および第５図に示した如き半導体装置が得られるのであ
る。
たリンガラスを１μ和程度成長させて保ＷＩ！膜１６を
形成し、フォトエツチングにより素子外部との電気的接
続用のコンタクトホールを形成することによって第４図
および第５図に示した如き半導体装置が得られるのであ
る。
（発明の効果）
以上詳細に説明したように、本発明の半導体装置にあっ
ては、ヒユーズを溶断させるための所定の過電流を印加
した際にエレクトロマイグレーションが発生してヒユー
ズの溶断が行なえなくなることを防止し、確実にヒユー
ズを溶断することができ、素子信頼性を向上させること
ができる。
ては、ヒユーズを溶断させるための所定の過電流を印加
した際にエレクトロマイグレーションが発生してヒユー
ズの溶断が行なえなくなることを防止し、確実にヒユー
ズを溶断することができ、素子信頼性を向上させること
ができる。
第１図は従来の半導体装置のヒユーズ部分を示す平面図
、第２図はその断面図、第３図１よその一部切欠断面図
、第４図は本発明に係る半導体装置のヒユーズ部分を示
す平面図、第５図％よその断面図、第６図はその一部切
欠断面図、第７図（、を同半導体装置の製造工程の一例
を示す工程図である。 １１・・・・・・・・・・・・・・・・・・ヒユーズ１
１ａ・・・・・・・・・・・・・・・ヒユーズ本体１１
ｂ・・・・・・・・・・・・・・・ヒユーズ端子部１２
・・・・・・・・・・・・・・・・・・半導体基板１５
ａ、１５ｂ−電極 １１Ｃ・・・・・・・・・・・・・・・凹部特許出願人 日産自動車株式会社 第１図 １ 第４図 第６図
、第２図はその断面図、第３図１よその一部切欠断面図
、第４図は本発明に係る半導体装置のヒユーズ部分を示
す平面図、第５図％よその断面図、第６図はその一部切
欠断面図、第７図（、を同半導体装置の製造工程の一例
を示す工程図である。 １１・・・・・・・・・・・・・・・・・・ヒユーズ１
１ａ・・・・・・・・・・・・・・・ヒユーズ本体１１
ｂ・・・・・・・・・・・・・・・ヒユーズ端子部１２
・・・・・・・・・・・・・・・・・・半導体基板１５
ａ、１５ｂ−電極 １１Ｃ・・・・・・・・・・・・・・・凹部特許出願人 日産自動車株式会社 第１図 １ 第４図 第６図
Claims (1)
- （１）薄膜抵抗体の両端表面に電極が接続されてなるヒ
ユーズを半導体基板上に形成した半導体装置において； 前記両電極間を流れる電流の最短経路の少くとも一部が
前記ヒユーズ表面から外れるように、ヒユーズ表面にそ
の幅方向に横断する凹部を形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083763A JPS59208854A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083763A JPS59208854A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208854A true JPS59208854A (ja) | 1984-11-27 |
Family
ID=13811613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083763A Pending JPS59208854A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108370016A (zh) * | 2015-11-20 | 2018-08-03 | 弗劳恩霍夫应用研究促进协会 | 用于跨接电构件、尤其能量源或能量消耗装置的电跨接装置 |
-
1983
- 1983-05-13 JP JP58083763A patent/JPS59208854A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108370016A (zh) * | 2015-11-20 | 2018-08-03 | 弗劳恩霍夫应用研究促进协会 | 用于跨接电构件、尤其能量源或能量消耗装置的电跨接装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4792835A (en) | MOS programmable memories using a metal fuse link and process for making the same | |
| EP0025347B1 (en) | Semiconductor devices having fuses | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| US8004059B2 (en) | eFuse containing SiGe stack | |
| US4272753A (en) | Integrated circuit fuse | |
| US4460914A (en) | Programmable semiconductor device and method of manufacturing same | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| US4598462A (en) | Method for making semiconductor device with integral fuse | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| JPS59208854A (ja) | 半導体装置 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| TWI714713B (zh) | 半導體裝置 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPS6132551A (ja) | 半導体ヒユ−ズ素子 | |
| JPH0738413B2 (ja) | 半導体装置 | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPH0256815B2 (ja) | ||
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2000040790A (ja) | 半導体装置及びその製造方法 |