TW518553B - Driving circuit, charge/discharge circuit and the like - Google Patents

Description

518553 五、發明説明（1 ) (發明背景） 本發明係關於驅動電容性負載之驅動電路，充電/放電 電路等，更具體言之，係關於適用於使用主動矩陣驅動方 法（active matrix driving method)之液晶顯示器裝置等之驅 動電路，充電/放電電路等。 近年來，通訊技術之發展，對於具有顯示器之可攜式設 備，包含行動電話，個人資料助理裝置等等，之需求曰益 增加。可攜式設備之重要事項係爲能充份長時間連續使用 ，液晶顯示器裝置因消耗功率低而廣泛地被使用作爲可攜 式設備之顯示器。 另外，雖然液晶顯示器裝置自來係爲透明且背照 (backlighting)，但是，無背照而利用外來光之反射性顯示 器已被發展出俾更進一步降低功率消耗。 更甚者，液晶顯示器裝置自來之需求係要有較高解析度 之淸晰影像顯示。因此，對使用主動矩陣驅動方法俾能提 供比傳統之直接矩陣方法（direct matrix method)更淸晰之 之影像之液晶顯示器裝置之需求係日益增加。 液晶顯示器裝置用之驅動電路之功率消耗自來要求需低 。因此，低消耗功率之驅動電路一直被積極熱切地硏究及 發展。 一般，如第1圖所示，使用主動矩陣驅動方法之液晶顯 示器裝置1 0 0 0係包含液晶驅動裝置1 010及液晶顯示盤 1020。更甚者’液晶驅動裝置1010另包含控制電路ion ，資料線驅動電路1 〇 1 2，及共通之電極電壓產生電路 518553 五、發明説明（2 ) 1 0 1 3。液晶顯示盤1 020包含其上設有透明像素電極 (transparent pixel electrodes)及薄膜電晶體（TFT)之半導體 基板（TFT基板）1021，在其上整面形成有透明共通電極之 相對基板1022，及充塡在前述兩相互相對之基板間之液晶。 資料線及掃瞄線係配置在半導體基板（TFT基板）1021上 。資料線係傳送要供給至像素電極之多數之位準電壓（等 電壓），而掃瞄線係傳送切換（掃瞄）控制信號至TFT元件 。資料線由於在兩相對基板電極間之液晶電容而具有相當 大之電容性負載，在與掃瞄線等之交叉點上顯現出電容。 _下面將討論液晶顯示器裝置之液晶驅動裝置。 控制電路1 〇 Π響應諸如平行同步用信號及影像信號之 信號而產生驅動控制信號，掃瞄控制信號，共通電極控制 信號等等。 資料線驅動電路1012響應驅動控制信號產生用於驅動 資料線之等級電壓（gradation voltage)。 另外’共通電極電壓產生電路1 0 1 3響應共通電極控制 信號而供給既定電壓至共通電極。 掃瞄控制信號係控制TFT，等級電壓係供給至像素電極 ，液晶之透射比（transmittance)係依像素電極和相對之基 板電極間之電位差而變化，進而如此顯示影像。 等級電壓係於單一框期間（約1/60秒）經資料線供給至像 素電極，及供給至接於資料線之所有像素。因此，資料線 驅動電路需以高電壓精確度，快速地驅動作爲電容性負載 之資料線。 -4- 518553 五、發明説明（3 ) 如上述，資料線驅動電路1 01 2需以高電壓精確度快速 地驅動作爲電容性負載之資料線。再者，使用於可攜式設 備時，需爲低功率消耗者。因此，以往已發展出各種資料 線驅動電路期滿足上述之需求（高精確度，高速度，及低 之輸出電壓消耗）。 第2圖爲驅動電路爲熟知者，係輸出第1圖之多數位準 電壓用之簡單驅動電路，其係由電阻器串（多位準電壓產 生電路）200及各含有開關群301之解碼器300所組成。 於第2圖上，其係示出簡單之構成，從電阻器串（多位 準電壓產生電路）200之連接端子取出之電壓係在含有開關 群3 0 1之解碼器3 00內被選擇，電壓係直接輸出至接於輸 出端子群400之液晶顯示盤（例如第1圖之1 〇2〇)之資料線 。除外，對應每條資料線之位準電壓能於解碼器300內響 應係爲驅動控制信號之一之數位選擇控制信號而被選擇。 弟2圖之驅動電路之功率消耗係依施加於電阻器串2 0 0 之電流而定。若降低電流時則能減少功率消耗。另外，供 給至資料線之位準電壓之驅動時間期間（單一輸出時間期 間）一般係由液晶顯示盤之掃瞄線數決定◦若係爲具有大 量像素之液晶顯示盤時單一輸出時間期間則變短，從而需 局速驅動。 第2圖所不之驅動電路之速度係依施加於電阻器串2 0 0 上之電流之振幅而定，，而供給至資料線之電荷係從電阻器 串200提出。因此’電路之阻抗（impedance)大，進而需要 充份地增加電阻器串200之電流俾在第2圖所示之驅動電 518553 五、發明説明（4 ) 路上執行高速驅動。這種情形則增加功率消耗。 解決上述問題之驅動電路係爲，例如，日本專利公報第 1 0-3 0 1 539號揭示，如第3圖所示之驅動電路構成。 參照第3圖，驅動電路包含若干輸出電路900，這些輸 出電路係分別配設在第2圖所示之驅動電路之輸出上。輸 出電路900具有連接解碼器3 00之輸出及輸出端子400之 開關901，N-通道MOS電晶體（NMOS)9 02，及P-通道 MOS電晶體（PMOS)903。N-通道電晶體（NMOS)902具有接 至高電位側之電源VDD洩極，接至輸出端子400之源極 ，及接至解碼器300之輸出之閘極。P-通道MOS電晶體 (PMOS)903具有接至輸出端子400之源極，接至低-電位 側電源VSS之洩極，及接至解碼器3 00之輸出之閘極。 另外，開關901係受，例如，動作控制信號產生電路 8 00產生之動作控制信號或第1圖之控制電路1 0 Π產生之 動作控制信號之控制。亦即，在輸出期間之前半之備用充 電/放電期間開關901截斷時電晶體902或903之源極隨 耦器（source follower)動作快速地將輸出電壓從選定之位 準電壓移動一級爲電晶體之臨界電壓。俟過了備用充電/ 放電期間後，開關90 1係導通，電荷則如第2圖所示之驅 動電路那樣，直接從電阻器串200供給至資料線，從而在 選定之位準電壓下進行驅動。 於第3圖之驅動電路上，在進行備用充電/放電期間， 電荷係從接至電晶體之洩極之電源藉電晶體之源極隨耦動 作上之阻抗轉換而被供給至資料線。 -6- 518553 五、發明説明（5 ) 因此，第3圖之驅動電路能比第2圖所示之驅動電路者 更快速地將輸出電壓驅動至選定之位準電壓。 同時，以往已知一種完全藉阻抗轉換而非自電阻器串 2〇〇供給電荷至資料線而達成高速驅動之驅動電路。第4 圖係示出代表性之驅動電路之例。 參照第4圖，驅動電路係由含有差動放大級8 1和8 2之 運算放大器及輸出放大級84所組成。於第4圖上，運算 放大益係作成電壓隨親構成當運算放大器之輸出端子Vout 回授（負回授）至差動放大級81和82之Vin-(倒反之輸入端） 時與輸入至Vin +(非倒反之輸入端）相等之該電壓係以電流 形式被放大並作爲輸出電壓Vout而被輸出。 因此，當位準電壓被輸入至Vin +時資料線即能以高電 流供給能力而快速地被驅動。 有關第4圖具有電壓隨親結構（voltage following structure)之運算放大器之動作，雖然輸出電壓Vout在 Vin + = Vin-時趨穩定，但當電壓改變成Vin + >Vin-時只有輸 出放大級84之PMOS電晶體841動作，而輸出電壓Vout 係增加到Vin +(非倒反之輸入端上之電壓）。當電壓變成 Vin + cVin-時輸出放大級84只有NMOS電晶體842動作， 進而輸出電壓減少至Vin-(非倒反之輸入端上之電壓）。 於具有回授之組態上，因對輸出電壓Vout之變化，差 動放大級8 1和84，及輸出放大級84之響應遲緩而容易產 生振盪。因此，設置電容器元件843和844俾作爲相位補 償裝置以調整響應之遲延時間（相位補償）。如此，能阻止 -7- 518553 五、發明説明（6 ) 、 振盪並獲得穩定之輸出電壓。這種差動放大級使其能以高 速驅動資料線。另外，當使用第4圖之運算放大器作爲第 3圖之輸出電路900時供給Vin +之電路使用小電流供給能 力即已足夠。因此，能充份地減少電阻器串200之電流。 但是，於第4圖之運算放大器上，由於電容性負載之充 電/放電功率及維持運算放大器動作所需之空載電流而消 耗功率。再者，當輸入至Vin +之位準電壓改變時即以高 速進行充電動作及放電動作直到輸出電壓穩定止。如此， 在短時間內可能消耗極大之電力。因此，雖然第4圖所示 之運算放大器能達成高電壓精確度及高速驅動，但是功率 之消耗卻大。 解決上述問題之驅動電路係爲，例如，第5圖所示之曰 本專利第2990082號揭示之驅動電路。參照第5圖，驅動 電路係由含有差動放大級8 1和輸出放大級83之運算放大 器，及備用放電控制開關834組成。 雖然輸出放大級83能藉使用PMOS電晶體83 1而以高 速執行充電動作，但是，放電動作之速度則因定電流電路 832之電流而降低。因此，在輸出期間之前半設有備用放 電期間。資料線在備用放電期間係藉被動作控制信號控制 之開關834而暫時降低至電源電壓VSS，俟備用放電期間 過後即藉運算放大器而被高速地驅動至輸入電壓Vin+。 ^ 此則能降低差動放大級8 1及輸出放大級83之定電流電 路8 1 5和832之電流俾即使降低空載電流時也能達到高速 之驅動。 518553 五、發明説明（7 ) 亦即，於第5圖之驅動電路上，資料線係暫時被預先放 電至電源電壓V S S。如此，能藉具有低功率消耗，小空載 電流之運算放大器達成高速驅動，運算放大器另能以高電 壓精確度執行驅動。 另外，藉如第5圖之差動放大級8 1及輸出放大級8 3這 種簡單之運算放大器能不需預先充電即能執行高速驅動。 再者，達成低功率消耗之驅動電路係爲，例如，第6圖 所示之日本專利公報第1 0-1977848號揭示之組態。 參照第6圖，其示出回授組態之驅動電路，其中，運算 放大器860具有輸入倒反輸入端㈠之輸入電壓Vin， PMOS電晶體861具有經開關871接至高電位側之電源 VDD之源極，及NMOS電晶體862具有經開關872接至 電位側電源VSS之源極。PMOS電晶體861之洩極及 NMOS電晶體862之洩極係共通地接至輸出端子，運算放 大器860之輸出係接至PMOS電晶體861及NMOS電晶體 862之閘極，及輸出端子之電壓Vout係回授至運算放大器 8 6 0之非倒反輸入端（+)。 差動放大級860係構成爲只有驅動電晶體861及862之 閛極。因此，即使運算放大器860藉降低電流供給能力而 降低功率消耗，但能以高速驅動電晶體86 1及862之閘極 。另外，電晶體86 1及862係以高電流供給能力快速地充 電或放電電容性負載並在與運算放大器860之輸入電壓相 等之該電壓下達到穩定。 因此，在第6圖之驅動電路上能執行高速驅動。除外， -9- 518553 五、發明説明（8 ) 開關871及872係受動作控制信號之控制並提供用於阻止 因切換充電及放電所造成之流通（flow through)電流。當電 流861執行充電動作時開關871係導通。而當NMOS電晶 體862執行放電動作時開關872係導通。因此，達成高速I 驅動，及能降低電容性負載之充電/放電功率之功率消耗 及運算放大器860之空載電流。 如上述，有關用於可攜式設備之液晶顯示器裝置之驅動 電路，低功率消耗係比其它任何事來得需要。與此同時， 也需要以高電壓精確度進行高速驅動。 第3圖所示之驅動電路快速地預先充電/預先放電資料 線至從選定之位準電壓移動約一個電晶體之臨界電壓 (threshold voltage)之電壓。然後，從電阻器串200直接供 給電荷，並在選定之電壓下進行驅動。如此，能執行比第 2圖所示之驅動電路者快之驅動。但是，在第3圖上，至 於改變約一個電晶體之臨界電壓，也同樣需自電阻器串 200直接供給電荷以進行驅動。因此，除非電晶體之臨界 電壓係充份地低，否則不可能充份地降低電阻器串200之 電流。顯而易見的是當設置預先充電/預先放電電路俾藉 預先充電/預先放電執行高速驅動至約爲位準電壓時則有 可能充份地降低電阻器串200之電流。 雖然，第5及6圖所示之回授驅動電路能容易達成高速 之驅動。但是，爲了以穩定之方式及高電壓精確度驅動資 料線，需提供用於防止振盪之相位補償裝置。 藉第5圖之運算放大器者那樣之定電流電路降低空載電 -10- 518553 五、發明説明（9 ) 流之情時需供給大到足夠快速地充電及放電相位補償電容 器之空載電流（靜態電流）。 再者，若係第5圖所示之運算放大器之情形，每一輸出 期間係預先放電電源電壓。而若係在相同之位準電壓上連 續驅動之情形，資料線也是一樣需要在每個輸出期間被預 先放電。於是，消耗過多之充電/放電功率。 再者，若係第6圖所示之驅動電路之情形時在輸出期間 於驅動資料線上，只執行充電動作或放電動作。因此，若 資料線之電容相當小時驅動電壓可能大幅地從選定位準電 壓移動。 另外，不用第5及6圖所示之組態，另有提議藉暫時使 運算放大器變成非動作狀態以降低驅動電路因使用運算放 大器時之空載電流所造成之功率消耗之方法。但是，輸出 電壓在運算放大器開始動作後直到相位補償電容器之充電 及放電達到穩定之前係變動。當運算放大器經常在動作及 非動作之間切換時難於產生具有高電壓精確度之輸出，而 功率消耗也因具有非穩定輸出之時間期間之充電及放電動 作而增加。 (發明之槪述） 本發明之第一目的係提供達成高速動作及低功率消耗之 驅動電路等。 本發明之第二目的係提供達成高輸出電壓精確度，高速 動作，及低功率消耗之驅動電路等。 爲了達成上述目的，本發明之第1驅動電路包括用於響 -11- 518553 五、發明説明（1G ) 應輸入電壓輸出輸出電壓至驅動用輸出端子之輸出電路及 用於響應輸入電壓驅動驅動用輸出端子之預先充電/預先 放電電路，其特徵爲預先充電/預先放電電路包括： 受第1動作控制信號控制之第1輸出級，其包含具有放 電功能之第1定電流電路，及充電裝置； 受第2動作控制信號控制之第2輸出級，其包含具有充 電功能之第2定電流電路，及放電裝置；及 至少一個受第3動作控制信號控制之單一差動電路，其 包含至少一個用於接收輸入電壓之單一輸出端子及接至第 1輸出級和第2輸出級之輸入端子之輸出端子，和 共通地接至該驅動用輸出端子之第1輸出級和第2輸出 級之輸出端子。 本發明之第2驅動電路包括用於響應輸入電壓輸出輸出 電壓至驅動用輸出端子之輸出電路，用於響應輸入電壓驅 動驅動用輸出端子之預先充電/預先放電電路，用於產生 多數之位準電壓之多位準電壓產生電路，及用於選擇多數 之位準電壓並供給這些電壓以作爲輸出電路之輸入電壓， 其特徵爲預先充電/預先放電電路包括： 受第1動作控制信號控制之第1輸出級，其包含具有放 電功能之第1定電流電路及充.電裝置； 受第2動作控制信號控制之第2輸出級，其包含具有充 電功能之第2定電流電路及放電裝置；及 至少一個受第3動作控制信號控制之單一差動電路，其 包含至少一個用於接收輸入電壓之輸入端子及接至第1輸 -12- 518553 五、發明説明（11 ) 出級和第2輸出級之輸入端子之輸出端子，和 共通地接至該驅動用輸出端子之第1輸出級和第2輸出 級之輸出端子。 本發明之第3驅動電路包括用於響應第1輸入電壓輸出 第1輸出電壓至第1驅動用輸出端子之第1輸出電路，用 於響應第2輸入電壓輸出第2輸出電壓至第2驅動用輸出 端子之第2輸出電路，及用於響應第1和第2輸入電壓驅 動第1及第2驅動用輸出端子之預先充電/預先放電電路 ，其特徵爲預先充電/預先放電電路包括： 包含具有放電功能之第1定電流電路及充電裝置之第1 輸出級； 包含具有充電功能之第2定電流電路及放電裝置之第2 輸出級； 具有至少一個用於接收第1輸入電壓或第2輸入電壓之 單一輸出端子及接至第1輸出級之輸入端子之輸出端子之 第1差動電路； 具有至少一個用於接收第1輸入電壓或第2輸入電壓之 單一輸入端子及接至第1輸出級之輸入端子之輸出端子之 第2差動電路； 接成共通後接至第1或第2驅動輸出端子之第1及第2 輸出級之輸出端子；及 用於連接第1和第2輸出電路，及第1差動電路和第1 輸出級或第2差動電路和第2輸出級之開關群。 在輸出期間當控制第1和第2輸出電路及開關群並輸出 -13- 518553 五、發明説明（12 ) 所需之電壓至第1和第2驅動用輸出端子時至少預先充電 /預先放電電路係在輸出期間之前半動作，而在輸出期間 之後半只有該兩個輸出電路動作。 本發明之第4驅動電路包括用於自輸入端子輸入輸入信 號電壓以驅動輸出端子之輸出電路，及用於預先充電/預 先放電輸出端子之預先充電/預先放電電路，其特徵爲預 先充電/預先放電電路包括： 用於差動地輸入來自輸入端子之輸入信號電壓及輸出端 子之輸出信號電壓之第1及第2差動電路； 第1輸出級，其包含第1導電型電晶體，此第1導電型 電晶體具有接至要被導通及截斷之第1差動電路之輸出電 壓之控制端子，另具有當被導通時藉輸出端子施加之電流 ，此電流係被控制而從高電位側電源充電輸出端子，串聯 在高電位側電源與輸出端子間之此第1開關係受動作控制 信號之導通-截斷（on-off)控制；第1定電流源電路，其係 從輸出端子放電至低電位側電源；及第2開關，其係受動 作控制信號之導通-截斷控制，且係串聯在輸出端子和低 電位側電源之間；及 第2輸出級，其包含第2導電型電晶體，此第2導電型 電晶體具有接至要被導通及截斷之第2差動電路之輸出電 壓之控制端子，另具有當被導通時藉輸出電壓施加之電流 ’此電流係被控制而從輸出端子放電至低電位側電源；串 聯在低電位側電源與輸出端子間之第3開關，此第3開關 係受動作控制信號之導通-截斷控制；第2定電流源電路， -14- 518553 五、發明説明（13 ) 此電路係從高電位側電源充電輸出端子；及第4開關，此 第4開關係受動作控制信號之導通-截斷控制，且係串聯 在輸出端子與高電位側電源之間。 本發明之第5驅動電路包括用於從輸入端子輸入輸入信 號電壓以驅動輸出端子之輸出電路，及用於預先充電/預 先放電輸出端子之預先充電/預先放電電路，其特徵爲預 先充電/預先放電電路包括： 用於差動地輸入來自輸入端子之輸入信號電壓及輸出端 子之輸出信號電壓έ第1及第2差動電路； 第1輸出級，其包含第1導電型電晶體，此第1導電型 電晶體具有接至要被導通及截斷第1差動電路之第1輸出 電壓之控制端子，及具有當被導通時被第1輸出電壓施加 之電流，此電流係被控制而從高電位側電源充電輸出端子 ;串聯在高電位側電源與輸出端子間之第1開關，此第1 開關係受動作輸出端子間之第1開關，此第1開關係受動 作控制信號之導通-截斷控制；第1定電流源電路，此電 路係從輸出端子放電至低位電源；及第2開關，此第2開 關係受動作控制信號之導通-截斷控制，且係串聯在輸出 端子與低電位側電源之間，及 第2輸出級，其包含第2導電型電晶體，此第2導電型 電晶體具有接至要被導通及截斷之第2差動電路之第2輸 出電壓之控制端子，且具有，當被導通時被輸出電壓施加 之電流，此電流係被控制而從輸出端子放電至低電位側電 源；串聯在低電位側電源與輸出端子間之第3開關，此第 -15 - 518553 五、發明説明（14 ) 3開關係受動作控制信號之導通-截斷控制；第2定電流源 電路，此電路係從高電位側電源充電輸出端子；及第4開 關，此開關係受動作控制信號之導通-截斷控制，且係串 聯在輸出端子與高電位側電源之間。 本發明之預先充電/預先放電電路之特徵包括： 受第1動作控制信號控制之第1輸出級，其包含具有放 電功能之第1定電流電路及充電裝置； 受第2動作控制信號控制之第2輸出級，其包含具有充 電功能之第2定電流電路和放電裝置；及 至少一個受第3動作控制信號控制之單一差動電路，其 包含弟1輸入_子’接至弟1輸出級和第2輸出級兩者之 輸出端子之第2輸入端子，及接至第1輸出級和第2輸出 級兩者之輸入端子之輸出端子。 本發明之液晶顯示器裝置之特徵係爲本發明之驅動電路 或預先充電/預先放電電路。 (附圖簡述） 第1圖係示出典型之液晶顯示器裝置之方塊圖之例； 第2圖係示出用於直接從電阻器串供給電荷至電容性負 載之傳統驅動電路之組態； 第3圖係示出達成比第2圖者快之另外傳統驅動電路之 組態； 第4圖係示出傳統運算放大器之組態之圖； 第5圖係示出達成低功率消耗之另外傳統運算放大器之 組態之圖； -16- 518553 五、發明説明（15 ) 第6圖係示出含有達成低功率消耗之傳統運算放大器之 驅動電路之組態之圖； 第7圖係爲示出本發明之驅動電路之第1實施例之方塊 圖； 第8圖係爲示出本發明之第2實施例之驅動電路之組態 之構成圖，及第7圖之預先充電/預先放電電路20之特定 電路組態； 第9圖係爲示出本發明之驅動電路之第3實施例之方塊 圖； 第1 0圖係爲示出本發明之第4實施例之驅動電路之組 態之圖，及第8圖之預先充電/預先放電電路20A之特定 電路組態； 第1 1 A圖係爲示出控制第8圖所示之驅動電路之方法及 第1 1 B圖係爲驅動電路之輸出電壓波形圖；_ 第1 2係爲示出控制第1 0圖所示之驅動電路之方法之圖； 第1 3 A圖係爲示出控制第8圖所示之驅動電路之另外方 法之圖，及第1 3 B圖係爲驅動電路之輸出電壓波形圖； 第1 4圖係爲示出第1 0圖所示之驅動電路之另外方法之 圖； 第1 5圖係爲示出本發明之第5實施例之驅動電路之組 態； 第1 6圖係爲示出本發明之第6實施例之驅動電路之組 態之圖，及第15圖所示之預先充電/預先放電電路2 0B之 特定電路組態； -17- 518553 五、發明説明（16) 第1 7 A圖係爲不出控制第1 6圖所不之驅動電路之另外 方法之圖，及第17B圖係爲驅動電路之輸出電壓波形圖； 第18A圖係示出控制第16圖所示之驅動電路之另外方 法之圖，第18B圖係爲輸出端子2A之輸出電壓波形圖， 及第18C圖係爲輸出端子2B之輸出電壓波形圖； 第1 9圖係爲本發明之驅動電路之第7實施例之方塊圖 及液晶顯示器裝置上資料驅動器之組態之例； 第2(l·圖係爲示出能適用於第19圖之輸出級100之第8 實施例之特定電路組態之圖； 第2 1圖係爲示出第20圖之輸出電壓波形之模擬結果； 第22圖係爲示出能適用於第20圖之輸出級100之第9 實施例之另外特定電路組態之圖； 第23圖係爲示出本發明之第1 0實施例之驅動電路之組 態之圖； 第24圖係爲示出第23圖之輸出電壓波形之模擬結果之 圖； 第25圖係爲示出本發明之第11實施例之驅動電路之組 態之圖。 (較佳實施例之敘述） 下面將參照附圖說明本發明之驅動電路。 另外，於下面之說明裡，將敘述本發明使用於驅動諸如 液晶顯示器裝置之資料線之電容性負載於預定時間期間內 達到所要電壓所用之驅動電路之實施例。 再者，爲簡單說明起見，下文將舉MOS電晶體作爲電 晶體之例敘述。至於非MOS電晶體之電晶體因能獲得與 -18- 518553 五、發明説明（17 ) MOS電晶體相同之效果故省略其說明。另外，於附圖上相 同之功能或電路係用相同之參考符號表示。 第7圖係爲示出本發明第1實施例之驅動電路之組態之 圖。 參照第7圖，驅動電路包括輸入端子1，輸出端子2， 接收輸入端子1之電壓Vin並輸出所要電壓至輸出端子2 之輸出電路1〇，及用於改變輸出端子2之電壓Vout之預先 充電/預先放電電路20。 從多位準電壓產生電路（亦即，第3圖之200)輸出之等 級電壓係經解碼器（亦即，第3圖之300)供給至輸入端子1 以作爲Vin，而輸出端子2之電壓Vout係例如，供給至第 1圖之液晶盤1 020之資料線。本發明之驅動電路不僅能適 用爲如第1圖所示之液晶裝置，並且能適用爲如用於驅動 主動矩陣型有機EL顯示器之電容性負載之驅動電路。 更甚者’動作控制信號係爲用於控制預先充電/預先放 電電路20之動作及不動作之信號。如第3圖所示，此動 作控制信號係由，例如，第1圖之控制電路1 〇 Π或第1 圖之驅動電路1 0 1 2上之動作控制信號產生電路（未圖示）所 產生。 預先充電/預先放電電路20具有第1差動電路21，第2 差動電路22，第1輸出級30，及第2輸出級40。 第1輸出級30具有充電裝置31及第1定電流電路32 ’而第2輸出級40具有放電裝置41及第2定電流電路42。 第1差動電路21和第1輸出級30及第2差動電路32 -19- 518553 五、發明説明（18 ) 和第2輸出級40係分別作成回授結構，於此回授結構上 ，輸出級30及40之輸出係分別回授至差動電路21及22 之輸入。第1差動電路21及第2差動電路22係依輸入電 壓Viri與輸出電壓Vout間之電壓差之變化而變動。充電 裝置31及放電裝置41亦分別響應差動電路21及22之輸 出動作以改變輸出電壓Vout。 充電裝置3 1係以高電流供給能力充電輸出端子2，進 而增加輸出電壓Vout至高電位側（例如，電源電壓側），而 放電裝置4 1係以高電流供給能力放電蓄積在輸出端子2 上之電荷，進而降低輸出電壓Vout至低電位側（電源電壓 VSS 側）。 再者，第1定電流電路32係以定電流供給能力放電蓄 積在輸出端子2上之電荷，進而降低輸出電壓至電源電壓 VSS側。第2定電流電路42係以定電流供給能力充電輸 出端子2,進而增加輸出電壓Vout至電源電壓VDD側。 除外，第1差動電路21和第1輸出級30及第2差動電 路22和第2輸出級40分別具有回授結構。於本發明之實 施例上，未設置相位補償裝置。 下面將說明第7圖所示之本發明第1實施例之驅動電路 之動作。 首先，敘述第1差動電路21及第1輸出級30(充電裝置 31及第1定電流電路32)之動作。 第1差動電路21之電壓輸出係依輸入端子1之電壓 Vin與輸出端子2之電壓Vout間之電壓差之變化而改變。 -20- 518553 五、發明説明（19 ) 根據電壓之改變，當電壓Vout低於所需之電壓時充電裝 置31則動作，而當電壓Vout高於所需之電壓時充電裝置 3 1即停止動作。 因此，當輸出電壓Vout低於所需之電壓時則藉充電裝 置3 1快速地增加到電源電壓VDD。而當輸出電壓Vout高 於所需之電壓時則藉第1定電流電路32稍微降低，如此 穩定於約爲所需之電壓上。雖然第1差動電路2 1和第1 輸出級30具有回授結構，但未設置相位補償裝置。相位 補償裝置具有抑制振盪及穩定輸出電壓Vout之功能，但 郤造成動作速度之降低或功率消耗之增加。 於本發明第1實施例上，第1差動電路21和第1輸出 級3 0具有高速響應卻無相位補償裝置。因此，輸出電壓 Vout能快速地改變到改爲所需之電壓。 但是，若無設置相位補償時第i差動電路2 1和充電裝 置31由於電路元件之寄生電容，在響應輸出電壓Vout之 改變上稍微遲緩。 因此，當輸出電壓Vout增加到電源電壓VDD側時由於 充電裝置31之響應上之遲延而會造成過於增加，導致輸 出電壓Vout可能變成高於所需電壓。但是，本發明第1 實施例，第1差動電路2 1和充電裝置3 1之高速響應能減 少過充電至另一充份低之位準。 更甚者，由於重複充電動作及放電動作，輸出電壓 Vout產生振盪（擺動）。但是，第1定電流電路3 2係設定 在充份低位準之電流俾減少振盪（擺動）至充份低之位準。 -21- 518553 五、發明説明（2G ) 即使充電裝置3 1係以高速執行充電動作，因第1定電 流電路32之放電動作之速度低，故降低振盪（擺動）至繞著 所需電壓稍作變動之低位準。 亦即，於本發明之第1實施例上，因未設置相位補償裝 置，故第1差動電路2 1和充電裝置3 1增加對輸出電壓 Vout之變化之響應以降低過充電，另外，第1定電流電路 32係設定在充份低之電流位準。如此，能抑制振盪（擺動） 至稍微變動之低位準。 除外，因第1定電流電路32之電流値係降低至充份小 之電流位準，故功率消耗亦能減少。 另外，第1差動電路21和第1輸出級30僅需快速地充 份地預先充電輸出電壓Vout至接近所需電壓之位準。即 使維持低位準之振盪（擺動），也不會產生嚴重問題。 其次，將說明第2差動電路22和第2輸出級40(放電裝 置4 1及第2定電流電路42)。其基本之動作原理係與第1 差動電路2 1和第1輸出級30者相同。

第2差動電路22之電壓輸出係依輸入端子1之電壓 Vin與輸出端子之電壓Vout間之電壓差而變化。當電壓 Vout高於所需電壓時放電裝置41則動作。而當電壓Vout 低於所需電壓時放電裝置4 1即停止動作。 因此，當輸出電壓Vout高於所需電壓時則藉放電裝置 41快速地降低到電源電壓VSS側。而當輸出電壓Vout低 於所需電壓時則藉第2定電流電路42稍微增加，進而穩 定於約所需電壓上。 -22- 518553 五、發明説明（21 ) 第2差動電路22及第2輸出級40亦具有回授結構。與 第1差動電路2 1和第1輸出級3 0 —樣，未設置相位補償 裝置，另第2定電流電路係設定在充份低之電流位準。因 此，對輸出電壓Vout之改變能加快第2差動電路22和放 電裝置4 1之響應速度俾減少過放電。藉此，降低振盪（擺 動）至稍作變動之低位準。 再者，因第2定電流電路42之電流降低到充份低位準 ，故也能降低功率消耗。 另外，第2差動電路22和第2輸出級40僅需快速地充 份預先放電輸出電壓Vout至接近所需電壓之位準。縱使 維持低位準之振盪（擺動），也不會產生嚴重問題。 第1定電流電路32及第2定電流電路42分別執行有效 動作，低負載電容（輸出端子2之負載電容）時尤然。 輸出負載電容小之情形，當充電裝置3 1或放電裝置4 1 造成過充電或過放電時輸出電壓Vout有可能從所需電壓 作大幅度之偏移。於本發明之第1實施例上，因設有第1 定電流電路32及第2定電流電路42，故能降低過充電或 過放電，進而減少所需電壓與藉預先充電/預先放電電路 20之動作所達到之電壓間之差異。 再者，第1差動電路21及第2差動電路22分別設置定 電流電路以控制空載電流。如此，施加於第1差動電路2 1 ，第2差動電路22，第1輸出級30，及第2輸出級40之電流係 受定電流電路之控制，且空載電流係分別被設定在充份小 之値。如此，能達成預先充電/預先放電電路20之低功率 -23- 518553 五、發明説明（22 ) , 消耗。 ， 如上述，於本發明之第1實施例上，能進行高速動作， 同時空載電流充份地降低。除外，能藉截斷空載電流停止 預先充電/預先放電電路20之動作。 另外，預先充電/預先放電電路20之動作及不動作切換 頻繁時也同樣能進行高速動作，而功率消耗不會因動作及 不動作之切換而增加。 下面將說明施加於本發明之第1實施例之預先充電/預 先放電電路20上之動作控制信號之控制。 預先充電/預先放電電路20之第1差動電路21，第1輸 出級30(充電裝置31，第1定電流電路3 2)，第2差動電 路22，及第2輸出級40(放電裝置41，第2定電流電路 4 2)各含有一只截斷電流用之開關（未圖示）。動作控制信號 對每個開關執行導通/截斷控制俾控制預先充電/預先放電 電路20之動作及不動作。 當預先充電/預先放電電路20被停止動作時能消除功率 消耗。再者，即使在預先充電/預先放電電路20動作期間 ，當第1差動電路21和第1輸出級30(充電裝置31，第1 定電流電路3 2)動作時，動作控制信號則使第2差動電路 22和第2輸出級40(放電裝置41，第2定電流電路42)不 動作，而當第2差動電路22和第2輸出級40(放電裝置 4 1，第2定電流電路42)動作時動作控制信號則使第1差 動電路21和第1輸出級30(充電裝置31，第1定電流電 路32)不動作。 -24- 518553 五、發明説明（23 ) 本發明之第1實施例因下述理由而執行上述之控制：若 充電裝置3 1及放電裝置4 1剛好同時動作時，由於兩者之 可觀之功率供給能力會造成高電位振盪。 因此，只要第1輸出級30及第2輸出級40兩者有一個 動作時另一個輸出級即被停止動作。如此，能快速地預先 充電/預先放電輸出電壓V out至約爲所需電壓。 下面將說明藉本發明之第1實施例之動作控制信號控制 含有預先充電/預先放電電路20及輸出電路1〇之驅動電 路之動作。 預先充電/預先放電電路20能快速地改變輸出端子2之 電壓Vout至約爲所需電壓，但無法輸出穩定之高精確度 電壓。 因此，組合能輸出高精確度之電壓之輸出電路10,任 何傳統之驅動電路皆適用作爲輸出電路1 0。 在任意之輸出期間，當電容性負載被驅動至所需電壓時 在輸出期間之前半，預先充電/預先放電電路20係被動作 控制信號控制而快速地驅動電容性負載至約所需電壓。在 輸出期間之後半，預先充電/預先放電電路20則被停止動 作，而藉輸出電路1 〇之動作以高電壓精確度將電容性負 載驅動所需電壓。 輸出電路1 〇係依電路特性在輸出期間之前半被動作及 停止動作以運轉預先充電/預先放電電路20。再者，可設 置一種從輸入端子1及輸出端子2中斷輸出電路10之輸 出之裝置，而非停止其動作。 -25 - 518553 五、發明説明（24 ) 藉上述之驅動方式，只要輸出電壓能具有高精確度較小 電流供給能力之驅動電路也能作爲輸出電路1 0。 如上述，本發明之第1實施例之驅動電路能舊預先充電 /預先放電電路20高速地驅動至約爲所需電壓。因使用較 小電流供給能力卻具有高精確度之電壓輸出之輸出電路^， 故實現了高精確度輸出，高速驅動，及低功率消耗。 第8圖係爲示出本發明之第2實施例之驅動電路之組態 之圖。 弟9 Η係不出弟7圖之驅動電路上預先充電/預先放電 電路20之特定例。 於第8圖上，預先充電/預先放電電路20係爲當電壓 Vin施加於輸入端子1時能快速地預先充電/預先放電輸出 電壓Vout至充份地接近電壓Vin之電壓位準之電路。再 者，輸出電路1 〇係爲能以高電壓精確度驅動輸出端子2 至電壓Vin之電路。預先充電/預先放電電路20上設有第 1差動電路21，第1輸出級30，第2差動電路22，及第2 輸出級40。 第1輸出級30包含充電裝置（3 11)及第1定電流電路 (3 21)，而第2輸出級40包含放電裝置（411)，及第2定電 流電路（42 1)。下文將進一步詳述上述之組態。 第1差動電路21係包含差動對NMOS電晶體213及 214，此差動對NMOS電晶體213及214具有由PMOS電 晶體2 Π及2 1 2組成作爲負載之電流鏡對電路。具體言之 ，設有：NMOS電晶體213及214，其等之源極接成共通 -26- 518553 五、發明説明（25 ) 後接至定電流源2 1 5之一端，閘極係分別接至輸入端子 l(Vin)及輸出端子（Vout) ; PMOS電晶體211(在電流鏡對 電路之電流輸出側之電晶體），其之源極係接至VDD，閘 極係接至PMOS電晶體212之閘極，及洩極係接至NMOS 電晶體213之洩極；PMOS電晶體212(在電流鏡對電路之 電流輸入側之電晶體），其之源極係接至高電位側電源 VDD，洩極及閘極相互連接後接至NMOS電晶體214之洩 極；及開關52 1，其係連接定電流源2 1 5之另一端及低電 位側電源VSS。差動NMOS電晶體213及214之尺寸係相 同。這裡，NMOS電晶體213之洩極電壓係爲第1差動電 路21之輸出。 更甚者，第1輸出級30含有PMOS電晶體311，其之 洩極係接至輸出端子2以作爲充電裝置；閘極係接至第1 差動電路21之輸入電壓；及源極係經開關531接至高電 位電源VDD。定電流電路32 1係提供作爲第1定電流電路 ，其之一端係接至輸出端子2，另一端係經開關532接至 低電位側電源VSS，俾控制施加於輸出端子2與電源VSS 間之電流 ° 具有接至動作控制信號（如第7圖所示之被產生之動作 控制信號）之控制端子之開關521，531，及532係受導通-截斷之，控制。當開關截斷時電流則被中斷，進而停止動作 。即使作成與第8圖者不同之配置，只要開關能截斷電流 ，任何配置皆能適用。如先前所提，雖然第1差動電路2 1 及第1輸出級3 0具有回授結構，但無設置相位補償。 -27- 518553 五、發明説明（26 ) 第2差動電路22之極性係與第1差動電路之極性相反 ，並由具有NMOS電晶體221及222之電流鏡對電路，由 相同尺寸之PMOS電晶體組成之差動對223和224，及定 電流電路22 5所構成。 於電流鏡對電路上，NMOS電晶體222之閘極及洩極係 接成共通。輸入端子1之電壓Vin及輸出端子2之電壓 Vout係分別輸入PMOS電晶體223及224之閘極。而， 差動PMOS電晶體22 3之洩極電壓係用作爲第2差動電路 22之輸出。 於第2輸出級40上，設有NMOS電晶體411作爲放電 裝置41，NMOS電晶體411之洩極係接至輸出端子2，閘 極係接至第2差動電路22之輸出電壓，及源極係接至低 電位側電源VSS。再者，第2定電流電路421係設置用於 控制施加於輸出端子2與高電位側電源VDD間之電流。 更甚者，第2差動電路22和第2輸出級40包含受動作 控制信號控制之開關522，541及542。當開關截斷時電流 則中斷，進而停止動作。縱使作成與第8圖之配置不同， 只要開關能中斷電流，任何配置皆可適用。除外，雖然第 2差動電路22和第2輸出級40具有回授結構，但無設置 相位補償電容器。 另外，良好的是PMOS電晶體311及NMOS電晶體411 之臨界電壓係充份地接近構成電流鏡對（2 Π和212)及（221 和222)之電晶體之臨界電壓。 下文將參照第8圖探討本發明第2實施例之預先充電/ -28- 518553 五、發明説明（27 ) 預先放電電路20之動作。預先充電/預先放電電路20之 動作係受動作控制信號之控制。當第1差動電路2 1和第1 輸出級3 0或第2差動電路22和第2輸出級40動作時即 執行控制俾使至少另外一個電路和輸出級停止動作。 下面將首先說明第1差動電路2 1和第1輸出級3 0動作 之情形。下文裡，初始狀態係指電壓Vin和電壓Vout相 等之狀態。 當開關521，53 1及532導通時第1差動電路21和第1 輸出級30則執行下述動作。 當電壓Vin從初始狀態移動到較高電壓時，差動對 NMOS電晶體213及214之NMOS電晶體213之洩極電流 則增加，而第1差動電路21之輸出電壓（NMOS電晶體 2 1 3之洩極端子電壓）則快速減少，PMOS電晶體3 1 1之閘 極電壓亦減小，而輸出端子2之電壓Vout則藉PMOS電 晶體3 1 1之充電動作而增力卩（電流係從電源VDD供給至輸 出端子2)。 接著，當輸出電壓Vout增加時差動對NMOS電晶體 213及214之NMOS電晶體214之洩極電流則增加，但 NMOS電晶體213之拽極電流減少，而第1差動電路21 之輸出電壓（NMOS電晶體213之洩極電壓）亦開始從短暫 之低位準提昇。 因此，因PMOS電晶體311之閘極與源極間之電壓較低 ，故流至PMOS電晶體311之電流減少，進而充電動作之 影響也立即降低。 -29- 518553 五、發明説明（28 ) 當輸出電壓Vout增加到約爲輸入電壓Vin時PMOS電 晶體3 1 1之閘極與源極間之電壓則達到其臨界電壓位準， PMOS電晶體311截斷，從而停止充電動作。 縱使第1差動電路21之輸出電壓再增加，但在PMOS 電晶體3 1 1之閘極與源極間之電壓係在或低於臨界電壓。 因此，仍持續停止充電動作。 因定電流電路32 1從輸出端子2將定電流放電至低電位 側電源VSS，故當輸出電壓Vout由於過充電而高於電壓 Vin時PMOS電晶體3Π即被截斷，進而停止充電動作。 因此，輸出電壓Vout藉定電流電路321而減少。 然後，當輸出電壓Vout減少到約爲輸入電壓Vin時 PMOS電晶體3 1 1則再度導通而開始充電動作。此際，第 1差動電路21和第1輸出級30對輸出電壓Vout之變化之 響應遲延。如此，充電動作及放電動作交替地進行。雖然 輸出電壓Vout最終係收斂，但可能繞著電壓Vin持續振 盪（擺動）一長時間。 爲了降低振盪（擺動）至充份低之位準，定電流電路321 係設定在充份低位準之電流上。因此，縱使PMOS電晶體 3 1 1高速執行充電動作，定電流電路32 1之放電動作仍然 緩慢，因此，能降低繞著電壓Vin之振盪（擺動）作小幅度 變化。 而，當電壓Vin從初始狀態改變至低於電壓Vout時第 1差動電路21之輸出電壓則增加俾提昇PMOS電晶體311 之閘極電壓至第1電源電位VDD側，而PMOS電晶體 -30- 五、發明説明（29 ) 3 1 1則截斷以停止充電動作。 因此，定電流電路321動作以減少輸出電壓Vout。當 定電流電路設定於充份低位準之電流上時輸出電壓Vout 則無法立即改變。 如上述，第1差動電路21和第1輸出級30當電壓Vin 從電壓Vout變化到較高電壓時能設定輸出電壓Vout至充 份接近電壓Vin之位準。 除外，第1差動電路21和第1輸出級30無設置相位補 償電容器。因此，縱使定電流電路2 1 5之電流設定在充份 低之位準，仍能快速地動作PMOS電晶體3 1 1。 因此，PMOS電晶體311對輸出電壓Vout之變化快速 響應，進而能降低過充電至充份低之位準。亦即，因無設 置相位補償電容器，第1差動電路21和PMOS電晶體 3 1 1對輸出電壓Vout之變化之響應增快，進而降低過充電 ，另外，定電流電路321係設定在充份低位準之電流上。 因此，能減少振盪（擺動）至小幅變動。 更甚者，藉降低定電流電路321及215之電流至充份低 之位準，能減少功率消耗。 另外，僅第1差動電路21和第1輸出級30需立即預先 充電輸出電壓Vout至充份地接近電壓Vin之位準。縱使 持續低位準之振盪（擺動），但不會造成嚴重問題。 .下面將說明本發明第2實施例之第2差動電路22和第 2輸出級40之動作。在後文裡，初始狀態係指電壓Vin和 電壓Vout係相對之情形。 -31- 518553 五、發明説明（30 ) 當開關522，541及542導通時第2差動電路22和第2 輸出級40即執行下述動作。 在電壓Vin從初始狀態改變至較低位準之情形時第2差 動電路22之輸出電壓Vout即快速增加俾提昇NMOS電晶 體411之閘極電壓至第1電源VDD，進而導通NMOS電 晶體411，另輸出端子2之電壓Voiit則因放電動作而減少 到第2電源VSS側。 然後，當電壓Vout減少時第2差動電路22之輸出電壓 亦開始從短暫增加之位準下降。如此，因在NMOS電晶體 4Π之閘極與源極間之電壓降低，通過NMOS電晶體411 之電流逐也降低，從而放電動作之影響也就減少。 當電壓Vout降低至約爲電壓Vin時NMOS電晶體411 之閘極與源極間之電壓則達到臨界電壓之位準，因此 NMOS電晶體411截斷，從而停上放電之動作。即使第2 差動電路22之輸出電壓再進一步減少，由於在NMOS電 晶體4 1 1之閘極與源極間之電壓係在或低於臨界電壓，故 放電動作仍持續停止。 定電流電路421係從第1電源VDD對輸出端子2進行 定電流充電。如此，當輸出電壓Vout由於過放電而變成 低於電壓Vin時NMOS電晶體則截斷，進而停止放電動作 。因此，定電流電路421提昇電壓Vout。 然後，當輸出電壓Vout上昇到約爲電壓Vin時NMOS 電晶體再度導通而開始放電動作。這種情形，第2差動電 路22和第2輸出級40也一樣遲緩它們對輸出電壓Vout -32- 518553 五、發明説明（31 ) 變化之響應。如此，交互地進行充電動作及放電動作。雖 然輸出電壓Vout之變化最後係收斂，但可能繞著電壓Vin 振盪（擺動）一長時間。 爲了降低振盪至充份低之位準，定電流電路42 1係設定 在充份低之電流位準。因此，即使NMOS電晶體4 1 1在高 速下執行放電動作，由於定電流電路42 1之充電動作緩慢 ，故能降低繞著電壓Vin之變化至低位準之振盪。 其間，當輸入電壓Vin從初始狀態改變至高於輸出電壓 Vout之電壓時第2差動電路22之輸出電壓則降，NMOS 電晶體4 1 1之閘極電壓也降低，NMOS電晶體4 1 1因此截 斷，進而停止放電動作。 因此，定電流電路42 1動作以提昇輸出電壓。當設定定 電流電路之電流於充份低位準時輸出電壓Vout係無法驗 然改變。 如上述，第2差動電路22和第2輸出級40當輸入電壓 Vin變動到低於輸出電壓Vout之電壓時能設定輸出電壓 Vout於充份接近輸入電壓Vin之位準。 除外，第2差動電路22和第2輸出級40無設置相位補 償電容器。因此，即使定電流電路225之電流設定於充份 低位準，仍能立即動作NMOS電晶體4 1 1。 藉此’ NMOS電晶體411對輸出電壓Vout之變化作出 快速意應，進而能降低過充電至充份低位準。亦即，因無 設置相位補償電容器，第2差動電路22和NMOS電晶體 4 1 1對輸出電壓Vout之變化響應快速，進而降低過充電， -33- 518553 五、發明説明（32 ) 另外，定電流電路42 1係設定在充份低之電流位準。因此 ，能降低振盪（擺動）至小幅變動。 再者，藉降低定電流電路421及225至充份低之電流位 準，能減少功率消耗。除外，第2差動電路22和第2輸 出級40僅需立即預先充電輸出電壓Voiit至充份接近輸入 電壓Vin之位準。即使仍持續低位準之振盪（擺動），也不 會造成嚴重問題。 下面將說明響應本發明第2實施例之動作控制信號之預 先充電/預先放電電路20之動作。 預先充電/預先放電電路20之第1差動電路21，第1輸 出級30，第2差動電路22及第2輸出級40分別含有用於 中斷電流之開關521，531，532，522，541及542。響應 動作控制信號，執行開關之導通-截斷，進而控制預先充 電/預先放電電路20動作及不動作。 當預先充電/預先放電電路20不動作時即完全中斷空載 電流以消除功率消耗。此際電壓Vin及電壓Vout不受影 響。 另外，在預先充電/預先放電電路20動作期間亦執行動 作控制信號之控制俾當第1差動電路2 1和第1輸出級3 0 或第2差動電路22和第2輸出級40動作時至少另外之差 動電路和輸出級即停止動作。 本發明第2實施例因下述理由而執行上述控制：因當 PMOS電晶體311及NMOS電晶體411同時動作時電晶體 能以高電流供給能力動作，進而造成高位準之振盪及增加 -34- 五、發明説明（33 ) 功率消耗。 至少當第1輸出級30及第2輸出級40之一動作時其它 輸出級則立即停止動作。藉此，能立即預先充電/預先放 電輸出電壓Vout至約爲電壓Vin。 下面將說明本發明第2實施例之驅動電路響應動作信號 之動作，前述驅動電路包含預先充電/預先放電電路20及 輸出電路1 〇。 預先充電/預先放電電路20能快速地改變輸出端子2之 電壓Vout至約爲電壓Vin，但無法供給穩定之高精確度電 壓輸出。因此，組合能輸出高精確度電壓之輸出電路10。 任何傳統之驅動電路皆能作爲輸出電路1 〇。在任意之輸出 期間，當電容性負載被驅動至所需電壓Vin時月20即在 輸出期間之前半響應動作控制信號被快速地驅動至約爲電 壓Vin。而在輸出期間之後半，預先充電/預先放電電路則 停止動作，進而藉輸出電路1 0之動作以高電壓精確度被 驅動至電壓V i η。 輸出電路1 〇在輸出期間之前半係依電路之特性動作或 不動作俾運作預先充電/預先放電電路20。再者，亦可設 置用於從輸入端子1及輸出端子2中斷輸出電路10之裝 置，而非停止動作。 藉上述驅動動作，輸出電路如果能輸出高精確度之電壓 的話可採用具有減少電流供給能力之驅動電路。 除外，預先充電/預先放電電路20係爲用於將輸出電壓 Vout預先充電/預先放電至充份地接近電壓Vin之位準之 -35- 518553 五、發明説明（34 ) 電路。並不是都需要有高精確度之電壓輸出。如此，能易 於進行無需嚴苛之設計。因此，若電晶體之臨界電壓有些 許變化時能容易作出因應之設計。這種情形，雖然發現被 預先充電/預先放電動作驅動之電壓有些許變化，藉組合 能以高電壓精確度驅動之輸出電路1 〇，亦能以高電壓精確 度進速度驅動。再者，至於PMOS電晶體311或NMOS電 晶體4 1 1，藉增加通道寬W對通道長L之比例（W/L比）， 能加速充電動作及放電動作。 更甚者，即使於短期間內切換預先充電/預先放電電路 20之動作及不動作，第1差動電路21，第1輸出級30， 第2差動電路22，及第2輸出級40仍能以低電流位準快 速動作。因此，能立即起動而不會增加功率消耗。藉此， 預先充電/預先放電電路20能以低功率消耗在高速下動作。 如上述，第8圖之驅動電路藉預先充電/預先放電電路 2 〇能局速驅動至約爲所需電壓，及藉利用具有降低之電流 供給能力及高輸出精確度之輸出電路1 0實現高精確度輸 出，高速驅動，及低功率消耗。 第9圖係爲示出本發明第3實施例之組態之圖。本發明 之第3實施例係爲第7圖所示之第1實施例之預先充電/ 預先放電電路20之組態之變更。 第1實施例之預先充電/預先放電電路20係構成爲兩個 輸出級係分別設有差動電路。而，本發明之第3實施例預 先充電/預先放電電路20A係設有動作兩輸出級3〇和40 之單一差動電路23。 -36- 518553 五、發明説明（35 ) 參照第9圖，驅動電路包含輸入端子1，輸出端子2， 用於接收輸入端子1之電壓Vin及輸出所需電壓至輸出端 子2之輸出電路1 〇，及能快速地改變輸出端子2之電壓 Vout至約爲所需電壓之預先充電/預先放電電路20A。預 先充電/預先放電電路20A和輸出電路10之動作及不動作 係受第1及第2實施例所述之電路（未圖示）所產生之動作 控制信號之控制。 預先充電/預先放電電路20A設有差動電路23，第1輸 出級30，及第2輸出級40。 第1輸出級30具有充電裝置31及第1定電流電路32 。第2輸出級40具有放電裝置41及第2定電流電路42。 預先充電/預先放電電路20A具有回授結構仆23係依電 壓Vin與電壓Vout間之電壓差動作，充電裝置31及放電 裝置41係響應用於改變輸出電壓Vout之輸出而動作。差 動電路23至少提供一個用於動作充電裝置3 1及放電裝置 41之輸出。也可提供多數之不同輸出。 充電裝置3 1係以高電流供給能力作動以提昇輸出電壓 Vout，而放電裝置41係以高電流供給能力動作以降低輸 出電壓Vout。 另外’第1定電流電路3 2係以定電流供給能力動作以 降低輸出電壓Vout。第2定電流電路42係以定電流供給 能力動作以提昇輸出電壓Vout。本發明之第3實施例也同 樣，預先充電/預先放電電路20A具有回授結構，但未設 置相位補償裝置。 -37- 518553 _______^ 五、發明説明（36 ) 下面將說明藉動作控制信號控制預先充電/預先放電電 路20A之動作。 預先充電/預先放電電路20A之差動電路23，第1輸出 級3 0(充電裝置31，第1定電流電路3 2)及第2輸出級40( 放電裝置41，第2定電流電路42)係分別含有中斷電流之 開關。這些開關係響應動作控制信號而執行導通-截斷之 動作俾控制預先充電/預先放電電路20A之動作及不動作 。藉此，消除當預先充電/預先放電電路20A停止動作時 之功率消耗。 更甚者，在預先充電/預先放電電路20A動作期間，當 動作控制信號動作第1輸出級30(充電裝置31，第1定電 流電路32)或第2輸出級40(放電裝置41，第2定電流電 路42)時動作控制信號則停止另外之輸出級之動作。 因此，於預先充電/預先放電電路20A之動作上，不是 差動電路23和第1輸出級30動作即是差動電路23和第2 輸出級42動作，反之亦同。 此種動作情形係與第7圖所示之第1實施例者相同，亦 即’於第1實施例之預先充電/預先放電電路20上，不是 第1差動電路21和第1輸出級30動作即是第2差動電路 22和第2輸出級40動作，反之亦同。 因此’第9圖所示之第3實施例之預先充電/預先放電 電路20A具有與第7圖所示之預先充電/預先放電電路20 相同之效果。亦即，本發明之第3實施例，當電壓Vout 低於所需電壓時預先充電/預先放電電路20A之差動電路 -38- 五、發明説明（37 ) 23和第1輸出級30即動作，充電裝置3 1以高電流供給能 力提昇輸出電壓Vout到約爲所需電壓。 另外，當電壓Vout高於所需電壓時差動電路23和第2 輸出級40動作時放電裝置41則以高電流供給能力降低輸 出電壓Vout至約爲所需電壓。 依本發明之第3實施例，因未設置相位補償裝置，故能 對輸出電壓Vout之變化作出快速響應俾立即將輸出電壓 Vout拉回至約爲所需電壓。另外，能減少高充電或過放電 。更甚者，因第1定電流電路32及第2定電流電路42係 設定在充份低之電流位準，故能降低振盪（擺動）至低變化 位準。 另外，因第1定電流電路32及第2定電流電路42之電 流降到充份低之位準，功率消耗亦能減少。除外，預先充 電/預先放電電路20A僅需立即預先充電/預先放電輸出電 壓Vout到充份接近所需電壓之位準。藉此，即使持續有 充份低位準之振還（擺動），也不產生嚴重問題。 另外，差動電路23含有用於控制空載電流之定電流電 路。因此，通過差動電路23，第1輸出級30，及第2輸 出級40之電流係受定電流電路之控制。藉設定空載電流 於充份低位準，能獲得低功率消耗之預先充電/預先放電 電路20A。如上述，即使空載電流充份地降低，仍能進行 高速之動作。再者，差動電路23，第1輸出級30，及第2 輸出級40分別含有受動作控制信號之控制之開關。因空 載電流係藉控制開關而被中斷，故能停止預先充電/預先 -39- 518553 五、發明説明（38 ) 放電電路之動作。另外，預先充電/預先放電電路頻繁切 換動作及不動作時能執行高速動作，且功率消耗不會因藉 切換動作及不動作而增加。 下面將敘述藉本發明之第3實施例之動作控制信號控制 含有預先充電/預先放電電路20A和輸出電路10之驅動電 路之動作。 預先充電/預先放電電路20A能快速地改變輸出端子 2之電壓Vout至約爲所需電壓但無法供給穩定之高精確度 電壓。因此，組合能輸出高精確度電壓之輸出電路10。另 外，任何傳統之驅動電路皆適於作爲輸出電路1 0。 於隨意之輸出期間將電容性負載驅動至所需電壓時預先 充電/預先放電電路20A係在輸出期間之前半藉動作控制 信號而悚速地驅動電容性負載至約爲所需電壓。於輸出期 間之後半，預先充電/預先放電電路20A停止動作，而輸 出電路1 〇則動作俾以高電壓精確度驅動電容性負載至所 要之電壓。 輸出電路1 〇係在輸出期間之前半依電路之特性而動作 或不動作。另外，也可設置用於從輸入端子1及輸出端子 2中斷輸出電路1 0之裝置，而非停止動作。 藉上述之驅動，只要能輸出高精確度之電壓，具有降低 電流供給能力之任何驅動電路皆能作爲輸出電路1 0。 如上述，於第9圖之驅動電路上，預先充電/預先放電 電路20A能高速驅動至接近所需電壓。藉能輸出高精確度 電壓，具有降低電流供給能力之輸出電路1 〇，能達成高精 -40- 518553 五、發明説明（39 ) 確度輸出，高速驅動，及低功率消耗。 第1 0圖係爲示出本發明之第4實施例之驅動電路之組 態之圖，及第9圖之驅動電路上之預先充電/預先放電電 路20A之特定例。 參照第10圖，預先充電/預先放電電路20A係爲當電壓 Vin施加於輸入端子1時用於快速地將輸出電壓Vout預先 充電及預先放電至充份地接地電壓Vin之電壓位準之電路。 於第10圖上，預先充電/預先放電電路20A係由差動電 路23，第1輸出級30，及第2輸出級40所構成。再者， 第1輸出級30含有充電裝置（311)和第1定電流電路（321) ，而第2輸出級40含有放電裝置（4 11)和第2定電流電路 (421)。下文將進一步敘述上述組態。 差動電路23係由含有PMOS電晶體21 1和212之電流 鏡對電路，含有相同尺寸之NMOS電晶體之差動對213和 214，及定電流電路215所構成。 於電流鏡對電路上，PMOS電晶體2 1 2之閘極及洩極係 接成共通。輸入端子1之電壓Vin及輸出端子2之輸出電 壓Vout係分別輸入NMOS電晶體213及214之閘極。差 動NMOS電晶體213之洩極電壓係用作爲差動電路23之 輸出。差動電路23之組態係與第8圖所示之差動電路2 1 之組態相同，差動電路23之輸出係共通地供給充電裝置 31及放電裝置4 1。 再者，第1輸出級30包含作爲充電裝置31之PMOS電 晶體311。PM0S電晶體3Π之洩極係接至輸出端子2， -41- 518553 五、發明説明（4G) 閘極係輸入差動電路23之輸出電壓，源極係經開關53 i 接至電源電壓VDD。如第1定電流電路3 2(參閱第3圖）， 第1定電流電路3 2 1係設置來控制通過輸出端子2和供給 電源VSS(VSS<VDD)間之電流。 於第2輸出級40上，設置NMOS電晶體411以作爲放 電裝置41。NMOS電晶體411之洩極係接至輸出端子2， 閘極係接至差動電路23之輸出電壓，及源極係接至第2 電源電壓VSS。再者，設置定電流電路421以作爲第2定 電流電路42(第3圖）以控制通過輸出端子2與電源電壓 VDD間之電流。第1輸出級30及第2輸出級40亦與第8 圖者相同。 更甚者，差動電路23，第1輸出級3 0，及第2輸出級 40包含受動作控制信號控制之開關521，531，532，541 ，及542。當開關截斷時電流即中斷，而電路也就停止動 作。除外，預先充電/預先放電電路20A具有回授結構， 但無相位補償電容器。 另外，良好的是PMOS電晶體311之臨界電壓係充份地 接近構成電流鏡對電路（211，2 12)之電晶體之臨界電壓。同 時，良好的是NMOS電晶體4 11之閘極及源極間之電壓當 電壓Vin與電壓Vout相等時在差動電路之輸出電壓上係 充份地接近臨界電壓。 下面將說明本發明第4實施例之預先充電/預先放電電 路20A之動作。 預先充電/預先放電電路20A之動作係受第9圖之動作 -42- 518553 五、發明説明（41 ) 控制信號之控制，另外，在預先充電/預先放電電路20 A 動作期間，差動電路23總是動作。控制之執行係使第1 輸出級30及第2輸出級40不同時動作。首先將說明差動 電路2 3及第1輸出級3 0之動作。 於後文裡，初始狀態係指電壓Vin及電壓Vout相等之 狀態。 差動電路23和第1輸出級3 0執行下述動作。差動電路 23係執行與第2圖之差動電路21者相同之動作。當電壓 Vin從初始狀態變動到較高電壓時差動電路23之輸出電壓 即快速地減少，進而減少第1輸出級30之PMOS電晶體 3 1 1之閘極電壓。因此，PMOS電晶體3 1 1執行充電動作 ，進而提昇電壓Vout到第1電源電壓VDD側。接著，當 電壓Vout增加時差動電路23之輸出電壓則從短暫降低之 位準開始提昇。 藉此，PMOS電晶體3 11之閘極和源極間之電壓減小， 充電動作之效應逐立即減少。 當輸出電壓Vout上昇到接近輸入電壓Vin時PMOS電 晶體3 1 1之閘極和源極間之電壓即達到臨界電壓，而充電 動作也就停止。 即使差動電路23之輸出電壓再進一步增加，PMOS電 晶體3 Π之閘極和源極間之電壓仍是在臨界電壓或稍低之 値。因此，持續停止充電動作。 定電流電路32 1將定電流從輸出端子2放電至第2電源 VSS。因此，當輸出電壓Vout由於過充電而高於電壓Vin -43- 518553 五、發明説明（42 ) 時充電動作即停止。如此，輸出電壓Voiit藉定電流電路 321而降低。 然後，當輸出電壓Vout減少到接近電壓Vin時PMOS 電晶體3 1 1再度導通，而執行充電動作。此際，差動電路 23和第1輸出級30對輸出電壓Vout之變化之響應稍有遲 延。如此，交互地進行充電動作及放電動作。雖然輸出電 壓Vout最終係收斂於電壓Vin，但可能繞著電壓Vin持續 振盪（擺動）一段長時間。 爲了減少振盪（擺動）至充份低位準，定電流電路321係 設定在充份低電流位準。如此，即使係藉PMOS電晶體 3 Π快速地執行充電動作，但定電流電路32 1之放電動作 之影響小。因此，能減小振盪（擺動）至繞著電壓Vin作微 幅變化。 當電壓Vin自初始狀態動到小於電壓Vout時差動電路 23之輸出電壓則增加俾提昇第1輸出級30上PMOS電晶 體311之閘極電壓。因此，第1輸出級30之PMOS電晶 體3 1 1則截斷，進而停止充電動作。藉此，定電流電路 3 1 1降低輸出電壓Voiit。當電流設定於充份低之位準時則 無法立即改變輸出電壓。 如上述，當電壓Vin變動到高於電壓Vout之電壓時差 動電路23和第1輸出級3 0能將輸出電壓Vout降低到充 份接近電壓Vin。 除外，因差動電路23和第1輸出級30皆無設置相位補 償電容器，故即使定電流電路之電流設定於相當低之位準， -44- 518553 五、發明説明（43 ) 仍能夠立即動作PMOS電晶體311。 因此，對輸出電壓Vout之變動PMOS電晶體311之響 應快，且過充電能減少至充份低位準。亦即，因未設置相 位補償電容器，對輸出電壓Vout之變化，差動電路23和 PMOS電晶體3 1 1之響應快而減少過充電，另外，定電流 電路321係設定在充份低之位準。藉此，能降低振盪（擺 動）至低變動位準。 除外，因定電流電路2 1 5及3 2 1之電流降低到充份低之 位準，故能減少功率消耗。 另外，預先充電/預先放電電路20A僅立即預先充電/預 先放電輸出電壓Vout至充份接近電壓Vin之位準。即使 在差動電路23和第1輸出級3 0之輸出電壓Voiit上仍有 持續充份低位準之振盪（擺動），不會產生嚴重之問題。 下面將說明差動電路23和第2輸出級40依本發明之第 4實施例動作之情形。 當電壓Vin從初始狀態變化到低於初始狀態時差動電路 23之輸出電壓即提昇。藉此，第2輸出級40之NMOS電 晶體4Π之閘極電壓則增加，進而電壓Vout由於NMOS 電晶體4 1 1之放電動作而降低。 然後，當輸出電壓Vout降低時差動電路23之輸出電壓 亦開始從短暫之增加位準減少。因此，NMOS電晶體4 1 1 之閘極和源極間之電壓則降低，進而放電動作之效應立即 降低。 當輸出電壓Vout降低到接近輸入電壓Vin時NMOS電 -45- 五、發明説明（44) 晶體41 1之閘極和源極間之電壓即達到臨界電壓，進而停 止放電動作。 即使差動放大器電路23之輸出電壓再進一步降低， NMOS電晶體411之閘極和源極間之電壓仍在或低於臨界 電壓。因此，仍持續停止放電動作。定電流電路421從電 源電壓VDD對輸出端子進行定電流充電。如此，當輸出 電壓Vout由於過放電，而低於電壓Vin時即停止放電動 作。因此，輸出電壓Vout係藉定電流電路421而提昇。 接著，當輸出電壓Vout提昇到接近輸入電壓Vin時 NMOS電晶體則再度導通，而執行放電動作。這種情形， 差動電路23和第2輸出級40對輸出電壓Vout之改變之 響應也是稍有遲延。如此，交互地執行充電動作及放電動 作。雖然輸出電壓最終收斂於電壓Vin，但仍可能繞啫電 壓Vin持續振盪（擺動）一段長時間。爲了降低振盪至充份 之低位準，定電流電路421之電流係設定於充份低位準。 藉此，即使藉NMOS電晶體快速地執行放電動作，但藉定 電流電路421執行之充電動作之影響小。因此，能夠降低 振盪（擺動）至繞著電壓Vin作微幅變化。 當電壓Vin從初始狀態改變到大於電壓Vout之電壓時 差動電路23之輸出電壓則降低。因此，第2輸出級40之 NMOS電晶體4Π則截斷，進而停止放電動作。 因此，定電流電路421動作以提昇輸出電壓Vout至第1 電源VDD側。當設定電流於充份低電流位準時則不可能 立即改變輸出電壓Vout。 -46- 518553 五、發明説明（45 ) 如上述，當電壓Vin改變到低於電壓Vout之電壓時差 動電路23和第2輸出級40能將輸出電壓Vout提昇至接 近電壓Vin。 除外，因差動電路23和第2輸出級40未設置相位補償 電容器，即使定電流電路2 1 5之電流係設定在充份低之位 準，仍能立即動作NMOS電晶體411。 因此，對輸出電壓Vout之變化，NMOS電晶體411之 響應快，進而能降低過放電至充份低之位準。亦即，於本 發明之第4實施例上，因無設置相位補償電容器，故增快 差動電路23和NMOS電晶體411對輸出電壓Vout變化之 響應速度，另外，降低過放電，及定電流電路421之電流 係設定在充份低位準。因此，能減少振盪（擺動）至低變化 位準。 另外，因定電流電路2 1 5及42 1之電流係降低到充份低 之位準，故能夠降低功率消耗。 除外，預先充電/預先放電電路20A僅需立即預先充電 輸出電壓Vout至充份接近電壓Vin之位準。藉此，即使 在差動電路23和第2輸出級40之輸出電壓Vout上持續 充份低位準之振盪（擺動），也不會造成嚴重問題。 下面將說明藉本發明之第4實施例之動作控制信號控制 預先充電/預先放電電路20A之動作。 預先充電/預先放電電路20A之差動電路23，第1輸出 級30，及第2輸出級40包含用於中斷電流之開關521， 53 1，532，541及542 ’動作控制信號係施加於這些開關 -47- 518553 五、發明説明（40 ) 以控制預先充電/預先放電電路20之動作及不動作。藉此 ，當使預先充電/預先放電電路20A不動作時空載電流即 被完全中斷，進而消除功率消耗。此項動作不影響輸入電 壓Vin和輸出電壓Vout。 在預先充電/預先放電電路20A動作期間，動作控制信 號也執行控制俾使第1輸出級3 0及第2輸出級40不同時 動作。因此，預先充電/預先放電能立即執行直到輸出電 壓Vont接近輸入電壓Vin止。 下面將說明藉動作控制信號驅動本發明第4實施例之驅 動電路，此驅動電路包括預先充電/預先放電電路20A和 輸出電路10。 預先充電/預先放電電路20A能快速地改變輸出端子2 之輸出電壓Vont至接至電壓Vin但無法供給穩定之高精 確度輸出電壓。因此，組合能輸出高精確度電壓之輸出電 路10。另外，任何傳統之驅動電路皆能作爲輸出電路10。 當電容性負載於隨意之輸出期間被充電動作至所需電壓 時，在輸出期間之前半係藉動作控制信號動作預先充電/ 預先放電電路20A，且被快速地驅動至接近電壓Vin。於 輸出期間之後半，預先充電/預先放電電路20A係被停止 動作並藉輸出電路1 0之動作以高電壓精確度被驅動至電 壓 Vin 〇 除外，於預先充電/預先放電電路20A之輸出期間之前 半，輸出電路1 〇係依電路特性設定動作或不動作。另外 ，也可設置用於自輸入端子1及輸出端子2中斷輸出電路 -48- 518553 五、發明説明（47 ) 1 〇之裝置，而非停止動作。 藉上述之驅動動作，如果輸出電壓能具有高精確度，則 可採用具有低電流供給能力之驅動電路。 預先充電/預先放電電路20A係爲用於將輸出電壓Vout 預先充電及預先放電至充份接近輸入電壓Vin之位準。如 此，能快速地作成無需嚴苛之設計。因此，如果電晶體之 臨界電壓有些許改變時，能容易作出因應之設計。 這種情形，雖然發現受預先充電/預先放電作動驅動之 電壓有些許變化，但藉組合能進行高電壓精確度驅動之輸 出電路1 〇，而能以高電壓精確度進行高速驅動。 再者，至於PMOS電晶體311或NMOS電晶體411，能 夠藉增加通道寬度W對通道長度L之比例（W/L比）而加速 充電動作及放電動作。 更甚者，即使預先充電/預先放電電路20A在短期間進 行動作及不動作之切換，但差動電路23，第1輸出級30 ，及第2輸出級40能以低電流位準快速動作。因此，能 立即開始動作且不需增加功率消耗。藉此，預先充電/預 先放電電路20A能高速動作且功率消耗低。 如上述，第1 0圖所示之本發明之第4實施例之驅動電 路藉預先充電/預先放電電路20A能執行高速驅動至接近 所要之電壓’並藉具有高精確度及減少之電流供給能力之 輸出電路1 0而實現高精確度輸出，高速驅動及低功率消 耗。 確認差動電路23之組態與第8圖之差動電路22者相同， -49- 518553 五、發明説明（48 ) 且具有相同功能與效果。另外，第1 〇圖係示出共享差動 電路23之輸出電壓之例。輸出電壓會影響充電裝置31及 放電裝置4 1。差動電路23可提供多數分別動作充電裝置 31及放電裝置41之不同電壓輸出。 第1 1 A及1 1 B圖係爲示出驅動第8圖所示之驅動電路 之方法之特定例之圖。亦即，第Π A圖示出用於控制預先 充電/預先放電電路20和輸出電路1 〇之開關之方法。第 1 1 B圖係示出在第1 1 A圖所示之控制之兩個輸出期間，輸 出電壓Vout之電壓波形。施加於輸入端子1之電壓在隨 意之奇數輸出期間係爲Vinl，而在偶數之輸出期間係 Vin2。 上述之圖面示出在奇數輸出期間用於驅動在任意之中間 電壓Vm與電壓VDD(含）間之電壓及在偶數輸出期間用於 驅動小於Vm之電壓或等於或高於VSS之電壓。 於第1 1 A圖及第Π B圖所示之驅動方法上，奇數及偶 數輸出期間（時間t0至t2及時間t2至t4)在前半上皆具有 預先充電/預先放電期間（時間t0至tl及時間t2至t3)。 於奇數輸出期間之預先充電/預先放電期間（時間t0至11) ，電壓Vout係提昇。藉此，開關521，531，及532(第8 圖）則導通，第1差動電路21及第1輸出級30動作開關 5K，541，及542截斷，及第2差動電路22和第2輸出 級40停止動作。因此，電壓Vout快速地提昇至接近電壓 Vin 〇 俟過了預先充電/預先放電期間後，開關521，531，及 -50- 518553 五、發明説明（49 ) 5 32即截斷，進而第1差動電路21和第1輸出級30亦停 止動作。 接著，被預先充電至接近電壓Vinl之電壓Voiit係藉輸 出電路10以高精確度被驅動至電壓Vinl。 其間，於偶數輸出期間之預先充電/預先放電期間（時間 t2至t3)，輸出電壓V〇ut係降低。因此，開關522，541 及542(第8圖）導通，第2差動電路22和第2輸出級40 動作，開關521，531，及532導通，及第1差動電路21 和第1輸出級30停止動作。因此，輸出電壓Vout快速地 降低至接近電壓Vin2。 俟過了預先充電/預先放電期間後，開關522，541，及 542即截斷，進而第2差動電路22和第2輸出級40停止 動作。接著，被預先放電至接近電壓Vin2之電壓Vout則 藉驅動電路1 〇以高電壓精確度被驅動至電壓Vin2。 另外，於預先充電/預先放電期間，輸出電路10係依電 路特性在動作及不動作之間被切換控制。另外，輸出電路 10也可從輸入端子1及輸出端子2中斷，而非停止動作。 藉上述之驅動方法，於輸出期間能以高電壓精確度快速 地將電壓Vout爲驅動至Vinl或電壓Vin2。除外，因預先 充電/預先放電電路20在預先充電/預先放電期間係高速動 作，故能縮短預先充電/預先放電期間。 再者，預先充電/預先放電電路20(第8圖）之功率消耗 極小，只有在預先充電/預先放電期間才消耗電力。 其間，輸出電路10僅需將在預先充電/預先放電普間被 -51- 518553 五、發明説明（5G ) 驅動至接近電壓Vin(Vinl/Vin2)之電壓，在預先充電/預先 放電期間過後以高電壓精確度驅動該電壓至電壓Vin(Vi 1 /Vin2)。因此，不需要高電流供給能力。藉此，低功率消 耗之驅動電路皆適用作爲輸出電路1 0。 如上述，因第8圖之驅動電路係依第Π A及1 1 B圖之 驅動方法動作，故能實現高精確度輸出，高速驅動，及低 功率消耗。 另外，第1 2圖示出控制第1 〇圖之驅動電路上之預先充 電/預先放電電路20A和輸出電路1 0之開關之方法。 第1 〇圖所示之差動電路23和第1輸出級30之控制動 作係與第8圖所示之第1差動電路2 1和第1輸出級3 0者 相同。第1 0圖所示之差動電路23和第2輸出級40之控 制動作係與第8圖所示之第2差動電路22和第2輸出級 4〇者相同。 於第12圖上，第1〇圖之差動電路23和第1輸出級30 係受與第8圖之第1差動電路2 1和第1輸出級3 0者相同 之控制方法所動作，而第1 0圖之差動電路23和第2輸出 級40係受第8圖之第2差動電路22和第2輸出級40者 相同之控制方法所動作。 亦即，差動電路23之開關521在奇數和偶數輸出期間 之預先充電/預先放電期間係導通。第1輸出級30之開關 53 1和532僅在奇數輸出期間之預先充電/預先放電期間導 通。第2輸出級40之開關541和524僅在偶數輸出期間 之預先充電/預先放電期間導通。 -52- 518553 五、發明説明（51 ) 輸出電路1 〇執行如第1 1 A圖所示之控制。因此，輸出 電壓Vout具有與第11B圖所不者相同之電壓波形。亦即 ’當1 0圖之驅動電路被第1 2圖之控制方法所動作時能提 供與被第1 1 A圖之控制方法所動作之第8圖之驅動電路者 相同之驅動。 第13A及13B圖係爲示出第8圖所示之驅動電路之驅 動方法之另外特定例之圖。 此特定例將敘述用於在持續之輸出期間以所要之順序驅 動所要之電壓之驅動方法。 第1 3 A圖係爲示出第8圖之驅動電路上之預先充電/預 先放電電路20及輸出電路1 0之開關之控制方法之圖。第 1 3B圖係爲示出在輸出期間，施加於輸入端子1之電壓從 電壓Vin2切換至電壓Vinl(這裡，Vinl>Vin2)後之瞬間執 行如第13A圖所示之控制時電壓Vout之電壓波形（電壓波 形1)之圖。第13B圖係示出在輸出期間，電壓從Vinl切 換至電壓Vin2後之瞬間執行第13A圖所示之控制時輸出 端子2之電壓Vout之電壓波形（電壓波形2)。 參照第13A及第13B圖，於上述之驅動方法上，在輸 出期間之前半（時間t0至t3)內含有接續之預先充電期間（ 時間t0至tl)及預先放電期間（時間tl至t2)，俾依所要之 順序驅動所要之電壓。 於預先充電期間，開關521，531，及532導通以動作第 1差動電路21和第1輸出級30。開關522，541，及542 截斷以停止第2差動電路22和第2輸出級40。 -53- 五、發明説明（52) 於預先充電期間，開關522，541，及542導通以動作第 2差動電路22和第2輸出級40。開關521，531，及532 截斷以停止第1差動電路21和第1輸出級30。 俟過了預先充電/預先放電期間（時間t0至t2)後，開關 521，522，53 1，532，541及542皆截斷，進而停止預先 充電/預先放電電路20之動作。 輸出電路1 〇至少在過了預先充電/預先放電期間後即動 作，並依輸出電路1 〇之電路特性而動作或不動作。再者 ，也可從輸入端子1及輸出端子2中斷輸出電路10。 於第13A及第13B圖上，在輸出期間當施加於輸入端 子1之電壓從電壓Vin2切換至電壓Vinl時，第1差動電 路21和第1輸出級30之動作係快速將電壓Vout從電壓 Vin2提昇至接近電壓Vinl。於預先充電期間，因電壓 Vout已相當接近電壓Vinl，即使第2差動電路22和第2 輸出級40動作，電壓Vout不易變動。 俟過了預先充電/預先放電期間，輸出電路10係以高電 壓精確度驅動電壓Vout至電壓Vinl。 其間，當施加於輸入端子1之電壓從電壓Vinl切換至 電壓Vin2時輸出電壓即降低。因此，於預先充電期間， 第1輸出級3 0上之定電流電路3 2 1係設定在相當低之電 流位準。如此，放電動作之影響小，且電壓Vout不會從 前一輸出期間之電壓V i η 1大幅地變動。 於預先放電期間，第2差動電路22和第2輸出級40之 動作快速地將電壓Vout從接近電壓Vinl改變至接近電壓 -54- 518553 五、發明説明（53 )

Vin2。 俟過了預先放電期間，輸出電路1 〇以高電壓精確度驅 動電壓Vout至電壓Vin2。 除外，即使依序切換預先充電期間及預先放電期間，預 先充電/預先放電電路20仍能.以良適之方式進行驅動。 藉上述之驅動方法，在任意之輸出期間能、以高電壓精確 度快速地將電壓Vout驅動至電壓Vinl或電壓2。 亦即，能在接續之輸出期間以所要之順序驅動所要之電 壓。 . 另外，因預先充電/預先放電電路20係高速動作，故能\ 縮短預先充電/預先放電時間期間。再者預先充電/預先放 電電路20之功率消耗相當小，其僅在預先充電/預先放電 期間消耗電力。 ’ ~ 同時，輸出電路1 〇僅將在預先充電/預先放電期間被驅 動至接近電壓Vin(Vinl/Vin2)之電壓於預先充電/預先放電 期間過後以高電壓精確度將該電壓驅動至電壓Vin(Vin 1 / Vin2)。因此，不需要高電流供給能力。從而具有低功率 消耗之驅動電路皆適用作爲輸出電路1 〇。 如上述，因第8圖之驅動電路執行第1 3 A及第1 3 B圖 之驅動控制，故能實現高精確度輸出，高速驅動，及低功 率消耗。 另外，第1、4圖係示出當在第1 0圖之驅動電路20上執 行相同之驅動方法時控制預先充電/預先放電電路/ 2 0和輸 -出電路1 〇之開關之方法。 -55- 518553 五、發明説明（54 ) 第1 〇圖之差動電路23和第1輸出級3 0係以與第8圖 之第1差動電路21和第1輸出級30相同之方式動作。第 1〇圖之差動電路23和第2輸出級40係以與第8圖之第2 差動電路22和輸出級40相同之方式動作。 於第14圖上，第1〇圖之差動電路23和第1輸出級30 係藉與第8圖之第1差動電路21和第1輸出級30者相同 之控制方法動作。第1 0圖之差動電路23和第2輸出級40 係藉與第8圖之第2差動電路22和第2輸出級40者相同 之控制方法動作。 亦即’差動電路2 3之開關5 2 1在預先充電及預先放電 期間上皆導通。第1輸出級30之開關531及532僅在預 先充電期間導通。第2輸出級40之開關541及542僅在 預先放電期間導通。 輸出電路1 0執行與第1 3 A圖所示者相同之控制。因此 ，輸出電壓Voiit具有與第13B圖所示者相同之波形。 亦即，當1 0圖之驅動電路1 0藉第1 4圖所示之控制方 法動作時能達成與第8圖之驅動電路藉第1 3 A圖所示之控 制方法動作相同之驅動。 第1 5圖係示出本發明第5實施例之組態之圖，本發明 之第5實施例係爲第7圖所示之驅動電路之變更。 第1 5圖之驅動電路係由用於接收輸入端子1之電壓 VinA及輸出所需電壓至輸出端子2A之第1輸出電路10A ，用於接收輸入端子1B之電壓VinB及輸出所需電壓至輸 出端子2B之第2輸出電路1 0B，用於快速地改變輸出端 -56- 518553 五、發明説明（55 ) 子2A及2B之電壓VoutA及VoutB至接近所需電壓之預 先充電/預先放電電路20，及用於控制預先充電/預先放電 電路20，第1輸出電路10A，及第2輸出電路10B之動 作及不動作之動作控制信號所構成。 亦即，第1實施例上，單一充電動作具有單一預先充電 /預先放電電路20。而，本發明之第5實施例，單一之預 先充電/預先放電電路20被兩個輸出電路（第1輸出電路 10A及第2輸出電路10B)共用。 於第15圖上，第7圖之預先充電/預先放電電路20上 增設用於切換與前述兩個輸出電路之連接之開關6 11，6 1 2 ，613 ， 614 ， 621 ， 622 ， 623 及 624 ° 第1 5圖之預先充電/預先放電電路之動作，開關6 1 1， 612，613，614，621，622，623及624係受動作控制信號 執行如下之控制： 當開關6 11及6 1 3導通時開關6 1 2及6 1 4則截斷。 另外，當開關621及623導通時開關622及624則截斷。 再者，當開關611及613或開關621及623導通時其它 的開關則截斷。當開關6 1 2及6 1 4或開關622及624導通 時其它的開關則截斷。 因開關係受如此控制，故預先充電/預先放電電路20與 第1輸出電路10A及第2輸出電路10B之關係與第7圖 之預先充電/預先放電電路20與輸出電路1 0之關係相同。 因此，藉第1 5圖之驅動電路，能達到用於兩個輸出， 且與第7圖者相同之功能及效果。 -57- 518553 五、發明説明（56 ) 更甚者，當形成具有兩個輸出之驅動電路時第15圖之 驅動電路相較於具有兩個驅動電路之第7圖者所需之部件 數目及使用之面積皆小。 第1 6圖係示出本發明之第6實施例之驅動電路及第1 5 圖之驅動電路上之預先充電/預先放電電路20之特定組態 。參照第16圖，於預先充電/預先放電電路20上，當電 壓VinA及VinB分別施加於輸入端子1A及1B時，輸出 端子2A及2B之電壓VoutA及VoutB則快速地分別被預 先充電/預先放電至充份接近輸出A及VinB之電壓位準。 本發明之第6實施例，預先充電/預先放電電路20之構成 係在第8圖之預先充電/預先放電電路20上增設用於切換 連接前述兩個輸出電路之開關611，612，613，614，621 ，622 ， 623 及 624 ° 如第1 5圖之情形，在預先充電/預先放電電路20動作 期，前述開關受動作控制信號執行下述控制：當開關611 及613導通時開關612及614則截斷。另外，當開關621及 623導通時開關622及624則截斷。再者，當開關611及 6 1 3或開關62 1及623導通時其它開關則截斷。當開關 612及614或開關622及624導通時，其它開關則截斷。 因開關係受如此之控制，故預先充電/預先放電電路20與 第1輸出電路10A及第2輸出電路10B之關係係與第7 圖所示之預先充電/預先放電電路20與輸出電路1 0之關 係相同。 因此，第1 6圖之驅動電路能達成用於兩個輸出電路且 -58- 518553 五、發明it明（57 ) 與第8圖者相同之功能及效果。 另外，當形成具有兩個輸出電路之驅動電路時第1 6圖 之示之驅動電路相較於具有兩個驅動電路之第8圖者，具 有較小元件數目及使用較少面積。 第17A及17B圖7Γ：出第16圖所不之驅動電路之驅動方 法之特定例。 於上述之驅動方法上，輸出端子2A之輸出電壓VoutA 在奇數輸出期間被驅動到在任意之中間電壓Vm與高電位 側電源電壓VDD(含）之間之電壓，而在偶數輸出期間輸出 電壓VoutA係被驅動至低於電壓Vm但不小於低電位側電 源電壓VSS。輸出端子2B之輸出電壓VoutB於奇數之輸 出期間被驅動至小於任意之中間電壓Vm，但不小於電源 電壓VSS。於偶數輸出期間，輸出電壓VoutB係被驅動至 介於電壓Vm與電源電壓VDD(含）間之電壓。下面將敘述 上述之驅動方法。 這種驅動方法能使用於執行液晶顯示器裝置上之點倒反 馬區動（dot inversion driving)0 第17A圖示出控制第16圖所示之預先充電/預先放電電 路20和輸出電路1〇之方法。 第17B圖示出當17A圖之控制在任意之奇數輸出期間 設定施加於輸入端子1A及1B之電壓分別在電壓Vinl及 Vin2，及在後續之偶數輸出期間分別設定電壓電壓Vin2 及Vinl時輸出端子2A及2B之輸出電壓VoutA及VoutB 在兩個輸出期間之電壓波形。下面將參照第1 6，1 7 A及 -59- 518553 五、發明説明（58 ) 17B圖進行說明。 於第17A及17B圖之驅動方法上，在奇數及偶數輸出 期間（時間tO至t2及時間t2至t4)之前半分別設有預先充 電/預先放電期間（時間tO至tl及t2至t3)。 於奇數之預先充電/預先放電期間之預先充電/預先放電 期間，開關611和613及開關622和624導通，開關521 ，5 31及5 32，和開關522，541及542導通以動作第1差 動電路21，第1輸出級30，第2差動電路22，及第2輸 出級40。因此，電壓VoutA藉第1差動電路21和第1輸 出級30之動作而被快速地提昇至接近電壓Vinl，及電壓 VoutB藉第2差動電路22和第2輸出級40之動作而被快 速地降低至接近電壓Vin2。 俟過了預先充電/預先放電期間後，所有開關皆截斷， 進而預先充電/預先放電電路20停止動作，輸出電壓 VoutA及VoutB則藉第1輸出電路10A及第2輸出電路 10B以高電壓精確度分別被驅動至電壓Vinl及Vin2。 另外，在偶數輸出期間之預先充電/預先放電期間，開 關612和614，及開關621和623導通，另開關521，531 及5 32和開關522，541及542導通。 如此，電壓VoutA藉第2差動電路22和第2輸出級40 之動作而快速地降低至接近電壓Vin2，及電壓VoutB藉 第1差動電路21和第1輸出級30之動作而快速地提昇至 接近電壓Viiil。俟過了預先充電/預先放電期間後，所有 開關皆截斷以停止預先充電/預先放電電路20之動作，而 -60- 五、發明説明（59 ) 輸出電壓VoutA及VoutB則藉第1輸出電路10A及第2 輸出電路10B以高電壓精確度分別被驅動至電壓Vin2及 V1 η 1。另外，預先充電/預先放電期間，輸出電路1 〇係依 電路特性而動作及不動作。再者，亦可能從輸入端子1 A 和輸出端子2A及輸入端子1 B和輸出端子2B分別中斷第 1輸出電路1 0A及第2輸出電路1 0B，而非停止動作。 藉上述之驅動方法，於各個輸出期間，能夠以高電壓精 確度分別驅動輸壓VoutA及VoutB至分別施加於輸入端 子1A及1B之電壓。 更甚者，因單一預先充電/預先放電電路20係被兩個輸 出共用，故電路之規模係小於每個輸出各有一個預先充電 /預先放電電路20之情形者。另外，在各個預先充電/預先 放電期間，預先充電/預先放電電路20能被高速驅動。因 此，能縮短預先充電/預先放電時間期間。 另外，預先充電/預先放電電路20之功率消耗極小，其 僅在預先充電/預先放電期間才消耗功率。 其間，第1輸出電路10A及第2輸出電路10B在預先 充電/預先放電期間過後僅需以高電壓精確度驅動在預先 充電/預先放電期間已被驅動至接近所需電壓之電壓至該 所需電壓。因此，不需要高電流給能力。藉此，具有低功 率消耗之驅動電路皆適用於作爲第1輸出電路10A及第2 輸出電路1 〇 B。 如上述，因第1 7 A圖之驅動方法係在第1 6圖之驅動電 路上執行，故能實現高精確度輸出，高速驅動，及低功率 -61- 518553 五、發明説明（60 ) 消耗。 第18A至18C圖示出第16圖所示之驅動方法之另外特 定例。 本實施例將敘述用於在接續之輸出期間以所要之順序驅 動兩個輸出之各個輸出之方法。第18A圖示出控制第16 圖所示之預先充電/預先放電電路20及輸出電路10之開 關之方法。 第18B圖示出當施加於輸入端子1A之電壓從電壓 VinA2切換至電壓Vinl A(這裡Vinl A>Vin2A)後之瞬間之 輸出期間執行第18圖所示之控制時電壓V〇UtA之電壓波 形（電壓波形1A)。 除外，第1 8B圖另示出當施加於輸入端子1 A之電壓從 ‘ 電壓Vinl A切換至電壓Vin2A後之瞬間之輸出期間之電 壓VoutA之電壓波形（電壓波形2A)。 第18C圖示出當施加於輸入端子1B之電壓從電壓 Vin2B切換至電壓VinlB(這裡，VinlB>Vin2B)後之瞬間 輸出期間執行第1 8圖之控制時電壓VoutB之電壓波形（電 壓波形1B)。第18C圖另示出當施加於輸入端子1B之電 壓從電壓Vinl B切換至電壓Vin2B後之瞬間之輸出期間之 電壓波形（電壓波形2B)。 下文將參照第16及第18A至18C圖進行說明。 於第1 8 A至1 8C圖所示之驅動方法上，在單一輸出期 間（時間t0至t3)之前半上設有第1預先充電/預先放電期 間（時間t0至tl)及第2預先充電/預先放電期間（時間tl至 -62- 518553 五、發明説明（61 ) t2)，俾以所需之順序驅動所需電壓。 於第1預先充電/預先放電期間，開關6 11和6 1 3及開 關622和624導通，而開關612和614及開關621和62 3 截斷。 於第2預先充電/預先放電期間，開關6 1 1和6 1 3及開 關622和624截斷，而開關612和614及開關621和62 3 導通。另外，開關521，531，及532和開關522，541， 及542在第1預先充電/預先放電期間導通，而於第1預 先充電/預先放電期間動作第1差動電路2 1，第1輸出級 30，第2差動電路22，及第2輸出級40。 俟過了第1及第2預先充電/預先放電期間後，所有開 關皆截斷俾停止預先充電/預先放電電路20。 第1輸出電路10A及第2輸出電路10B至少在第1及 第2預先充電/預先放電期間過後即動作，但在第1及第2 預先充電/預先放電期間係依電路特性而動作及不動作。 再者，也可從輸入端子1A，輸出端子2A，輸入端子1B， 及輸出端子2B中斷第1預先充電/預先放電期間10A及第 2輸出電路10B，而非停止動作。 於第18A至18C圖上，當施加於輸入端子1A之電壓從 電壓Vin2A切換至電壓VinlA時電壓VoutA於第1預先 充電/預先放電期間藉第1差動電路21和第1輸出級30 之動作而快速地從電壓Vin2A提昇至接近電壓VinlA。 於第2預先充電/預先放電期間，因電壓VoutA已設定 在相當接近電壓VinlA，故即使第2差動電路22和第2 -63- 518553 五、發明説明（62 ) 輸出級40動作，電壓VoutA變動不大。 俟過了第1及第2預先充電/預先放電期間間，第1輸 出電路1 0A即以高電壓精確度驅動電壓VoutA至電壓 Vin 1 A 〇 再者，當施加於輸入端子1A之電壓從電壓VinlA切換 至電壓Vin2A時則改變至較低之電壓。因此，第1輸出級 30之定電流電路321於第1預先充電/預先放電期間動作 。但是，由於電流極小，故放電動作之影響小，且電壓 Vout不會從前一輸出期間上之電壓VinlA作大幅度之變 動。 於第2預先充電/預先放電期間，由於第3差動電路22 和第2輸出級40之動作，電壓VoutA快速地從接近電壓 VinlA降低到接近電壓Vin2A。俟過了第1及第2預先充 電/預先放電期間後即被第1輸出電路10A以高精確度驅 動至電壓Vin2A。 另外，當施加於輸入端子1B之電壓從電壓VinlB切換 至電壓Vin2B時，電壓Vin2B則於第1預先充電/預先放 電期間藉第2差動電路22和第2輸出級40之動作而快速 地從電壓VinlB降至接近電壓Vin2B。 於第2預先充電/預先放電期間，電壓VoiitB已相當接 近電壓Vin2B。因此，即使第1差動電路21和第1輸出 級30動作，電壓VoutB也不易變動。 俟過了第1及第2預先充電/預先放電期間後電壓VoutB 即被第2輸出電路1 0B以高電壓精確度驅動至電壓Vin2B。 -64- 518553 五、發明説明（63 ) 更甚者，當施加於輸入端子1B之電壓從電壓Vin2B切 換至電壓VinlB時，第2輸出級40上之定電流電路421 則於第1預先充電/預先放電期間動作。但是，因電流極 低，故充電動作之影響小，進而電壓VoutB不會從先一個 輸出期間之電壓Vin2B作大幅地改變。 於第2預先充電/預先放電期間，電壓VoutB藉第1差 動電路21和第1輸出級30之動作而從接近電壓Vin2B快 速地提昇至接近電壓VinlB。 俟過了第1及第2預先充電/預先放電期間後電壓VoutB 即被第2輸出電路1 0B以高電壓精確度驅動至電壓VinlB。 ‘'除外，即使預先充電/預先放電電路20之控制係在第1 預先充電/預先放電期間和第2預先充電/預先放電期間之 間切換，仍能進行適當之驅動。 藉上述之驅動方法，能在任意之輸出期間分別以高速及 高電壓精確度驅動電壓VoutA及VoutB至分別施加於輸 入端子1A及1B之電壓。 亦即，對兩個輸出之每個輸出，能夠於接續之輸出期間 以所要之順序將之驅動至所要之電壓。 另外，因單一之預先充電/預先放電電路20被兩個輸出 共用，故相較於每個輸出設有一個預先充電/預先放電電 路20之情形，其電路規模小。 另外，因預先充電/預先放電電路20係高速動作，故能 縮短第1及第2預先充電/預先放電期間。更甚者，預先 充電/預先放電電路之功率消耗小，其僅在預先充電/預先 -65- 五、發明説明（64 ) 放電期間才消耗電力。再者，第1輸出電路1 〇 A及第2輸 出電路10B僅在過了預先充電/預先放電期間後才將於兩 階段之預先充電/預先放電期間已被驅動至接近所需電壓 之電壓以高電壓精確度驅動至所需之電壓。因此，不需要 高電流供給能力。藉此，具有低功率消耗之驅動電路皆適 用作爲第1輸出電路及第2輸出電路。 如上述，因第18A至18C圖之驅動方法係於第16圖之 驅動電路上執行，故能實現高精確度輸出，高速驅動，及 低功率消耗。 第1 9圖係爲示出本發明之第7實施例之驅動電路之圖 及液晶顯示器裝置之資料驅動器之組態（例如，第1圖所 示者）。 參照第19圖，驅動器係由電阻器串200，選擇電路300 ，輸出端子群400，及輸出級100所構成。於電阻器串 200之每個連接端子（分接頭）上依等級產生位準電壓，選 擇電路300於每個輸出期間選出等級位準電壓，而輸出級 1〇〇則輸出位準電壓至每個輸出端子。 前述之一些實施例（包含預先充電/預先放電電路20及 20A和輸出電路10，10A，及10B)能夠被採用作爲輸出級 100 ° 於每個實施例上，例如，動作控制信號係從動作控制信 號產生電路（未圖示）傳送到每個輸出之輸出級1 〇〇俾控制 預先充電/預先放電電路20及20A和輸出電路10，10A及 10B。 -66- 518553 五、發明説明（65 ) 除外，當第1 5及1 6圖之驅動電路被使用作爲第1 9圖 之輸出級1〇〇時則用第15及16圖之驅動電路替代輸出級 1 00之兩個輸出。 藉使用本發明之驅動電路作爲輸出級1 〇〇，能易於形成 具有低功率消耗且能高速驅動之資料驅動器。 下面將參照附圖敘述本發明之一些例子。有關前面實施 例所述之驅動電路，將根據模擬得出之結果討論特定例。 於前述之驅動電路上，可使用具有低電流供給能力高精 確度輸出之電路作爲輸出電路。因此，於第19圖上，只 要預先充電/預先放電進行到接近所需電壓時電荷則直接 從電阻器串200供給俾驅動接至輸出端子之電容性負載。 這種情形，即使電阻器串200之電流相當小，也能進行高 速驅動，另外能達成高精確度輸出及低功率消耗。 第20圖係示出用於達成上述特徵之輸出級之特定例。 第20圖係爲示出第8圖所示之驅動電路之例之圖。此 驅動電路包含由CMOS開關111及Π2(互補傳輸閘 (complementary transfer gate))組成之輸出電路及用於控制 開關之倒反器Π 0。預先充電/預先放電電路20之組態係 與8圖所示者相同。 . 輸出電路1 〇能受動作控制信號之控制以執行控制及不 控制。 於本例上，第20圖之驅動電路係用作爲第1 9圖之輸出 級，及示出有關第20圖之驅動電路被第1 1 A及Π B圖之 驅動方法動作之模擬結果。 -67- 518553 五、發明説明（66 ) 爲簡化電路組態係以單輸出，而非多輸出進行模擬。 預先充電/預先放電時間期間係設定爲2// S，及CMOS 開關（111,112)在預先充電/預先放電期間係導通，但過了 預先充電/預先放電期間即截斷。 另外，第20圖之示之預先充電/預先放電電路20之定 電流電路215，225，3 21及421係設定在0.5// A之定電 流。 具有20PF電容量之電容器元件係經2ΚΩ之電阻器元件 接至輸出端子2，而電容器元件之另一端係接至接地（GND) 電位（0V)。更甚者，資料驅動器之電阻器串200係設定將 高位準電源電壓VDD及低電位側電源電壓VSS供給至電 阻器串200之兩端，藉以施加5 " A之電流。除外，電源 電壓VDD及VSS係分別設定在6V及0V。 第2 1圖示出在上述條件下包含預先充電期間之輸出期 間之模擬結果。第2 1圖係示出當電阻器串200上產生之 位準電壓藉選擇電路300而自0V切換至4V時電容性負 載之電壓之變化。 爲比較起見，第2 1圖示出輸出級之組態與第1 9圖者不 同之驅動電路之電壓波形。第3圖之驅動電路之模擬係使 用第20圖在與第1 9圖之驅動電路者相同之條件下進行， 及第20圖所示之輸出電路i 〇之開關係用作爲第3圖之開 關90 1以執行相同之控制。 於第2 1圖上，示出第3圖之驅動電路執行驅動時形成 之電壓波形C，及第20圖所示之輸出電路作爲第19圖之 -68- 518553 五、發明説明（67 ) 輸出級1 00以執行驅動時形成之電壓波形D。 如第2 1圖所示，當被第3圖之輸出電路驅動時於2 // S 之前半（預先充電期間），電壓能藉NMOS電晶體902之源 極隨耦器（source follower)動作而被高速地驅動至接近 2.5V。但是，源極隨耦器動作僅能將電壓驅動至低於選定 之等級電壓約一個臨界電壓之電壓。因此，在2 // S之後 半，開關901導通俾直接從電阻器串200供給電流以提供 驅動之需之電流。 於第3圖之驅動電路上，電阻器串200需以約相差一電 晶體之臨界電壓以行驅動。因於上述模擬條件下，電流供 給能力是低了些，故在預先充電期間過後只能緩慢地達到 選定之電壓（4V)，結果導致慢速之驅動。 其間，若是藉第19圖之驅動電路（含有第20圖之驅動 電路作爲輸出級）驅動時則得出電壓波形D，電壓係快速 地被提昇至約4 V，此之電壓係在2 // S之預先充電期間預 先充電/預先放電電路20選定之位準電壓。因此，過了預 先充電期間後即使電阻器串之電流供給能力，但仍能以高 電壓精確度容易驅動選定之等級電壓，進而達成高速驅動。 另外，於第20圖之組態上，只有第1差動電路21及第 1輸出級30在預先充電期間動作，預先充電/預先放電電 路2 0具有總計爲1 // A相當小之電流，及預先充電期間短 。因此，預先充電/預先放電電路20之動作消耗相當小之 功率。 第1 9圖所示之驅動電路（含有第20圖之驅動電路作爲 -69- 518553 五、發明説明（68 ) 輸出級100)之功率消耗係包括電流在電阻器串200上之功 率消耗，於預先充電/預先放電電路20上之空載電流之功 率消耗，及電容性負載之預先充電/預先放電功率。 因能降低電阻器串200及預先充電/預先放電電路20之 功率消耗，故第20圖之驅動電路（含有第8圖之驅動電路 作爲輸出級）能達成低功率消耗。 除外，於第3圖之驅動電路上，爲了獲得與第20圖之 驅動電路（含有第8圖之驅動電路作爲輸出級1 00)相同之 驅動速度，需要大幅地提昇施加於電阻器串200之電流， 進而導致極木之功率消耗。 因此，第1 9圖之驅動電路（含有第20圖之驅動電路作 爲輸出級100)能達成比第3圖之驅動電路者快之驅動，且 具有非常小之功率消耗。 第21圖係示出變化至較高電壓之情形（含有預先充電期 間之輸出期間）。若係改變至較低電壓之情形（含有預先充 電期間之輸出期間）也是一樣，第20圖之驅動電路（含有第 8圖之驅動電路作爲輸出級1 〇〇之驅動電路）能提供高速驅 動。另外，也能藉依第1 2圖之驅動方法之動作獲得相同 之效果。 上面之說明係討論第1 9圖所示之驅動電路（含有第20 圖之驅動電路作爲輸出級1 〇〇)之高速驅動及低功率消耗。 另外，由於電阻器串200係直接輸出電壓，故能獲得高電 壓精確度。 再者，第20圖之預先充電/預先放電電路20僅需預先 -70- 518553 五、發明説明（69 ) 充電/預先放電至接近選定之電壓。因此，無需嚴苛之設 計，能設計出最小尺寸之電流鏡對電路及差動電晶體對， 藉以減少電路所需之佔用面積。 另外，當電晶體之臨電壓略有變動時被預先充電/預先 放電電路20驅動之電壓則稍微從所需電壓移動。但是， 藉電阻益串200之直接輸出’能獲得局電壓精確度。 因此，藉使用第20圖之驅動電路作爲第1 9圖之輸出級 1 0 0，即使在臨界電壓略有變動之過程上，仍能夠實現高 精確度電壓輸出，高速驅動及低功率消耗。 再者，第16圖之第1輸出電路i〇A及第2輸出電路 10B使用與第20圖之輸出電路者相同之CM0S開關以執 行與第17A及17B或第18A至18C圖者相同之驅動方法 之情形，能獲得與第1 9圖之驅動電路（含有第20圖之驅 動電路作爲輸出電路1 00)相同之效果。 第22圖係示出第1 9圖之輸出級1 〇〇之另外例子。 參照第22圖，於本例上，輸出電路1〇係與第2〇圖者 相同由相同之CMOS開關（1Π，11 2)及倒反器11〇所構成。 輸出電路1 〇能受動作控制信號之控制而執行動作及不動 作。 本例上，第22圖之組態係使用於第1 9圖之組態上之輸 出級1 〇〇，及第22圖之驅動電路係依第1 2圖之驅動方法 動作。這種情形’獲得如第2 1圖之電壓波形D之相同模 擬結果。另外，模擬條件係與第1例者相同，及差動電路 23 ’第1輸出級30，及第2輸出級40之定電流電路215 -71- 五、發明説明（70 ) ，321及421之電流皆爲0.5// A。 如此，於預先充電/預先放電期間，預先充電/預先放電 電路20具有1 v A之足夠空載電流，此空載電流係爲差動 電路23及第1輸出級30之總合。 第20及22圖之預先充電/預先放電電路20係以相同方 式動作。因此，於與第22圖相同構成之驅動電路1 9上也 能與第1 9圖之驅動電路一樣實現高精確度輸出，高速驅 動及低功率消耗，第1 9圖之驅動電路之構成係與第20圖 者相同。 本發明之驅動電路也能應用於典型之驅動電路。當使用 傳統之驅動電路作爲本發明之輸出電路時能改善有關低功 率消耗或高速驅動上之性能。第23圖係爲示出特定例之 圖。 第23圖示出第8圖所示之驅動電路之例，於此驅動電 路上，輸出電路10係由運算放大器120(電壓隨耦器 )(v〇ltage follower)及用於導通/截斷運算放大器120輸出 至輸出端子2之輸出之開關所組成。第23圖所示之輸出 電路10係適用於第19圖之輸出級100。 再者，即使係爲與第1 9圖者不同之驅動電路，只要驅 動電路施加多位準電壓至輸入端子1，仍能使用第23圖之 組態。 本例係示出當第23圖之驅動電路依第11A及11B圖之 驅動方法動作時之模擬結果。於第23圖之驅動電路之模 擬上，動作預先充電/預先放電電路20所需之預先充電/預 -72- 518553 五、發明説明（71 ) 先放電期間係爲5 // S，及開關1 2 1於預先充電/預先放電 期間係截斷俾中斷運算放大器之輸出。 當運算放大器120頻繁地在動作及不動作之間切換時運 算放大器120之輸出不穩定及功率消耗增大。因此，運算 放大器120在預先充電/預先放電期間也動作。 俟過了預先充電/預先放電期間後開關121即導通，進 而運算放大器120以高電壓精確度進行驅動。除外，運算 放大器120之空載電流係約爲10/z A，而預先充電/預先放 電電路20之定電流電路215，225，321及421皆設定爲 0.3 μ A之相當小電流。 100PF電容器元件係經10ΚΩ之電阻器元件接至輸出端 子2，及電容器元件之另一端係接地（GND)(0V)。除外， 電源電壓VDD及VSS係分別設定爲5V及0V。 第24圖係爲示出在上述條件下，包括預先充電期間之

輸出期間之模擬結果之圖。第24圖示出當電壓Vin從0V 變化到4.9V時電容性負載之電壓變化。爲比較起見，第 24圖亦示未具有預先充電/預先放電電路20及開關121， 僅由運算放大器1 20執行驅動時得出之電壓波形。電壓波 形A係僅由運算放大器120執行驅動時得出者，而電壓波 形B係由第23圖之驅動電路執行驅動時得出者。 ' 第24圖示出藉預先充電/預先放電電路20大幅地改善 驅動速度。這是因相較於具有相位補償裝置之運算放大器 ·*% ，預先充電/預先放電電路20對輸出電壓Vout之變動作 出快速響應之故。 -73- 518553 五、發明説明（72 ) 更甚者，施加於金20之定電流電路之電流低且預先充 電期間短，預先充電/預先放電電路20之動作之功率消耗 之增加逐變成非常小。 因此，第23圖之驅動電路之功率消耗實質上係與僅由 運算放大器120執行驅動時之功率消耗相同。 另外，當僅藉運算放大器120欲達成與第23圖之驅動 電路者相同之驅動速度時需要充份地增加空載電流，進而 大幅地增加功率消耗。 第24圖僅示出變動至較高電壓之情形（含有預先充電期 間之輸出期間）。如果係變動至較低電壓之情形（含有預先 充電期間之輸出期間）也是一樣，第23圖之驅動電路能達 成高速驅動。再者，依第1 2圖之驅動方法之動作亦能獲 得相同之效果。 上述之說明證明相較於僅由運算放大器本身之動作，第 23圖之驅動電路能達成高速驅動或低功率消耗。 再者，當運算放大器120及與第23圖者相同之開關121 使用於第1輸出電路1 〇A及第2輸出電路1 0B時係藉第 17A及17B圖或18A至18C圖之方法執行驅動。 第25圖係爲示出第23圖所示之組態之另外例之圖。 第25圖係示出第10圖所示輸出電路之例。如第23圖 ，輸出電路1 〇係由運算放大器1 20及開關組成。 本例上，當第25圖之驅動電路藉第1 2圖之驅動方法動 作時也是獲得與第24圖之電壓波形B相同之模擬結果。 另外，模擬條件係與第23圖者相同，及預先充電/預先放 -74- 518553 五、發明説明（73 ) 電電路20之定電流電路215，321，及421皆設定爲0.5 // A。 因此，預先充電/預先放電電路在預先充電/預先放電期 間具有差動電路23及第1輸出級30總合爲1 // A之相當 小之空載電流。 於第25圖上，預先充電/預先放電電路20係執行與第 23圖之預先充電/預先放電電路20者相同之動作。因此， 於第.25圖之驅動電路上，相較於僅由一只運算放大器驅 動者，也能達成高速驅動或低功率消耗。 上面之敘述討論了依主動矩陣驅動方法動作之液晶顯示 器裝置之驅動電路。敘述之電路係爲具有電容性負載之驅 動電路之代表例，但本發明亦適用於具有非液晶顯示器裝 置之任意負載之驅動電路。 如上述，依本發明之預先充電/預先放電電路，接至輸 出端子之電容性負載藉由充電裝置及第1定電流電路組成 之第1輸出級，由放電裝置及第2定電流電路組成之第2 輸出級，及第1和第2差動電路，能以高速被驅動至接近 所需電壓。 更甚者，若係爲具有運算放大器之驅動電路之情形時則 設有相位補償電容器以維持穩定之動作及需要大空載電流 俾以足夠速度充電/放電相位補償電容器。但於本發明之 預先充電/預先放電電路上未設置諸如相位補償電容器之 相位補償裝置。藉這種配置，無需對相位補償電容器執行 充電/放電，逐能充份地降低空載電流。 -75- 518553 五、發明説明（74 ) 再者，於本發明之預先充電/預先放電電路上，因無設 置相位補償電容器，故能以些許之空載電流立即改變電晶 體之閘極電壓。如此，相較於含有諸如運算放大器之相位 補償電容器之驅動電路，能進行高速之動作。 另一方面，於回授之結構上，因無相位補償電容器，故 不可能產生振盪，進而能提供穩定之輸出。 因此，於本發明之預先充電/預先放電電路上設置包含 具有充電功能之第1定電流電路及充電裝置之第1輸出級 ’及包含具有放電功能之第2定電流電路及放電裝置之第 2輸出級。 另外，執行控制使第1輸出級和第2輸出級不會同時動 作，亦即一個輸出級動作時另一個輸出級即不動作。 當第1輸出級動作時則藉充電裝置進行高速充電。當具 有放電功能之第1定電流電路之電流値設定爲相當低値時 即使產生振盪，此振盪亦能降低到接近所需電壓之低位準。 另外，當第2輸出級動作時放電裝置則提供快速之放電。 當具有充電功能之第2定電流電路之電流値充份地減少時 即產生振盪，此振盪亦能降低到接近所需電壓之低位準。 因此，縱使電容性負載之電容量相當小，但能在所需電 壓附近進行驅動。 再者，於本發明之預先充電/預先放電電路上，差動電 路，第1輸出級，及第2輸出級皆設有定電流電路（本發 明之第3特徵）。藉這些定電流電路控制預先充電/預先放 電電路，且定電流電路之電流相當低，從而達成低功率消 -76- 五、發明説明（75 ) 耗。 除外，如上述，縱使空載電流減少到非常低也能進行高 速動作。再者，差動電路，第1輸出級及第2輸出級皆設 有用於中斷空載電流之開關，這些開關可被動作控制信號 截斷以停止預先充電/預先放電電路。 再者，預先充電/預先放電電路能頻繁地進行快速之動 作及不動作之切換，且在動作及不動作間之切換不會增加 功率消耗。 如上述，本發明之預.先充電/預先放電電路能藉上述特 徵實現高速驅動至所需電壓附近及具有低功率消耗。 因此，依本發明之預先充電/預先放電電路，能夠充份 地降低充電/放電功率及阻止因預先充電及/預先放電造成 之驅動速度之降低。縱使預先充電/預先放電電路之空載 電流減少仍能達成高速動作。 更甚者，依本發明能組合具有低功率消耗之電流供給能 力之輸出電路，在輸出期間之前半，藉預先充電/預先放 電電路將電壓驅動至接近所需電壓，而於輸出期間之後半 ’藉輸出電路以高電壓精確度將電壓驅動至所需電壓。因 此，能實現高精確度輸出，高速驅動，及低功率消耗。 下文將探討含有本發明之預先充電/預先放電電路及輸 出電路之驅動電路。因預先充電/預先放電電路能執行高 速驅動至所需電壓附近，故藉組合能輸出高精確度電壓之 輸出電路而實現以高精確度，高速，及低功率消耗輸出電 壓之驅動電路。 -77- 518553 五、發明説明（76 ) 在任意之輸出期間，在輸出期間之前半設有預先充電/ 預先放電期間以將電容性負載驅動至所需電壓，預先充電 /預先放電電路係在預先充電/預先放電期間動作以快速驅 動電壓接近所需電壓。預先充電/預先放電電路在輸出期 間之後半則停止動作（不動作狀態），而藉輸出電路之動作 以高電壓精確度將電壓驅動至所需電壓。 除外，於預先充電/預先放電電路上，第1輸出級之高 速充電動作及第2輸出級之高速放電動作不同時進行。因 此，預先充電/預先放電期間可進一步分成兩個階段以提 供第1輸出級動作所需之預先充電期間及第2輸出級動作 所需之預先放電期間。 再者，在預先充電/預先放電電路動作所需之輸出期間 之前半，輸出電路係依電路特性而動作或不動作。輸出電 路也可暫時中斷電容性負載之驅動，而非停止動作。 藉上述之驅動，只要能輸出高精確度之電壓具有降低電 流供給能力之驅動電路皆適用於作爲輸出電路。 如上述，依本發明之驅動電路，能解決前述以往之驅動 電路之問題，且實現以高電壓精確度之高速驅動及低功率 消耗。例如，藉將本發明應用於直接從電阻器串供給電荷 以驅動資料線之驅動電路，縱使電阻器串之電流充份地減 小，仍能實現具有高電壓精確度之高速驅動及低功率消耗 。另外，在應用上，藉使用運算放大器作爲輸出電路，能 改善速度但不會增加運算放大器之空載電流。 符號之說明 -78- 518553 五、發明説明（77 ) 10 輸出電路 21 第1差動電路 22 第2差動電路 30 第1輸出級 31 充電裝置 32 第 1定電流電路 40 第2輸出級 41 放電裝置 42 第2定電流電路 110 倒反器 1 12 CMOS開關 120 運算放大器 121 開關^ 200 電阻器串 300 選擇電路 1000 液晶顯示器裝置 1010 液晶驅動裝置 1011 控制電路 1012 驅動電路 1013 共通電極電壓產生電路 1020 液晶盤 1021 薄膜電晶體基板 -79-

Claims (1)

1. 518553 六、申請專利範圍 1· 一種預先充電/預先放電電路，其包括： 第1輸出級’其係受第1動作控制信號之控制，並包 含具有放電功能之第1定電流電路及充電裝置； 第2輸出級，其係受第2動作控制信號之控制，並包 含具有充電功能之第2定電流電路及放電裝置； 至少一個單一差動電路，其係受第3動作控制信號之 控制，並包含至少兩個輸入端子及接至第1輸出級和第 2輸出級之輸入端子之一個輸出端子；及 一個輸出端子，其係接至第1輸出級及第2輸出級之 輸出端子。 2. 如申請專利範圍第1項之預先充電/預先放電電路，其.中 該第1輸出級，該第2輸出級，及該差動電路係分別響 應該第1動作控制信號，該第2動作控制信號及該第3 動作控制信號而動作，並含有多數用於中斷施加於其上 之電流之開關。 3. 如申請專利範圍第1項之預先充電/預先放電電路，其中 另包含用於產生該第1動作控制信號，該第2動作控制 信號，及該第3動作控制信號之控制信號產生電路。 4. 如申請專利範圍第1項之預先充電/預先放電電路，其中 該差動電路係依該預先充電/預先放電電路之輸入電壓 與輸出電壓間之電壓差動作，該輸入電壓係輸入該差動 電路之第1輸入端子，該輸出電壓係從該預先充電/預先 放電電路輸出，而該輸出電壓亦輸入該差動電路之第2 輸入端子。 ----— _-80-_ 518553 六、申請專利範圍 5·如申請專利範圍第1項之預先充電/預先放電電路，其中 該差動電路包含至少一個定電流電路，且施加於該差動 電路之電流係完全受該定電流電路之控制。 6·如申請專利範圍第1項之預先充電/預先放電電路j，其中 分別藉該第1及第2動作控制信號而動作之該第1輸出 級及該第2輸出級不會同時動作，亦即一個輸出級動作 時另一個輸出級則停止。 7.如申請專利範圍第6項之預先充電/預先放電電路，其中 當在該預先充電/預先放電電路動作時之預先充電/預先 放電期間，在該預先充電/預先放電期間之前半，該第1 輸出級及該第2輸出級兩者中至少之一動作，而另一輸 出級則在該預先充電/預先放電期間之後半動作。 8·如申請專利範圍第1項之預先充電/預先放電電路，其中 無設置相位補償裝置。 9. 一種驅動電路，其包括： 輸出電路，其係用於響應輸入電壓輸出輸出電壓至驅 動用輸出端子；及 預先充電/預先放電電路，其係用於響應該輸入電壓驅 動該驅動用輸出端子，而 該預先充電/預先放電電路包括： 第1輸出級，其係受第丨動作控制信號之控制，並包 含具有放電功能之第1定電流電路及充電裝置； 第2輸出級，其係受第2動作控制信號之控制，並包 含具有充電功能之第2定電流電路及放電裝置；及 -----81 - 六、申請專利範圍 至少一個單一差動電路，其係受第3動作控制信號之 控制，並包含至少一個用於接收該輸入電壓之單一輸入 端子及接至該第1輸出級和該第2輸出級之輸入端子之 輸出端子， 該第1輸出級及該第2輸出級之輸出端子，係共通地 接至該驅動用輸出端子。 1 〇.如申請專利範圍第9項之驅動電路，其中該輸出電路係 受第4動作控制信號之控制。 1 1 ·如申請專利範圍第9項之驅動電路，其中該預先充電/ 預先放電電路之該第1輸出級，該第2輸出級，及該差 動電路係分別響應該第1動作控制信號，該第2動作控 制信號，及該第3動作控制信號而動作，並含有多數用 於中斷施加於其上之開關。 1 2 ·如申請專利範圍第9項之驅動電路，其中該差動電路係 依δ亥預先充電/預先放電電路之輸入電壓與輸出電壓間 之電壓差而動作，該輸入電壓係輸入該差動電路之第1 輸入端子’該輸出電壓係從該預先充電/預先放電電路輸 出’而該輸出電壓亦輸入該差動電路之第2輸入端子。 1 3.如申請專利範圍第9項之驅動電路，其中該差動電路包 含至少一個定電流電路，且施加於該差動電路之電流係 完全受該定電流電路之控制。 1 4 ·如申請專利範圍第9項之驅動電路，其中分別被該第1 及第2動作控制信號控制之該第1輸出級及該第2輸出 級不會同時動作，亦即一個輸出級動作時另一個輸出級 ------ -82- 518553 々、申請專利範圍 即停止動作。 15.如申請專利範圍第9項之驅動電路，其中另包含用於產 生該第1至第3動作控制信號之控制信號產生電路。 1 6.如申請專利範圍第10項之驅動電路，其中另包含用於 產生該第1至第4動作控制信號之控制信號產生電路。 17.如申請專利範圍第9項之驅動電路，其中在輸出所需電 壓至該驅動用輸出端子時之輸出期間，至少該預先充電 /預先放電電路係在該輸出期間之前半動作，而在該輸出 期間之後半僅有該輸出電路動作。 | 1 8.如申請專利範圍第1〇項之驅動電路，其中在該第1至 第4動作控制信號執行控制，及輸出所需電壓至該驅動 用輸出端子之輸出期間，至少該預先充電/預先放電電路 係在該輸出期間之前半動作而於該輸出期間之後半只 有該輸出電路動作。 19. 如申請專利範圍第13項之驅動電路，其中在該預先充 電/預先放電電路在該輸出期間之前半動作之預先充電/ 預先放電期間，至少該第1輸出級及第2輸出級兩者中 之至少之一在該預先充電/預先放電期間之前半動作，而 另一個輸出級係在該預先充電/預先放電期間之後半動 作。 20. 如申請專利範圍第14項之驅動電路，其中另包含用於 產生該第1至第4動作控制信號之控制信號產生電路。 2 1 ·如申請專利範圍第9項之驅動電路，其中另包含用於產 生多數位準電壓之多位準電壓產生電路，及用於選擇該 —------83- 518553 六、申請專利範圍 多數位準電壓並供給這些電壓以作爲該輸出電路之輸 入電壓之裝置。 22·如申請專利範圍第1 6項之驅動電路，其中另包含用於 產生該第1至第3動作控制信號之控制信號產生電路。 23·如申請專利範圍第16項之驅動電路，其中該輸出電路 係受第4動作控制信號之控制。 24. 如申請專利範圍第1 8項之驅動電路，其中另包含用於 產生該第1至第4動作控制信號之控制信號產生電路。 25. —種驅動電路，其包括： 輸出電路，其係用於響應輸入電壓輸出輸出電壓至驅 動用輸出端子； 預先充電/預先放電電路，其係用於響應該輸入電壓驅 動該驅動用輸出端子； 多位準電壓產生電路，其係用於產生多數之位準電壓 •，及 用於選擇該多數之位準電壓並供給這些電壓以作爲 該輸出電路之輸入電壓之裝置，而 該預先充電/預先放電電路包括： 第1輸出級，其係受第1動作控制信號之控制，並包 含具有放電功能之第1定電流電路及充電裝置； 第2輸出級，其係受第2動作控制信號之控制，並包 含具有充電功能之第2定電流電路及放電裝置；及 至少一個單一之差動電路，其係受第3動作控制信號 之控制，並包含至少一個用於接收該輸入電壓之單一輸入 _ - Μ - _ 518553 六、申請專利範圍 端子及接至該第1輸出級和該第2輸出級之輸入端子之 輸出端子， 該第1輸出級及該第2輸出級之輸出端子，係共通地 接至該驅動用輸出端子。 26·如申請專利範圍第20項之驅動電路，其中該預先充電/ 預先放電電路之該第1輸出級，該第2輸出級及該差動 電路係分別響應該第1動作控制信號，該第2動作控制 信號’及該第3動作控制信號而動作，並含有多數用於 中斷施加於其上之電流之開關。 27·如申請專利範圍第20項之驅動電路，其中該差動電路 係依該預先充電/預先放電電路之輸入電壓與輸出電壓 之電壓差而動作，該輸入電壓係輸入該差動電路之第1 輸入端子，該輸出電壓係從該預先充電/預先放電電路輸 出，而該輸出電壓亦輸入該差動電路之第2輸入端子。 2 8 ·如申請專利範圍第2 0項之驅動電路，其中該差動電路 包含至少一個定電流電路，而施加於該差動電路之電流 係完全受該定電流電路之控制。 29.如申請專利範圍第20項之驅動電路，其中當分別藉該 第1及第2控制動作控制信號動作之該第丨輸出級及該 第2輸出級之一動作時另一輸出級則不動作，亦即該兩 輸出級不會同時動作。 3 0·如申請專利範圍第20項之驅動電路，其中該輸出電路 係受第4動作控制信號之控制。 另包含-於 31·如申請專利範圍第20項之驅動電路，其中 -85- 518553 々、申請專利範圍 產生該第1至第3動作控制信號之控制信號產生電路。 32.如申請專利範圍第21項之驅動電路，其中另包含用於 產生該第1至第4動作控制信號之控制信號產生電路。 33·如申請專利範圍第20項之驅動電路，其中在輸出所需 電壓至該驅動用輸出端子之輸出期間，該預先充電/預先 放電電路至少在該輸出期間之前半動作，而在該輸出期 間之後半僅有該輸出電路動作。 34. 如申請專利範圍第21項之驅動電路，其中在輸出期間 當該第1至第4動作控制信號執行控制時係輸出所需電 壓至該驅動用輸出端子，該預先充電/預先放電電路至少 在該輸出期間之前半動作，而在該輸出期間之後半只有 該輸出電路動作。 35. 如申請專利範圍第24項之驅動電路，其中在該預先充 電/預先放電電路於該輸出期間之前半動作之預先充電/ 預先放電期間，該第1輸出級或該第2輸出級至少在該 預先充電/預先放電期間之前半動作，而另外之輸出級則 在預先充電/預先放電期間之後半動作。 36. —種驅動電路，其中包含： 第1輸出電路，其係用於響應第1輸入電壓輸出第1 輸出電壓至第1驅動用輸出端子； 第2輸出電路，其係用於響應第2輸入電壓輸出第2 輸出電壓至第2驅動用輸出端子；及 預先充電/預先放電電路，其係用於響應該第1及第2 輸入電壓驅動該第1及第2驅動用輸出端子，而 -86- 518553 々、申請專利範圍 該預先充電/預先放電電路包括： 第1輸出級’其包含具有放電功能之第1定電流電路 及充電裝置； 第2輸出級’其包含具有充電功能之第2定電流電路 及放電裝置； 第1差動電路，其具有至少一個用於接收該第1輸入 電壓或該弟2輸入電壓之卓一輸入端子及接至該第1輸 出級之輸入端子之輸出端子；及 第2差動電路’其具有至少一個用於接收該第1輸入 電壓或該第2輸入電壓之單一輸入端子及接至該第2輸 出級之輸入端子之輸出端子； 該第1及該第2輸出級之輸出端子係接成共通後才接 至該第1或第2驅動用輸出端子， 該驅動電路另包括： 開關群，其係用於連接該第1和第2輸出電路，及該 第1差動電路和該第1輸出級或該第2差動電路和該第 2輸出級，並 在控制該第1及第2輸出電路，該開關群及輸出所 需電壓至該第1及第2驅動用輸出端子之輸出期間，該 預先充電/預先放電電路至少在該輸出期間之前半動作 ，而在該輸出期間之後半僅該兩輸出電路動作。 3 7.如申請專利範圍第26項之驅動電路，其中該第1及第2 輸出端子係從電阻器串之連接端子取出之多數電壓中選 出者，及 _ - 87 - 518553 六、申請專利範圍 該第1及第2輸出電路包含用於直接輸出該第丨及第 2輸入電壓或中斷該等電壓之開關。 38·如申請專利範圍第26項之驅動電路，其中該第1及第2 輸出電路皆包含運算放大器及用於中斷該運算放大器之 輸出之開關。 39·如申請專利範圍第26項之驅動電路，其中另包含用於 產生控制該第1和第2輸出級，該第1和第2差動電路 ，及該開關群所需之動作控制信號之裝置。 40·如申請專利範圍第26項之驅動電路，其中另包含用於 產生控制該第1和第2輸出電路，該第1和第2輸出級 ，該第1和第2差動電路，及該開關群所需之動作控制 信號之裝置。 41. 如申請專利範圍第26項之驅動電路，其中該第1及第2 差動電路係分別依該預先充電/預先放電電路之輸入電 壓與輸出電壓間之電壓差動作，該輸入電壓係輸入該第 1及第2差動電路之各個第1輸入端子，該輸出電壓係 從該預先充電/預先放電電路輸出，而該輸出電壓亦輸入 該第1及第2差動電路之各個第2輸入端子。 42. 如申請專利範圍第26項之驅動電路，其中，當該第1 輸出級及該第2輸出級之一分別藉該第1及第2動作控 制信號動作之際另一輸出級即停止動作。 4 3.如申請專利範圍第26項之驅動電路，其在該預先充電/ 預先放電電路於該輸出期間之前半動作之預先充電/預 先放電期間，該第1輸出級或第2輸出級至少在該預先 -- -— -R8 -__ 518553 ^、申請專利範圍 充電/預先放電期間之前半動作，而另一輸出級則在該預 先充電/預先放電期間之後半動作。 44· 一種驅動電路，其具有用於從輸入端子輸入輸入電壓以 驅動輸出端子之輸出電路，及用於預先充電/預先放電該 輸出端子之預先充電/預先放電電路， 其中該預先充電/預先放電電路包括： 第1及第2差動電路，其係用於從該輸入端子差動地 輸入輸入信號電壓及從該輸出端子輸出輸出信號電壓； 第1輸出級，其包含第1導電型電晶體，該第1導電 型電晶體具有接至要被導通及截斷之第1差動電路之輸 出電壓之控制端子，及具有，當導通時，藉該輸出電壓 施加並被控制以從高電位側電源充電輸出端子之電流； 串聯在高電位側電源與輸出端子間之第1開關，該第1 開關係受動作控制信號之導通-截斷控制；第1定電流電 源電路，其係從輸出端子對低電位側電源進行放電；及 第2開關’其係受動作控制信號之導通-截斷控制並串聯 於該輸出端子與低電位側電源之間；及 第2輸出級，其包含第2導電型電晶體，該第2導電 型電日日體具有接至要被導通及截斷之第2差動電路之輸 出電壓之控制端子，及具有當導通時藉該輸出電壓施加 並被控制從該輸出端子對該低電位側電源進行放電之電 流；串聯於低電位側電源與該控制端子間之第3開關， 該第3開關係受動作控制信號之導通-截斷控制；第2定 電流電路’其係從該高電位側電源對該輸出端子充電； _____-89- 518553 六、申請專利範圍 及第4開關，其係動作控制信號之導通-截斷控制，並串 聯在該輸出端子與該高電位側電源之間。 4 5 ·如申請專利範圍第3 1項之驅動電路，其中該第1及第2 差動電路差動地輸入該輸入端子及該輸出端子之信號電 壓，並含有極性相反之第1及第2差動對電晶體，接至 該第1及第2差動對電晶體之第1及第2負載電路，供 給電流至該第1及第2差動對電晶體之第1及第2定電 流電源，及 第5和第6開關，此兩開關係根據該動作控制信號執 丫了通路上之導通-截斷控制’該通路係從該第1及第2定 電流電源供給定電流至該第1及第2差動對電晶體。 46.—種驅動電路，其具有用於從輸入端子輸入輸入電壓以 驅動輸出端子之輸出電路，及用於預先充電/預先放電該 輸出端子之預先充電/預先放電電路， 其中該預先充電/預先放電電路包含： 第1及第2差動電路，其係差動地輸入來自該輸入端 子之輸入信號電壓及該輸出端子之輸出信號電壓； 第1輸出級，其包含第1導電型電晶體，該第1導電 型電晶體具有接至要被導通-截斷控制之該第1差動電 路之第1輸出電壓之控制端子，及具有當導通時藉該輸 出電壓施加並被控制以從高電位側電源充電該輸出端子 之電流；串聯在該高電位側電源與該輸出端子間之第1 開關，該第1開關係受動作控制信號之導通-截斷控制； 第1定電流電路，其係從該輸出端子對該低電位側電源 -90- 518553 六、申請專利範圍 放電；及第2開關，其係受該動作控制信號之導通-截斷 控制，並串聯於該輸出端子與該低電位側電源之間；及 第2輸出級，其包含第2導電型電晶體，該第2導電 型電晶體具有接至要被導通及截斷之該第2差動電路之 第2輸出電壓之控制端子，及具有當導通時藉該第2輸 出電壓施加並被控制以從該輸出端子對該低電位側電源 放電之電流；串聯在該低電位側電源與該輸出端子間之 第3開關，該第3開關係受動作控制信號之導通-截斷控 制；第2定電流電路，其係從該高電位側電源充電該輸 出端子；及第4開關，其係受該動作控制信號之導通_ 截斷控制，並串聯於該輸出端子與該高電位側電源之間。 47·如申請專利範圍第33項之驅動電路，其中該第1差動 電路包含用於差動地輸入該輸入端子及該輸出端子之電 壓之差動對電晶體，該差動對電晶體之負載電路，用於 供給定電流至該差動對電晶體之定電流電路，及用於根 據該動作控制信號對通路進行導通-截斷控制之第5開 關’該通路係從該定電流電源供給定電流至該差動對電 晶體。 48.如申請專利範圍第34項之驅動電路，其中該第2差動 電路包含用於差動地輸入該輸入端子及該輸出端子之電 壓之差動對電晶體，該差動對電晶體之負載電路，用於 供給電流至該差動對電晶體之定電流電源，及用於根據 該動作控制信號對通路執行導通-截斷控制之第6開關， 該通路係從該定電流電源供給定電流至該差動對電晶體。 _ -91 - 518553 々、申請專利範圍 49. 如申請專利範圍第35項之驅動電路，其中在提昇該輸 ， 出端子之輸出電壓之預先充電期間，該第1差動電路之 該第5開關及該第1輸出級之該第1和第2開關係導通 ，該輸出電路係截斷，俟過了預先充電期間後，該第1 差動電路之該第5開關及該第1輸出級之第1及第2開 關係截斷，該輸出電路則導通，及 在降低該輸出端子之輸出電壓之預先放電期間，該第 1差動電路之該第6開關及該第2輸出級之該第3和第4 開關係導通，而該輸出電路係截斷，俟過了預先放電期 間後，該第1差動電路之該第6開關及該第2輸出級之 該第3和第4開關係截斷，而該輸出電路則導通。 50. 如申請專利範圍第35項之驅動電路，其中該第1差動 電路之該第5開關及該第1輸出級之該第1和第2開關 在該輸入端子之預先充電期間係導通，而在該預先充電 期間後之預先放電期間，該第1差動電路之該第5開關 及該第1輸出級之該第1和第2開關係截斷及該第2差 動電路之該第6開關及該第2輸出級之第3和第4開關 係導通，及 俟過了預先放電期間後，該第2差動電路之該第6開 關，及該第2輸出級之該第3和第4開關係截斷，而該 輸出電路則導通。 51. 如申請專利範圍第33項之驅動電路，其中在提昇該輸 出端子之輸出電壓時之預先充電期間，該第1差動電路 之該等開關及該第1輸出級之該第1和第2開關係導通， ---------- QO .__ 518553 六、申請專利範圍 該輸出電路係截斷，俟過了預先充電期間後，該第1差 動電路之該等開關及該第1輸出級之該第1和第2開關 係截斷，而該輸出電路係導通，及

   在降低該輸出端子之輸出電壓時之預先放電期間，該 第1差動電路之該等開關及該第2輸出級之該第3和第 4開關係導通，該輸出電路係截斷，俟過了預先放電期 間後，該第1差動電路之該等開關及該第2輸出級之該 第3和第4開關係截斷，而該輸出電路則導通。 52.如申請專利範圍第33項之驅動電路，其中該第1差動 電路之該等開關及該第1輸出級之該第1和第2開關在 該輸出端子之預先充電期間係導通，而在該預先充電期 間後之該輸出端子之預先放電期間，該第1輸出級之該 第1和第2開關係截斷，該第2輸出級之該第3和第4 開關係導通，及 >

   俟過了該預先放電期間後，該第1差動電路之該等開 關及該第2輸出級之該第3和第4開關係截斷，及該輸 出電路係導通。 ~ 5 3 .如申g靑專利軔圍弟9項之驅動電路，其中該輸出電路連 接該輸入端子且含有受該動作控制信號之導通-截斷控 制之傳輸閘。 5 4.如申請專利範圍第9項之驅動電路，其中該輸出電路包 含具有接至非倒反輸入端子之該輸入端子及接至倒反輸 入端子之輸出端子以作爲電壓隨耦器之運算放大器，及 連接該運算放大器之輸出端子之傳輸閘，以輸出端子 _-93 - 518553 六、申請專利範圍 含有受該動作控制信號之導通-截斷控制之開關之傳輸 閘。 、 55.如申請專利範圍第9項之驅動電路，其中驅動連接至該 輸出端子之電容性負載。 5 6. —種液晶顯示器裝置，其中該液晶顯示器裝置之驅動電 路含有申請專利範圍第9項之該驅動電路。 57.—種液晶顯示器裝置，其中該液晶顯示器裝置之驅動電 路含有申請專利範圍第20項之該驅動電路。 5 8. —種液晶顯示器裝置，其中該液晶顯示器裝置之驅動電 路含有申請專利範圍第26項之該驅動電路。 5 9.—種液晶顯示器裝置，其中該液晶顯示器裝置之驅動電 路含有申請專利範圍第3 1項之該驅動電路。 60.—種液晶顯示器裝置，其中該液晶顯示器裝置之驅動電 路含有申請專利範圍第33項之該驅動電路。 QA -