TW512341B - A self-refresh on-chip voltage generator - Google Patents

A self-refresh on-chip voltage generator Download PDF

Info

Publication number
TW512341B
TW512341B TW090115431A TW90115431A TW512341B TW 512341 B TW512341 B TW 512341B TW 090115431 A TW090115431 A TW 090115431A TW 90115431 A TW90115431 A TW 90115431A TW 512341 B TW512341 B TW 512341B
Authority
TW
Taiwan
Prior art keywords
voltage
level
patent application
generator
sampling
Prior art date
Application number
TW090115431A
Other languages
English (en)
Inventor
Louis Lu-Chen Hsu
Li-Kong Wang
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW512341B publication Critical patent/TW512341B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Description

A7
道鱗=如動態隨機存取記憶體（DRAM)之類的半 :;二Γ:用供電系、统’具體地說，涉及用於降低晶片 曰: 斋在非有效模式（non-actlve mode)期間的功率的 士（ on-chlP)自動更新電壓發生系統和方法。 /吊’所有的晶片上電壓產生器必須保持有效，甚至在 '用或休眠模式期間，以便使_些電壓電平（1⑽1)在這些模 式期間保持在能保證—定操作的電平上。此外，在晶片重 新開始正常操作時，所有的電壓電平必須立刻為正常操作 率備就緒。為此，晶片上電壓產生器設計成具有有效和備 用兩種％壓產生器’’有效電壓產生器在有效模式期間使 而備用私壓產生器在開機後保持恒接通，以防止由於 =何機理的電荷&漏引起的電壓降落。在半導體晶片内， 只見備用私壓產生态有許多缺點。例如：工）備用電壓產生 器需要佔用額外的晶片面積；2)備用電壓產生器消耗 率，例如一個體反向偏壓（vbb)備用泵要消耗15μΑ;以及3) 在有效模式期間，備用電壓產生器既弱又慢，因此並不很 有用或有效。 在美國專利Ν〇.5,337,284中揭示了一種用來降低功率消耗 的典型系統，這個專利的目的是在一個積體電路内實現一 個發生一些在低功率應用中使用的高電壓的系統。具體地 說，美國專利No.5,33入284的目的是實現一種包括一個備用 泵和幾個有效泵的電壓泵（充電泵）。在備用工作模式期 間，只留用備用泵，以便節省功率。美國專利N〇 5,337,284 的一個顯著特徵是實現一個不需要自激振盪器的自計時時 512341 五 、發明説明（ 鐘電路。 另些現有技術的晶片上功率降低萃@ 6 N〇5 刀手卩牛低系統包括美國專利 .5，189,316 、美國專利 N〇 N0.5,3 15,557。 ，951 和吴國專利 ==利紀，189,316針對的是—種降壓發生系統，這種 …括將一個外部供電電壓電平(例如VeXt)逐步降低到 個低於這個供雷兩厭兩正AA 一、 供"*私壓私千的内邵電平（例如Vlnt)的裝 。在吴國專利No.M89,3；^中，在備用期間，vint產生哭 關斷，而vlnt供電線連接到VextJ：，以節省功率。這財 法的:個明顯缺點是備用時閘氧化層將受到較大的應力， 裝 可，導致這種電路需要一些厚氧化物器件，從而將使電路 性能下降。另一個缺點是在備用期間由於使用較高的電壓 供電還會有較高的閾值和接合（Jun〇ti〇n)洩漏。 美國專利Νο·5,856,951針對的是一種在備用模式期間發生 一個降低了的Vlnt和提高了的電源電壓Vs〆通常是接地電 位）的系統，以降低備用功率和洩漏。這種結構需要额外的 硬體來發生這樣的額外供電電平。然而，由於面積额外增 大，因此也許並不能保證在節約功率上有所獲益。 美國專利No·5,3 15,557揭示了與一種機構結合發生更新時 鐘脈衝的系統，在更新操作期間只禁用基片（substrate)偏壓 Vb b產生器’以節省功率。vb b功率發生電路消耗的電流只 在微安的範圍.内，因此對於節約功率來說並不明顯。
Ho-Jun Song的“降低DRAM備用電流的自停工時間檢測 ^ ( A Self-Off-Time Detector for Reducing Standby Current -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 512341 A7 . B7 五、發明説明（ ） 3 of DRAM” ，IEEE Journal of Solid-State Circuits，Vol. 32，No. 10，October 1997，pp 1535 - 1542 )揭示了 一種用來降低 DRAM電路内各種電壓產生器的備用電流的定時電路。在 這個參考文獻中，用了 一個嵌入的時間檢測器電路來估計 “停工時間（off-time)”間隔，即在第一操作周期内所監測 的在第一電平的供電電壓到達預先確定的第二電平所經過 的時間。這個嵌入的時間檢測器於是在這個停工時間間隔 終端和在備用期各後繼停工時間間隔終端啟動採樣和將監 測的供電電壓重新充到原來的第一電平，然而，這個嵌入 的時間檢測器電路是一個複雜電路，代價也大，即需要花 費較大的晶片面積和功率消耗，因為在第一周期的檢測操 作期間本身也消耗功率。 因此，非常希望能有一種晶片上自動更新電壓發生系統 和方法，可以在非有效模式期間降低所有晶片上電壓產生 器的功率，同時在半導體晶晶片上以最小功耗維持穩定的 電壓電平。由於D RAM記憶體設計具有不斷增進的對在降 低的功率電平下進行操作的要求，因此還非常希望能有一 種晶片上自動更新電壓發生系統可以以降低的功率消耗更 新DRAM記憶體的各個儲存單元。 本發明的目的是提供一種系統，可以控制在積體電路内 發生的内部供電電壓電平，而且可以在非有效模式期間降低 各晶片上電壓產生為的功率，以取小功耗在半導體晶晶片 上備用穩定的電壓電平。 本發明的另一個目的是提供一種晶片上自動更新電壓發 _- 6 -_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 生系統，可以以降低的功率消耗電平更新DRAM記憶體單 元。 本發明的又-個目的是提供—種晶片上自動更新電壓發 生系、先，可以利用現有的晶片上自動更新時鐘產生器執行 周期性的唤醒任務。 按照本發明的第—種情況，提供了—種控制在積體電路 内發生的内部供電電壓電平的系統和方法，這種系統包 括·一個提供一個供内部晶片上使用的電壓源、回應一個 低功率纟許信號I系統設置《一個低功率模式的電壓供電 產生器；以及一個限制裝置，所述限制裝置在低功^模2 ，間間歇地對内部電壓供電電平採樣，確定内部電壓供電 電平是否下降到低於一個預先確定的電壓基準電平，以及 在内部電壓供電電平下降到低於職確定的電壓基準電平 時啟動電壓供電產生器以增大内部電壓供電電平，而在電 壓供見電平恢復到所述預先確定的電壓基準電平時停止電 壓供電產生器工作’從而在系統低功率工作期間維持内部 發生的電壓電平。 更可取的是，間歇採樣周期可以按照内部晶片狀態、晶 片溫度以及晶片大小適當設計。 有盈的是’本發明的晶片上自動更新電壓發生系統可以 在任何半導體晶片（例如DRAM存儲電路）内實現，不兩 要備用電壓產生器以及有關的備用電路，因此減小了二 :肖耗和晶片面積。此外，這種電壓控制系統可以用於各個 能設置成一個節約功率的低功率或“休眠（sk旰），，模式 、發明説明（ 的2更新操作的有效電壓產生器。 '下說1力戶斤附申請專利範圍和附圖可以更好地.理 =明的設備和方法的其他特徵、情 附圖中： ^ ^— :1為例#照本發明的原理設計的晶片上自動更新電壓 發生系統1 〇的方框圖。 塊 圖 圖2為按照本發明的原理設計的DC電壓產生器的方 圖例7Γ 了 ‘照本發明發生的休眠允許（s LEN)和採樣時 ‘（SAMPLE)信號的定時關係； 圖4為按照本發明實現的採樣方案的操作流程圖； 圖5為例示按照本發明的原理設計的典型採樣時鐘發生電 路的詳細原理圖； 圖6為例示按照本發明的原理設計的dc電壓產生器的典 型限制電路的詳細原理圖； 的 一 圖7(a)-7(g)不出了涉及配置在Dc發生電路内的限制控 制電路的各個信號之間的定時關係； 號 信 圖8為例示在晶片休眠模式期間差分放大器輸入信 V_、Vref和供提升電壓產生器用的差分放大器輸出電壓 號之間的關係的典型定時圖；以及 片 圖9例示了減小多個晶片上電壓產生器的功率所用的晶 上自動更新電.壓發生系統500。 ^ 本發明是一種在休眠工作方式期間周期性地唤醒有效 壓產生器檢查電壓供電電平的電路體系結構和方法。如果 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） -8- 五 、發明説明（ 電平小於财目標電平，產生器的諸如充電系和調壓 為（限制器）之類的器件將被啟動，使電平恢復和再返回到休 眠挺式。這種措施的優點是省去了備用電壓產生器，降低 了備用硬體消耗的功率，從而減小了電路面積。當然，現 1的晶片上自動更新時鐘產生器可以用來發生執行唤醒任 務所用的信號。 圖1為按照本發明的原理設計的晶片上自動更新電壓發生 2統1〇的方塊圖。如圖！所示，自動更新電塵發生系統1〇包 二個主要部分：。溫度調整電路2〇 ; 2)直流電壓產生器 ，以及，〇)發生確足更新採樣率和持續時間的採樣時鐘 (SAMPLE)信號15的採樣產生器（定時電路）4〇。採樣信號 k至DC私壓產生裔30，控制對有效Dc電壓產生器在休 眠模切的供電電壓的採樣，如將要說明的那樣。Μ電壓 產生器的輸出（ν〇 ut)是一個電壓信號9 9。 圖3為按照本發明的原理設計的典型採樣時鐘發生電路40 的=細原理圖。在圖3所示這個典型實施财，採樣時鐘發 生電路40包括發生低頻脈衝輸出信號18〇的低頻振湯（基淮 時鐘產生器）電路5〇，計數電路6Q，以及脈衝產生器7〇，: 們協同發生採樣時鐘信號15。 圖5為典型基準時鐘產生器電路5〇的詳細原理圖，它包括 形成RC計時器的電阻器尺12〇和電容器ci3〇，以及差分放 ^器’即比較器150。在工作中，在節點135的電容器節點 私壓乂…迥過標示為PM〇s電晶體器件ιι〇的開關經電阻器 120无到一疋的電壓電平”吖。電壓電平由設計選 本紙張尺錢财_家辟X 297公釐 9- 五、發明説明（7 擇，為了說明起見可以設為10伏 出是低電平。蚨而上 比孕又斋150的輸 ⑽的輸出成衫：4電容器上充到電平V⑻時，比較器 170的作用，使電容\=後通過延遲鏈16G和反饋通路 編，器壓::通:―個標示為―器件 新的心一电是，電容器再充電，開始-個 :承週吊，要求有一定的採樣輸出脈衝寬度，這由 延遲反_鏈16〇 (最好有奇數個反相器）控制。在所示這 個典型貫施例中，基準時鐘產生器的輸出是-個低頻輸出 仏號18〇，例如脈衝寬度大約l2ns，脈衝周期為98⑻。 再來看圖2,計數電路6〇是在該技術領域内眾所周知的電 路，可以用來將脈衝周期擴大任何整數倍。例如，在叶數 f後的脈衝周期可以心98Gns，對於_個8位計數器來 发其中N : 4, 8，·..，128。最後，有一個脈衝產生器將計 數器輸出的脈衝變換成寬度大約為3〇 w，如圖7(b)所 不。熟悉這種技術的技術人員可以用其他方式發生採樣更 新時鐘。 也就是說，如圖7(b)所示，採樣時鐘發生電路4〇發生一 個採樣時鐘（SAMPLE)信號15，例如為—系列寬度大約3〇 ns、周期大約4.0// sec的窄脈衝。當然，可以按所需採樣 電路的類型，例如DRAM記憶體陣列的大小、所用技術的 洩漏、溫度等，改變脈衝的周期和寬度。例如，再來看圖 1，溫度調整電路20可以根據半導體晶片的溫度調整採樣間 隔。圖7(a)進一步例示了晶片上發生的休眠允許 (sleep—enable ’ SLEN)信號12和所發生的採樣時鐘 -10- B7 五、發明説明（8 (sample—ci〇ck，SAMPLE)的定時關係。 ^在再來看圖2 ’其中示出了按照本發明原理設計的Μ 兒壓屋生器30的詳細方塊圖。如圖2所示，d . ::物°、振堡器WO和充電栗4°。。如熟悉這:二 十丁胃所知，振盈以⑽和充電栗4GG聯合工作，提高電 ^平。在本發明的這個較佳實施例中，限制器綱、電壓 戈振盈㈣〇和充電泵彻監測在休眠模式時採樣時鐘脈衝周 I、月間在+導體晶片内提供的每個有效電壓發生電路輸出 的電壓電平，這個電壓電平在圖β標示為v〇ut信號Μ。 圖4為休眠模式期間晶片上電壓更新採樣方案8()的流程 圖。在呆一步驟82，發生採樣脈衝，啟動執行步驟以，監 測休眠模式期間DC電壓發生電路3Q(W 。在步驟 86 ’將監測電壓v〇ut與一個取決於具體dc電壓產生器的 ^ef包壓相比較。如果v〇ut大於Vref電壓，％電壓產生 态就回到休眠模式（步驟87) ’直到定時電路4〇(圖υ發 生下-個採樣時鐘脈衝（步驟88)。然而，如果在步驟Μ 確足v〇ut小於Vref電壓，就在步驟89啟動產生器的振盪器 和无。電泵電路’提高這個電壓，直到V0ut大於Vref，此時 產生器就返回到休眠模式。 圖6為典型的休眠模式自動更新電壓發生電路30的詳細原 理圖，__這個電路包括限制器2〇〇、振盪器3 00和充電泵 4〇〇，這些電路按照圖4所示流程圖進行工作。如圖6所示， 起初在正常工作（有效模式）期間，有效允許 (active—enable)信號12，高電平，限制器2 〇〇旁路掉更新 11 - 本紙浪尺度適财關家^^ 五、發明説明（9 把制k號。因此，產生哭的阳决丨口σ ,..0 ^ 生m的限制詻將一直導通，使差分放 大為299連績監測v〇ut信垆 、、口 、 'ϋ 對龟壓基準信號V r e f的情 "匕。也就是說，由於有效 b 口午七唬1 2 ’為高電平，N〇R閘 80和OR閘290導通’從而通過相應的電晶體282、⑽和 292/ 2 94 ’連續維持限制器的包括電壓監控和電壓充 篆操作的工作情況。4^ — 圖6所不’通過電晶體282，Vout經 串％的私阻备R 1、R2和R3分壓，節點2 U (在電阻器Μ和 ^之間）的電壓加到差分放大器的—個輸入端上。 即:占2 8 7的私壓與預先確定的Vref電壓相比較。如圖6進一 v 7Γ出的那^ ’在正常工作中，休眠允許s len } 2和採樣 寺& L號1 5保持在低電平’因此通過電晶體2q和2 2 〇迫使 節點222的電壓保持在高電平（例如，邏輯1)。這個電壓由 G括反相器2 6 0、2 7 0的鎖存電路鎖定，在節點2 2 5輸出一 個低電平電壓（例如，邏輯〇)。容易理解，節點225的邏輯〇 阻止電晶體285導通，因此防止了電阻器尺2被電晶體285的 汲-源連接旁路。這意味著在有效模式（正常工作）期間由於 R2的存在將v〇 ut保持在一個稍低於在休眠模式期間的電壓 上。也就是說’有意將v〇ut在休眠模式期間提高△ V (在 100 mv-200 mv的範圍内）。在採樣後，這個電壓電平必須 經得住戍漏’雖然它是浮動的。圖8示出了 v〇ut電壓和與
Vref比較的加在節點287上的分壓監測v〇ut電壓之間的關 係。如圖8所示，在節點287的監測V()ut電壓減小到Vref以 下時’差分放大器的輸出信號19接通振蓋器3〇〇，啟動充電 泵，使Vout電壓升高。 -12- 本紙張尺度適用中國國豕標準(CNS) A4規格(21〇 X 297公袭:） 512341 五、發明説明
% 兩如圖7(a)所不，晶片由於休眠允許信號slen 有效（高 %平）而進入休眠模式。由於有效模式與休眠模式是互斥 /的，因此有效允許信號12(低電平）無效，如圖7(e)所示。 攸圖7(b)和結合定時電路4〇所作的說明可見，此時就發生 扭，時鐘信號15，輸人給電路。在採樣時鐘信號15為低電 平』間，加到由反相器2 6 〇和2 7 〇形成的内部鎖存器的輸入 疋净動的，因此邏輯“〇，，送至〇11閘28〇和n〇r閘29〇。所 以，由於有效允許處在邏輯低電平，限制器截止，即〇尺閘 29〇和電晶體292、294以及NOR閘和電晶體282、284截 止因此‘止差分放大器的監測V 〇 ut的操作。每當採樣時 鐘脈衝（圖7(b))到達時，pFET電晶體210、220和nFET電 晶體2 3 0、2 4 0改變狀態，發生一個邏輯“ 〇，，給由反相器 260和270形成的内部鎖存器鎖定。圖7(c)例示了在圖6中 的即點222處的電壓波形。因此内部鎖存器的輸出包括一個 加在節點225上的相反極性的信號電壓，這個電壓的波形如 圖7(d)所示。再回到圖6，在節點225加有脈衝電壓期間， 〇R閘290以及電晶體292、294被導通，如圖7(f)示出的節 點29 1的電壓波形所示。此外，N〇R閘和電晶體282、Μ# 也因此導通，如圖7 (g)示出的節點2 8丨的電壓波形所示。 〇R和NOR閘元件一導通，差分放大器299就可以在採樣時 名里脈衝的持續時間内進行V 〇 u t電壓監控。因此，容易理 解’在休眠模式期間限制器只是由更新時鐘脈衝啟動。在 啟動時，節點2 8 7的V 〇 u t電壓就相對基準電壓v r e f予以檢 驗。如果節點2 8 7的電壓Vout仍然高於預定電壓Vref，限
)丄2341
制器控制信號19將是低電平 且止振盈為和无電系工作， 而内邵鎖存器重定到“:丨” W ^ Τ ^ 忒通過電晶體25〇(它是導通的: 預r … 如果郎點287的電壓VouH0 預疋^+Vref，限制器控制 ^ ^ ^ „ Γ/ ^ 4兀风為回电千，從而使振盪器y 无％泵開始工作，將電厚兩革 ^ 一 土弘千V〇ut提升到高於基準電平。 圖8示出了在晶片處在休眠模 误飞』間k唬V 〇 ut、節點2 8 7的
裝 電壓、Vref和可使提升電壓產 ^ 、 兒土座玍斋工作的差分輸出電壓信 就1 9的例示定時圖。接昭女政 口知照本發明的一個較佳實施例，限制 電路操作的一個附加特徵e，力 寸仪疋在知樣周期期間，在由反相 器260和270形成的内部鎖存器鎖定邏輯“〇”時，電阻器 R2被這時導通的電晶體285旁路而短路。因此，由於以被 旁路，V 〇 ut監測電壓稍微升离，你 攸邛冋從而使Vout在休眠模式期 間提升了 △ V，如圖8所示。 訂
圖9例示減小多個晶片上電壓產生器的備用功率所用的晶 片上自動更新電壓發生系統500。例如，如圖9所示，有一 個總控制單元510，它包括一個cpu或微控制器或者一個記 憶體控制器，用來發生SLEN信號12和有 輸入給各個電壓產生器，其中包括:升壓二=電 泵Vpp 200、400，提升電壓位元線高電平限制器/充電泵 Vblh 201、401，内部電壓限制器/充電泵Vint 2〇2、 402 ’以及字線低電平限制器/充電泵Vwll 2〇3、4〇3。此 外，還配置有一個與圖1中的定時電路4〇相應的時鐘發生電 路5 20。時鐘發生電路520接收SLEN信號12，且發生各自 目的採樣時鐘輸入信號以供每一晶片上電壓字線限制器/充 ___-14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） A7
裝 t M2341
用模式可以使用一組消耗功率比有效電壓產生器小、但是 f :、休期間必須不斷啟動的備用功率產生器來備用。而在 =備用模式，電壓電平可以使用在職說明的電壓控制 採樣技術來備用，關掉有效和備用電壓產生器以節 =以上結合說明性的實施例對本發明作了具體說明， «術的人員可以理解，其中在形式和細節上都 以按本發明的精神進行以上及其他各種改變， 此 ^應在所附中請專利範圍限定的本發明的專㈣護範圍: 裝

Claims (1)

  1. 512341 A8 B8 C8 D8 X、申請專利乾圍 1. 一種供一積體電路用’之電壓控制系統，包括： 一個提供一個供内部晶片上使用的電壓源的電壓供電 產生器，該電壓供電產生器對一個將該系統設置在一小 功率模式的小功率允許信號進行回應；以及 一在該小功率模式期間間歇地對該内部電壓供電電平 採樣和確定該内部電壓供電電平是否下降到低於一個預 先確定的電壓基準電平的限制裝置，在該内部電壓供電 電平下降到低於該預先確定的電壓基準電平時，該限制 裝置啟動該電壓供電產生器，增大該内部電壓供電電 平，而在該電壓供電電平恢復到該預先確定電壓基準電 平時，停止該電壓供電產生器工作，從而使内部發生的 電壓電平在系統小功率模式操作期間得到維持。 2 .如申請專利範圍第1項之電壓控制系統，其中該限制裝 置包括由一個採樣輸入觸發的比較器，用來將該内部電 壓供電電平與該預先確定的電壓基準電平相比較。 3 .如申請專利範圍第1項之電壓控制系統，還包括一發生 一控制該採樣裝置的間歇定時信號的定時電路。 4 .如申請專利範圍第1項之電壓控制系統，其中該小功率 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 工作模式包括一休眠模式，該小功率允許信號包括一個 將該系統設置在該休眠模式的休眠允許信號。 5.如申請專利範圍第3項之電壓控制系統，其中該定時電 路回應該小功率允許信號，只在該小功率模式期間發生 該間歇定時信號。 6 .如申請專利範圍第1項之電壓控制系統，其中該間歇定 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 時信號是周期性的。 =Μ專利範圍第1項之電壓控制系統，其中該間歇定 ::號包括一個或多個脈衝，該定時電路還包括根據積 %路工作條件改變該—個或多個脈衝的脈衝寬度和周 期的裝置。 δ·:申請專利範㈣2項之電壓控⑽統，其中該電壓供 2屋生器包括提升該内部電壓供電電平的充電泵，該充 電泵對該比較器的輸出進行回應。 如申請專利範圍第2項之電壓控制系統，還包括一用來 在如樣間隔期間有意增大所採樣的電壓供電電平的裝 置。 “申叫專利範圍第9項之電壓控制系統，其中該電壓供 兒產生器的輸出通過一電阻分壓電路採樣，該有意增大 知出電壓的裝置包括降低該電阻分壓電路在該比較器的 採樣輸入端的電阻的裝置。 如申請專利範圍第丨項之電壓控制系統，其中該電壓供 電產生器保持去活，直到再由一間歇採樣信號啟動。 1 2 .如申請專利範圍第1項之電壓控制系統，其中該電壓供 私產生器保持去活，直到由於接收到一個有效允許信號 再啟動。 —種控制在一積體電路内發生内部供給電壓電平之方 法’該方法包括下列步驟： a)在一低功率工作模式期間間歇地對該内部電壓供電電 平採樣；
    申請專利範圍 經濟部中央榡率局員工消費合作社印製 b)將㈣部電壓供電電平與—個料確 平相比較；以及 〜土基卞电 部電壓供電電平下降到低㈣預先確定的電风 時啟動一個電壓供電產生器，増大該内部； =二=’以及在孩電壓供電電平恢復到該預先確 疋的廷壓基準時停止該電壓供電產生器工作，從而使 =邵發生的㈣電平在系統小功率模式工作期間得到 備用。 4 14=申請專利範圍第13項之方法，其t該步驟a)包括發生 -個控制-個採樣裝置的間歇定時信號的步驟。 5 .如申請專利範圍第1 日 .周期性的。 “万去其中孩間歇定時信號 申請專利範圍第14項之方法，其中該間歇定時信號包 -或多脈衝，該定時電路還包純據積體電路工作條 件改變該一個或多個脈衝的脈衝寬度和周期的裝置。·、 ^如申請專利範圍第14項之方法，其中該採樣步驟a)還 括在知樣間隔期間增大所採樣的電壓供電電平的 18. 如申請專利第17項之方法，其中該電壓供電產生大 的輸出通過-個電阻分壓器電路採樣，而該增大所採樣 的電壓供電電平的步驟包括在該採樣區間期間有意 遠電阻分壓器内的一電阻器。 19. 如申請專利範圍第13項之方法，該方法還包括對該 供電產生器去活，直到由一個間歇採樣信號再啟動。 2〇.如申請專利範圍第13項之方法，該方法還包括對該 是 包 器 旁路 電壓 (請先閱讀背面之注意事項再填寫本頁) 、1T -19- 512341 A8 B8 C8 D8 六、申請專利範圍 供電產生器去活，直到接收到一有效允許信號再啟動。 21. —種用於具有一或多各為内部半導體晶片工作提供相應 電壓的電壓供給產生器半導體晶片之自動更新晶片上電 壓發生系統，該系統包括： ' 一與每一該電壓產生器配合的限制裝置，該限制裝置 回應一相應的定時信號，在一小功率工作模式期間間歇 地對相應的電壓供電電平採樣，確定所採樣的電壓供電 電平是否下降到低於一相應的預先確定的電壓基準電 平，在任何該内部電壓供電電平下降到低於相應的預先 確定的電壓基準電平時，該限制裝置啟動一個相應的該 電壓供電產生器，增大該内部電壓供電電平，而在電壓 供電電平恢復到它相應的預先確定的電壓基準電平時， 停止該相應的電壓供電產生器工作，從而使内部發生的 電壓電平在該系統小功率工作期間得到維持。 22. 如申請專利範圍第2 1項之半導體晶片之自動更新晶片上 電壓產生器系統，其中該半導體晶片包括DRAM、閃速 記憶體、微處理器、SRAM和邏輯電路其中之一。 經濟部中央標準局員工消費合作社印製 (請先閎讀背面之注意事項再填寫本頁) 2 3.如申請專利範圍第22項之半導體晶片之自動更新晶片上 電壓發生系統，還包括發生供相應限制器採樣用的間歇 定時信號的晶片上時鐘信號產生器。 24.如申請專利範圍第23項之半導體晶片的自動更新晶片上 電壓發生系統，其中該晶片上時鐘信號產生器發生一個 供控制晶片内部工作用的周期性的更新信號。 25 .如申請專利範圍第24項之半導體晶片的自動更新晶片上 -20- 本紙張尺度適用中國國家標準（CNS ) A4洗格（210X 297公釐） M2341 A8 B8 C8 _____ _ D8 __ 六、申請專利範圍 電壓發生系統，其中該相應限制器採樣用的間歇定時信 號各包括該周期性的更新信號。 2 6 .如申請專利範圍第2 3項之半導體晶片的自動更新晶片上 電壓發生系統，其中該間歇定時信號是周期性的。 2 7 .如申請專利範圍第2 4項之半導體晶片的自動更新晶片上 電壓發生系統，其中該晶片上時鐘信號產生器還包括根 據半導體晶片器件的工作條件改變該一或多脈衝的脈衝 寬度和周期的裝置。 28·如申請專利範圍第2S項之半導體晶片的自動更新晶片上 兒壓發生系統，其中每一所發生的限制器的間歇定時信 唬按照它所採樣的電壓供電產生器的電壓發生。 29·^申請專利範圍第28項之半導體晶片白勺自又動更新晶片上 :壓發生系統，其中該限制器各包括為了在系統低功率 模式工作期間維持g放電流在採樣間隔期間有意增大相 應所採樣的電壓供電電平的機構。 (請先閲讀背面之注意事項再填寫本頁) 訂 s'. 經濟部中央標準局員工消費合作社印製 -21 -
TW090115431A 2000-06-29 2001-06-26 A self-refresh on-chip voltage generator TW512341B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/606,650 US6411157B1 (en) 2000-06-29 2000-06-29 Self-refresh on-chip voltage generator

Publications (1)

Publication Number Publication Date
TW512341B true TW512341B (en) 2002-12-01

Family

ID=24428875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090115431A TW512341B (en) 2000-06-29 2001-06-26 A self-refresh on-chip voltage generator

Country Status (4)

Country Link
US (1) US6411157B1 (zh)
JP (1) JP3962225B2 (zh)
CN (1) CN1195302C (zh)
TW (1) TW512341B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109658971A (zh) * 2017-10-12 2019-04-19 南亚科技股份有限公司 动态随机存取存储器及其操作方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343380B1 (ko) * 2000-10-19 2002-07-15 윤종용 전압 레벨 검출회로 및 이를 이용한 전압 발생회로
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
US6759873B2 (en) 2001-05-22 2004-07-06 The Board Of Trustees Of The University Of Illinois Reverse biasing logic circuit
US7057866B2 (en) * 2001-08-14 2006-06-06 International Business Machines Corp. System and method for disconnecting a portion of an integrated circuit
US6625078B2 (en) * 2002-02-11 2003-09-23 United Memories, Inc. Look-ahead refresh for an integrated circuit memory
KR100964266B1 (ko) * 2002-03-27 2010-06-16 더 리전트 오브 더 유니버시티 오브 캘리포니아 저전력 고성능의 메모리셀 및 관련방법
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7183896B2 (en) * 2004-01-13 2007-02-27 Temic Automotive Of North America, Inc. Wake-up circuit
JP2006004108A (ja) * 2004-06-16 2006-01-05 Oki Electric Ind Co Ltd 半導体集積回路とその省電力制御方法
US7321521B2 (en) * 2004-07-02 2008-01-22 Seagate Technology Llc Assessing energy requirements for a refreshed device
US7214910B2 (en) * 2004-07-06 2007-05-08 International Business Machines Corporation On-chip power supply regulator and temperature control system
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7038954B2 (en) * 2004-08-30 2006-05-02 Micron Technology, Inc. Apparatus with equalizing voltage generation circuit and methods of use
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
CN100377124C (zh) * 2005-05-09 2008-03-26 威盛电子股份有限公司 校准芯片间信号驱动参数的方法与相关装置
KR100818703B1 (ko) * 2005-06-29 2008-04-01 주식회사 하이닉스반도체 전압 펌핑장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US20070229149A1 (en) * 2006-03-30 2007-10-04 Sandisk Corporation Voltage regulator having high voltage protection
KR100826647B1 (ko) * 2006-11-20 2008-05-06 주식회사 하이닉스반도체 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
KR100907454B1 (ko) * 2006-12-13 2009-07-13 삼성전자주식회사 안정된 내부 파워를 형성할 수 있는 내부 전압 제어기 및그것을 포함하는 스마트 카드
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
KR100929848B1 (ko) * 2008-02-14 2009-12-08 주식회사 하이닉스반도체 반도체 장치
US7633331B2 (en) * 2008-03-18 2009-12-15 Nanya Technology Corp. Dynamic voltage pump circuit and method of dynamically generating an output supply voltage thereof
US20100001709A1 (en) * 2008-07-06 2010-01-07 Barth Jr John E System to generate a reference for a charge pump and associated methods
US8547220B1 (en) * 2009-06-18 2013-10-01 The General Hospital Corporation Ultrasonic compliance zone system
US8180500B2 (en) * 2009-07-29 2012-05-15 Nanya Technology Corp. Temperature sensing system and related temperature sensing method
US8305831B2 (en) * 2009-10-15 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Power management
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8711648B2 (en) * 2012-07-31 2014-04-29 Nanya Technology Corporation Voltage generating system and memory device using the same
US8836412B2 (en) * 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US9515548B2 (en) * 2013-03-15 2016-12-06 Wispry, Inc. Charge pump systems and methods
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
CN103956181B (zh) * 2014-05-12 2017-02-01 北京兆易创新科技股份有限公司 一种电压刷新装置及存储系统
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
CN108073209B (zh) * 2016-11-08 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种带隙基准电路
US10601409B2 (en) 2017-08-31 2020-03-24 Nvidia Corporation Self-clocking sampler with reduced metastability
JP6357576B1 (ja) 2017-11-20 2018-07-11 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 揮発性メモリデバイス及びそのセルフリフレッシュ方法
KR102593954B1 (ko) * 2019-01-02 2023-10-26 에스케이하이닉스 주식회사 파워 제어 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 파워 제어 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961167A (en) * 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
KR940008147B1 (ko) 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
EP0650628B1 (en) * 1992-07-17 1997-09-24 Ampex Systems Corporation Composite metal and ferrite head transducer and manufacturing method therefor
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JP3645593B2 (ja) 1994-09-09 2005-05-11 株式会社ルネサステクノロジ 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109658971A (zh) * 2017-10-12 2019-04-19 南亚科技股份有限公司 动态随机存取存储器及其操作方法
CN109658971B (zh) * 2017-10-12 2020-09-25 南亚科技股份有限公司 动态随机存取存储器及其操作方法

Also Published As

Publication number Publication date
JP3962225B2 (ja) 2007-08-22
JP2002117676A (ja) 2002-04-19
CN1195302C (zh) 2005-03-30
CN1335626A (zh) 2002-02-13
US6411157B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
TW512341B (en) A self-refresh on-chip voltage generator
KR100842744B1 (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
JP3124781B2 (ja) 半導体集積回路装置
US5406523A (en) High voltage boosted word line supply charge pump and regulator for DRAM
US20070145922A1 (en) Semiconductor integrated circuit
GB2244392A (en) High voltage boosted word line supply charge pump and regulator for dram
JP2812230B2 (ja) バイアス電圧発生回路
JP2007128632A (ja) クロックト待機モードに応答した集積回路の内部電圧の維持
US6690148B2 (en) Method and circuit for limiting a pumped voltage
JP2002343082A (ja) 半導体メモリ装置のネガティブ電圧発生器
US6774708B2 (en) Voltage boosting circuit with two main charge pumps
US6298000B1 (en) Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
TWI602045B (zh) 低壓差穩壓器、穩壓裝置及其驅動方法
US6781909B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
JP3110257B2 (ja) 半導体集積回路
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
JP2002083494A (ja) 半導体集積回路
EP1204119B1 (en) Sequence circuit and semiconductor device using sequence circuit
JP2002100974A (ja) 半導体装置
JP2003132679A (ja) 半導体装置
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
JP3888949B2 (ja) 半導体集積回路
KR200252133Y1 (ko) 초기 전압 보상형 Ｖｐｐ발생회로
TW202329128A (zh) 非揮發性記憶體及其電壓偵測電路
JP3789409B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees